用于箝位器栅极控制的快速响应电平移位器

技术领域

本文公开的各种示例性实施例大体上涉及用于箝位器栅极控制的快速响应电平移位器的系统和方法。

背景技术

嵌入式USB2(eUSB2)规范是对USB2.0规范的补充，通过使USB2.0接口能够在1V或1.2V而不是3.3V的I/O电压下操作，解决了与高级片上系统(SoC)工艺节点的接口控制器集成相关的问题。eUSB2可以实现更小、功率更高效的SOC，进而使工艺节点能够继续扩展，同时提高智能手机、平板电脑和笔记本电脑等应用的性能。

随着智能手机和平板电脑等应用继续将越来越多的组件封装成更小的外观尺寸，接口缩小也至关重要。然而，SoC节点大小的持续缩小导致栅极氧化物更薄，只能支持较低电压。对于依赖USB2.0接口的装置，这种趋势会导致高级工艺节点面临复杂的设计挑战。

发明内容

下文呈现各种示例性实施例的概述。可在以下概述中作出一些简化和省略，所述概述意在凸显并引入各种示例性实施例的一些方面，而非限制本发明的范围。将在后续部分呈现足以允许本领域的普通技术人员产生并使用本发明概念的示例性实施例的详细描述。

各种实施例涉及一种被配置成产生电压输出的电平移位器电路，所述电平移位器电路包括：第一充电路径电路；第二充电路径电路；以及启用电路，所述启用电路被配置成启用所述第一充电路径电路和所述第二充电路径电路，其中所述电压输出是来自所述第一充电路径电路和所述第二充电路径电路的电压的组合，所述第一充电路径电路充电到电压极限，并且所述第一充电路径电路比所述第二充电路径电路更快地对所述电压输出充电。

描述各种实施例，其中所述第一充电路径电路另外包括与第二PMOS晶体管串联的第一PMOS晶体管，其中所述第一PMOS晶体管的栅极连接到所述启用电路，并且所述第二PMOS晶体管的栅极连接到所述电压输出。

描述各种实施例，其中所述第一充电路径电路另外包括连接在第一电压源与所述第一PMOS晶体管之间的第三PMOS晶体管，其中所述第三PMOS晶体管具有连接到第一控制电路的栅极。

描述各种实施例，另外包括连接在所述电压输出与地之间的NMOS晶体管，所述NMOS晶体管具有连接到所述启用电路的栅极。

描述各种实施例，其中所述第二充电路径电路另外包括连接在第二电压源与第一电阻器之间的第四PMOS晶体管，其中所述第四PMOS晶体管的栅极连接到所述启用电路。

描述各种实施例，另外包括连接在所述电压输出与地之间的PMOS晶体管，所述PMOS晶体管具有通过第二电阻器连接到第一电源的栅极。

描述各种实施例，所述启用电路包括反相器，所述反相器被配置成接收启用信号并输出反相启用信号。

另外的各种实施例涉及一种具有第一差分输入和第二差分输入的高速数据路径电路，所述高速数据路径电路包括：均衡器，所述均衡器具有第一均衡器输入和第二均衡器输入；增益电路；传输线驱动器；偏移消除控制器，所述偏移消除控制器被配置成补偿所述均衡器中的偏移；第一晶体管箝位器，所述第一晶体管箝位器连接在所述第一差分输入与由栅极电压VG控制的所述第一均衡器输入之间；第二晶体管箝位器，所述第二晶体管箝位器连接在所述第二差分输入与由栅极电压VG控制的所述第二均衡器输入之间；第一开关，所述第一开关被配置成将所述第一均衡器输入连接到共模电压VCM；第二开关，所述第二开关被配置成将所述第二均衡器输入连接到VCM；被配置成在电压输出下产生VG的电平移位器电路，所述电平移位器电路包括第一充电路径电路；第二充电路径电路；以及启用电路，所述启用电路被配置成启用所述第一充电路径电路和所述第二充电路径电路，其中所述电压是来自所述第一充电路径电路和所述第二充电路径电路的电压的组合，所述第一充电路径电路充电到电压极限，并且所述第一充电路径电路比所述第二充电路径电路更快地对所述电压输出充电。

描述各种实施例，其中所述第一充电路径电路另外包括与第二PMOS晶体管串联的第一PMOS晶体管，其中所述第一PMOS晶体管的栅极连接到所述启用电路，并且所述第二PMOS晶体管的栅极连接到所述电压输出。

描述各种实施例，其中所述第一充电路径电路另外包括连接在第一电压源与所述第一PMOS晶体管之间的第三PMOS晶体管，其中所述第三PMOS晶体管具有连接到第一控制电路的栅极。

描述各种实施例，另外包括连接在所述电压输出与地之间的NMOS晶体管，所述NMOS晶体管具有连接到所述启用电路的栅极。

描述各种实施例，其中所述第一充电路径电路另外包括连接在第二电压源与第一电阻器之间的第四PMOS晶体管，其中所述第四PMOS晶体管的栅极连接到所述启用电路。

描述各种实施例，另外包括连接在所述电压输出与地之间的PMOS晶体管，所述PMOS晶体管具有通过第二电阻器连接到第一电源的栅极。

描述各种实施例，所述启用电路包括反相器，所述反相器被配置成接收启用信号并输出反相启用信号。

描述各种实施例，其中所述偏移消除控制器被配置成测量所述均衡器的所述偏移并产生输入到所述均衡器中的微调码以补偿所述均衡器的所述偏移。

描述各种实施例，其中所述偏移消除控制器在所述增益电路的输出处测量所述均衡器的所述偏移。

描述各种实施例，其中所述偏移消除控制器在所述传输线驱动器的输出处测量所述均衡器的所述偏移。

描述各种实施例，其中由所述启用电路产生的启用信号启动所述偏移消除控制器的操作，控制所述电平移位器以产生VG，并且控制所述第一开关和所述第二开关以将所述第一均衡器输入和所述第二均衡器输入连接到VCM。

附图说明

为了更好地理解各种示例性实施例，参考附图，其中：

图1示出在NMOS箝位器形式的输入处具有高压保护的USB2到eUSB2中继器的高速路径；

图2示出控制晶体管箝位器的栅极的电平移位器的实施例；以及

图3示出电压V

为了便于理解，相同参考数字已用于表示具有大体上相同或类似结构和/或大体上相同或类似功能的元件。

具体实施方式

描述和附图示出了本发明的原理。因此将了解，本领域的技术人员将能够设计各种布置，尽管本文中未明确地描述或示出所述布置，但所述布置体现本发明的原理且包括在本发明的范围内。此外，本文中所引述的所有例子主要意在明确地用于教学目的，以帮助读者理解本发明的原理和由发明人提供的用以深化本领域的概念，且所有例子应视为并不限于此类特定引述例子和条件。另外，除非另外指明(例如，“否则”或“或在替代方案中”)，否则如本文中所使用的术语“或”指非独占的“或”(即，“和/或”)。并且，本文所描述的各种实施例不一定相互排斥，因为一些实施例可以与一个或多个其它实施例组合以形成新的实施例。

当工艺节点达到7nm时，量子效应开始影响例如3.3V的高信令电压输入/输出(IO)并且不再容易获得支持。许多装置到装置接口已经支持低信令电压，但USB2.0仍需要3.3VI/O电压才能操作。

USB2.0在过去20年一直是最成功的有线接口，并且当今几乎所有的SoC都配备了USB2.0接口。USB标准演进保持了原始3.3V I/O USB 1.0接口的向后兼容性，从而有助于实现更广泛的采用和更大的生态系统，同时还保持装置互操作性。

随着工艺节点接近更小的特征(例如5nm)，保持USB2.0 3.3V I/O信令的制造成本呈指数增长。eUSB2将I/O电压间隙处理为对USB2.0规范的物理层补充，使得设计人员可以在装置级集成eUSB2接口，同时在系统级利用和重复使用USB2.0接口。

eUSB2可以通过直接连接以及通过eUSB2到USB2.0中继器的暴露连接器接口来支持机载装置间连接，以执行电平移位。

虽然USB2.0可以继续集成到具有7nm及以上工艺特征的SoC中，但当工艺特征为5nm及以下时，eUSB2非常适合SoC。eUSB2还可以集成到其它装置中，以作为装置到装置接口轻松地与SOC互连。USB2.0将继续充当标准连接器接口。

eUSB2允许显著降低I/O功率并提高功率效率，同时使工艺特征能够继续扩展。

USB2到eUSB2中继器包括USB2端口和eUSB2端口。可由中继器承载的双向流量包括低速(LS)、全速(FS)和高速(HS)流量。中继器可以具有服务于不同端口的不同电压域。例如，1.8V电源可用于为与eUSB2端口相关电路供电，并且3.3V电源可用于为与USB2端口相关的电路供电。USB2引脚中的每一个在LS/FS模式下面对约3.6V电压并且在HS模式下面对<1.1V信号(在功能模式下为0.44V且在线性调频模式下为<1.1V)，因此假设在HS-RX模式期间USB2引脚中的每一个中的最大信号将为1.1V。

将描述为USB2/eUSB2中继器提供系统和电路级解决方案以在高压USB2引脚上使用低压装置并采用NMOS箝位器的栅极控制方案实现快速接通时间的实施例。这使USB2/eUSB2中继器信号路径具有实时偏移微调特征并在微调后快速恢复使用。高速信道的快速接通对于在端口重置期间满足USB2定时预算至关重要(其中在进入HS模式之前执行实时偏移微调程序)。在本文描述的实施例中实施的技术可用于具有低复杂性的快速启动箝位器电路。所述电路有助于使用连接到高压引脚的低压装置，并且有助于快速反应以在微调之后重新启用操作。在信号路径中使用低压装置对高速抖动性能至关重要。

图1示出在NMOS箝位器形式的输入处具有高压保护的USB2到eUSB2中继器的高速路径。高速路径100包括接收差分输入信号的USB2输入引脚102、104。每个输入引脚102、104可具有分别端接到电压V

均衡器122可具有偏移。然后，放大均衡器122输出中的任何偏移，即使是很小的偏移，都使得放大的偏移现在可以在TX驱动器126的输入处产生大偏移，这将降低对于USB2/eUSB2中继器(也在eUSB2/USB2中继器中)预算紧张的高速路径100的抖动性能。这意味着需要消除来自均衡器122和增益级124的链的偏移。应注意，在偏移消除中应考虑任何额外级，比如用于形状去加重的延迟单元和TX驱动器缓冲器，这些未示出。这意味着偏移消除的最佳点将在TX驱动器126之前，但也可以在TX驱动器126之后进行。

一种解决方案可以包括偏移的自动测试设备(ATE)微调。这通常在标称条件下进行。由于各种功能模式中的环境温度和接合温度不同，管芯温度会有所不同。管芯温度不同导致偏移移位，这将降低中继器的抖动性能。

这意味着需要实时微调。实时微调可以在使用USB2到eUSB2高速路径100传输数据之前的任何时间发生。为了运行实时偏移微调程序，均衡器122的输入引脚将被短路，并且偏移消除控制器128将测量增益级124之后发现的偏移。然后，偏移消除控制器128将基于测得的偏移产生微调码130。微调码130将应用于均衡器122，然后均衡器122将补偿测得的偏移，并且重复所述过程直到偏移近似为零或在零的阈值内为止。

在某一功能模式下，USB2引脚信号可能高达3.6V。这意味着均衡器122的输入装置将必须在其功能电压小于1.1V时承受此较高压，并且所述较高压可由提供高速性能的低压装置处理。偏移消除控制器128在TX驱动器126之前获取差分信号，并在应用算法以确定与测得的偏移相关联的代码之后生成微调码。可替换的是，偏移消除控制器128也可以在输出引脚132、134处连接在TX驱动器126之后。

晶体管箝位器112、114分别串联连接在USB2输入引脚102与均衡器122和USB2输入引脚104与均衡器122之间。晶体管箝位器112、114将保护均衡器输入。晶体管箝位器112、114的源极可以使用电压V

所用技术中的低功率装置的绝对最大电压为2.4V(在其它工艺节点中可能有所不同)。由于实施高速路径100的芯片具有两个电源，包括1.8V和3.3V电源(即1.62V至1.98V和3.0V至3.6V)，因此对于V

最佳性能要求以尽可能高的电压偏置晶体管箝位器112、114，以便在操作期间最大限度地减少箝位器上升时间R

在实时偏移微调期间，晶体管箝位器112、114的栅极将对地短路，以保持它们关断并将USB2引脚与均衡器112的输入隔离，即V

图2示出控制晶体管箝位器的栅极的电平移位器的实施例。电平移位器包括垫202、PMOS晶体管208、210、212、222、NMOS晶体管220、电阻器228和R224、反相器206、218、电压源V

反相器218从启用垫216接收启用信号En，并且由V

现在将描述电平移位器200的操作。3.3V域中的En信号将控制电平移位器。当En＝低＝0V，晶体管220将116拉至地，使得V

当从“停用”模式转到“启用”模式时，晶体管210和晶体管212形成辅助充电路径电路(晶体管212的主体连接到其源极)，所述辅助充电路径电路将“接通”以提供来自V

当V

电阻器224将在功能模式中将来自V

电平移位器200提供低复杂度和良好效率，支持高速路径100的偏移微调要求。这使得USB2/eUSB2中继器的性能更好，而不会增加复杂度或成本，同时提高高速数据路径100的性能。

图3示出具有和不具有电平移位器的快速充电路径的V

本文描述的实施例可用于任何类型的情况，其中晶体管的栅极电压需要被快速驱动到期望值并且没有复杂电路系统。

本领域的技术人员应了解，本文中的任何框图表示体现本发明的原理的说明性电路的概念视图。

尽管已特定参考各种示例性实施例的特定示例性方面详细地描述各种示例性实施例，但应理解，本发明能够容许其它实施例，且能够容许在各种显而易见的方面修改本发明的细节。因此，上述公开内容、描述和图式仅用于说明目的并且不以任何方式限制本发明，本发明的范围仅由权利要求书限定。因此，前述公开内容、描述和图式仅出于说明性目的并且不以任何方式限制本发明，本发明仅由权利要求书限定。