多相位耦合电感

技术领域

本发明涉及一种电感，特别是涉及一种多相位耦合电感。

背景技术

设计在电子产品内部的电路板上的电源升降压电路中，通常会使用多颗电感器来满足所需的特性功效。现有技术中，一般是将多颗独立的电感器焊接在电路板上。然而这种方式相当占用电路板上的空间，亦即减少了电路板上用来设置其他电子组件的可用面积。此外，多颗独立的电感器一起作动时产生的温升太大，会降低电感器的效率。

故，如何通过结构设计的改良，来设计出一种单体式的多相位耦合电感，以克服上述的缺陷，已成为该领域所欲解决的重要课题之一。

发明内容

本发明所要解决的技术问题在于，针对现有技术的不足提供一种多相位耦合电感，其包括一第一铁芯体、一第二铁芯体以及多个线圈绕组。第一铁芯体包括一第一本体部与多个第一芯柱，多个第一芯柱连接于第一本体部。第二铁芯体与第一铁芯体相对设置，第二铁芯体与第一本体部之间具有一间隙。多个线圈绕组分别环绕多个第一芯柱。每一线圈绕组具有至少两个线圈。

优选地，每一线圈绕组是由一扁平导线组成。

优选地，第一本体部呈L型形状，第二铁芯体只包括一第二本体部，第二本体部呈I型形状。

优选地，第一本体部具有一第一侧表面与一第一底表面，第二本体部具有一第二侧表面与一第二底表面，每一第一芯柱的一端连接于第一侧表面而另一端抵靠于第二侧表面，第一底表面形成多个第一凸部，第二底表面形成多个第二凸部；其中，每一线圈绕组还具有一第一接触部与一第二接触部，第一接触部投影在第一底表面的投影面积重叠于第一凸部的表面，第二接触部投影在第二底表面的投影面积重叠于第二凸部的表面。

优选地，第一接触部沿一第一方向延伸，第二接触部沿一第二方向延伸，第一侧表面与第一底表面相交于一第一边线，第二侧表面与第二底表面相交于一第二边线，第一方向与第一边线之间具有一第一夹角，第二方向与第二边线之间具有一第二夹角，第一夹角与第二夹角为大于0度且小于90度。

优选地，第一本体部还具有一第一端面，间隙位于第一端面与第二侧表面之间，每一第一芯柱的长度大于第一端面与第一侧表面之间的距离。

优选地，第一本体部呈L型形状，第二铁芯体包括一第二本体部与多个第二芯柱，第二本体部呈L型形状，多个第二芯柱连接于第二本体部。

优选地，第一本体部具有一第一侧表面与一第一底表面，第二本体部具有一第二侧表面与一第二底表面，多个第一芯柱连接于第一侧表面，多个第二芯柱连接于第二侧表面，且多个第一芯柱分别抵接于多个第二芯柱，第一底表面形成多个第一凸部，第二底表面形成多个第二凸部；其中，每一线圈绕组具有一第一接触部与一第二接触部，第一接触部投影在第一底表面的投影面积重叠于第一凸部的表面，第二接触部投影在第二底表面的投影面积重叠于第二凸部的表面。

优选地，第一接触部沿一第一方向延伸，第二接触部沿一第二方向延伸，第一侧表面与第一底表面相交于一第一边线，第二侧表面与第二底表面相交于一第二边线，第一方向与第一边线之间具有一第一夹角，第二方向与第二边线之间具有一第二夹角，第一夹角与第二夹角为大于0度且小于90度。

优选地，第一本体部还具有一第一端面，第二本体部具有一第二端面，间隙位于第一端面与第二端面之间，每一第一芯柱的长度大于第一端面与第一侧表面之间的距离，每一第二芯柱的长度大于第二端面与第二侧表面之间的距离。

本发明的其中一有益效果在于，本发明所提供的多相位耦合电感，其能通过“多相位耦合电感包括多个线圈绕组”以及“多个线圈绕组分别环绕多个第一芯柱，每一线圈绕组具有至少两个线圈”的技术方案，来将多个线圈绕组整合在一个电感组件中而节省电路板上的空间，并且还能进一步产生高电感值。

为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而所提供的附图仅用于提供参考与说明，并非用来对本发明加以限制。

附图说明

图1为本发明第一实施例的多相位耦合电感的示意图。

图2为图1的仰视示意图。

图3为本发明第一实施例的多相位耦合电感的分解示意图。

图4为本发明第二实施例的多相位耦合电感的第一示意图。

图5为本发明第二实施例的多相位耦合电感的第二示意图。

图6为本发明第二实施例的多相位耦合电感的分解示意图。

图7为本发明第三实施例的多相位耦合电感的示意图。

图8为本发明的多相位耦合电感的效率图。

具体实施方式

以下是通过特定的具体实施例来说明本发明所公开有关“多相位耦合电感”的实施方式，本领域技术人员可由本说明书所公开的内容了解本发明的优点与效果。本发明可通过其他不同的具体实施例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在不悖离本发明的构思下进行各种修改与变更。另外，本发明的附图仅为简单示意说明，并非依实际尺寸的描绘，事先声明。以下的实施方式将进一步详细说明本发明的相关技术内容，但所公开的内容并非用以限制本发明的保护范围。

应当可以理解的是，虽然本文中可能会使用到“第一”、“第二”、“第三”等术语来描述各种元件，但这些元件不应受这些术语的限制。这些术语主要是用以区分一元件与另一元件。另外，本文中所使用的术语“或”，应视实际情况可能包括相关联的列出项目中的任一个或者多个的组合。

第一实施例

参阅图1至图3所示，图1为本发明第一实施例的多相位耦合电感的示意图，图2为图1的仰视示意图，图3为本发明第一实施例的多相位耦合电感的分解示意图。本发明第一实施例提供一种多相位耦合电感C，其包括第一铁芯体1、第二铁芯体2以及多个线圈绕组3。第一铁芯体1包括一第一本体部11与多个第一芯柱12。第一本体部11呈L型形状，多个第一芯柱12连接于第一本体部11。进一步来说，第二铁芯体2只包括一第二本体部21，而第二本体部21呈I型形状。第二铁芯体2与第一铁芯体1相对设置，且第二铁芯体2与第一本体部11之间具有一间隙G。藉此，本发明可通过控制间隙G的大小来调整多相位耦合电感C的耦合效果，来提升电感的运作效率并且降低电感的温度。

值得一提的是，本实施例中的第二铁芯体2为一种呈I型形状的片状结构，其结构相较于第一铁芯体1的形状(L型形状)更为简化，在制造过程中不需费时控制，在生产时具有简化制造成本的效益。因此，在电感的制造过程中，仅需要控制第一铁芯体1的第一本体部11的形状，便能够达到调整间隙G的大小的目的。

在本发明中，第一铁芯体1与第二铁芯体2可由铁氧体组成，而每一线圈绕组3是由一扁平导线组成。如图2与图3所示，多个扁平导线分别环绕多个第一芯柱12而形成多个线圈绕组3，而每一扁平导线环绕相对应的第一芯柱12至少两圈。换言之，每一线圈绕组3至少具有两个线圈3S。在本发明的实施例中，每一线圈绕组3可具有三个线圈3S，但本发明不以为限。此外，值得一提的是，制成线圈绕组3所采用的扁平导线，其截面形状为矩形。因此，每一线圈3S的截面形状为矩形。

进一步来说，本发明的多相位耦合电感C的线圈绕组3是由扁平导线组成，而扁平导线具有容易弯折的特性，因此能够环绕第一芯柱12形成多个线圈。线圈绕组3的线圈数愈多，电感所能产生的电感值愈大。因此，本发明利用扁平导线所制成的线圈绕组3，可使多相位耦合电感C的电感值达到100μH左右。

如图2与图3所示，第一本体部11具有第一侧表面111与第一底表面112，第二本体部21具有第二侧表面211与第二底表面212，每一第一芯柱12的一端连接于第一侧表面111而另一端抵靠于第二侧表面211，第一底表面112形成多个第一凸部112A，第二底表面212形成多个第二凸部212A。每一线圈绕组3还具有第一接触部31与第二接触部32。第一接触部31沿第一方向D1延伸，第二接触部32沿一第二方向D2延伸。第一侧表面111与第一底表面112相交于第一边线L1，第二侧表面211与第二底表面212相交于第二边线L2。第一方向D1与第一边线L1之间具有第一夹角θ1，第二方向D2与第二边线L2之间具有第二夹角θ2，第一夹角θ1与第二夹角θ2为大于0度且小于90度。本发明通过第一夹角θ1与第二夹角θ2的设计，可使第一接触部31投影在第一底表面112的投影面积重叠于第一凸部112A的表面，以及第二接触部32投影在第二底表面212的投影面积重叠于第二凸部212A的表面。

承上述，线圈绕组3的第一接触部31与第二接触部32的投影面积分别重叠于第一凸部112A与第二凸部212A的表面，亦即，第一接触部31位于第一铁芯体1与电路板之间，而第二接触部32是位于第二铁芯体2与电路板之间。因此，当多相位耦合电感C固定在电路板(图未示出)上时，第一铁芯体1的第一凸部112A会与线圈绕组3的第一接触部31一起焊接于电路板上。相似地，第二铁芯体2的第二凸部212A会与线圈绕组3的第二接触部32焊接于电路板上。由于线圈绕组3是由扁平导线制成(截面为矩形，接触面积较大)，因此能够降低线圈绕组3与电路板之间的接触电阻，并且还能够增加本发明的多相位耦合电感C与电路板之间的焊接面积，进而加强多相位耦合电感C焊接于电路板的稳固性。

此外，第一本体部11还具有第一端面113，间隙G位于第一端面113与第二侧表面211之间。每一第一芯柱12的长度H1大于第一端面113与第一侧表面111之间的距离T1。如图1与图2所示，间隙G约等于长度H1与距离T1之间的差值。

第二实施例

参阅图4至图6所示，图4为本发明第二实施例的多相位耦合电感的第一示意图，图5为本发明第二实施例的多相位耦合电感的第二示意图，图6为本发明第二实施例的多相位耦合电感的分解示意图。比较图3与图6可知，本实施例的多相位耦合电感C与第一实施例的电感结构相仿，其相仿之处不再赘述。本实施例的多相位耦合电感C与第一实施例的电感结构的主要差异在于，本实施例的多相位耦合电感C的第二铁芯体2包括一第二本体部21与多个第二芯柱22，多个第二芯柱22连接于第二本体部2，且第二本体部21呈L型形状。也就是说，在本实施例中，第一铁芯体1与第二铁芯体2具有相同的结构特征。每一线圈绕组3会同时环绕第一芯柱12与第二芯柱22。

如图5与图6所示，第一本体部11具有第一侧表面111与第一底表面112，第二本体部21具有第二侧表面211与第二底表面212。多个第一芯柱12连接于第一侧表面111，多个第二芯柱22连接于第二侧表面。多个第一芯柱12分别抵接于多个第二芯柱22。第一底表面112形成多个第一凸部112A，第二底表面212形成多个第二凸部212A。每一线圈绕组3具有第一接触部31与第二接触部32。第一接触部31沿第一方向D1延伸，第二接触部32沿第二方向D2延伸。第一侧表面111与第一底表面112相交于第一边线L1，第二侧表面与第二底表面相交于第二边线L2。第一方向D1与第一边线L1之间具有第一夹角θ1，第二方向D2与第二边线L2之间具有第二夹角θ2，第一夹角θ1与第二夹角θ2皆为大于0度且小于90度。通过第一夹角θ1与第二夹角θ2的设计，第一接触部31投影在第一底表面112的投影面积重叠于第一凸部112A的表面，第二接触部32投影在第二底表面212的投影面积重叠于第二凸部212A的表面。

此外，第一本体部11还具有第一端面113，第二本体部21具有第二端面213。间隙G位于第一端面113与第二端面213之间，每一第一芯柱12的长度H1大于第一端面113与第一侧表面111之间的距离T1，每一第二芯柱22的长度H2大于第二端面213与第二侧表面211之间的距离T2。如图5与图6所示，间隙G约等于长度H1及H2的和与距离T1及T2的和之间的差值。

第三实施例

参阅图7所示，图7为本发明第三实施例的多相位耦合电感的示意图。比较图5与图7可知，本实施例所提供的多相位耦合电感C与第二实施例的电感结构相仿，其相仿之处不再赘述。本实施例提供的多相位耦合电感C与第二实施例的电感结构的主要差异在于，本实施例提供的多相位耦合电感C为四合一电感结构，其具有四个线圈绕组3，而本实施例的多相位耦合电感C的第一铁芯体1具有四个第一芯柱12，第二铁芯体2具有四个第二芯柱22。然而，上述所举的例子只是其中一可行的实施例而并非用以限定本发明。本发明所提供的多相位耦合电感C并不限定线圈绕组3的数量。

实施例的有益效果

本发明的多相位耦合电感C是将多个线圈绕组3整合在同一组件中的多合一电感结构，其能够取代多颗独立的单相电感来设置在电路板上，具有能够节省电路板上的空间的优点。此外，本发明的多相位耦合电感C相较于多颗独立的单相电感所耗的功率更低，因此能够提升电感效率以及降低电路板的温升。

如图8所示，图8为本发明的多相位耦合电感的效率曲线图。实验例是指在电路板上采用本发明的多相位耦合电感C而产生的效率曲线，比较例则是在电路板上采用传统方式的多颗独立单相电感而产生的效率曲线。举例来说，实验例1与比较例1的条件为输入电压(Vin)为30V而输出电压(Vout)为55V，而实验例2与比较例2的条件为输入电压(Vin)为60V而输出电压(Vout)为35V。由图8可看出，当在不同的条件下产生输出电流时，本发明的多相位耦合电感C明显比传统的多颗独立单相电感具有较高的效率值。

此外，现有技术中的电感结构的线圈绕组大多是以板金冲压弯折成型的铜箔组成。若铜箔过度弯折，会破坏其表面的绝缘层而影响其特性。也就是说，以板金冲压弯折成型的铜箔所组成的线圈绕组无法形成多个线圈。因此，以这样的方式制成的电感结构其电感值无法太高，一般不会超过1μH。相较之下，本发明的多相位耦合电感C的线圈绕组3是由扁平导线组成。扁平导线具有容易弯折的特性，因此能够环绕第一芯柱12而形成多个线圈。线圈绕组3的线圈数愈多，电感所能产生的电感值愈大。因此，本发明的多相位耦合电感C可利用扁平导线所制成的线圈绕组3，可使多相位耦合电感C产生100μH左右的高电感值。

以上所公开的内容仅为本发明的优选可行实施例，并非因此局限本发明的权利要求书的保护范围，所以凡是运用本发明说明书及附图内容所做的等效技术变化，均包含于本发明的权利要求书的保护范围内。