一种适用于NMOS开关的衬底偏置电路

技术领域

本发明涉及MOS模拟开关，特别涉及一种适用于NMOS开关的衬底偏置电路。

背景技术

高性能的MOS模拟开关广泛引用于零漂移放大器、模数转换和电源管理等单片模拟电路。在某些精密检测领域，MOS开关自身的噪声电压占据了较高的比重，因此，需要采用有效的方法来降低MOS开关的噪声。传统降低片上模拟MOS开关噪声的方法是提高MOS管的W/L以减小其导通电阻进而降低导通电阻带来的白噪声，但MOS管较高的W/L会带来较大的开关毛刺；提高MOS管栅源电压可以提高MOS管的跨导进而降低噪声电压，但较高的栅源电压不仅带来较大的开关毛刺，降低系统的检测精度，而且通常需要额外的自举电路或电荷泵电路来提高栅压。

发明内容

本发明目的是：提供一种适用于NMOS开关的衬底偏置电路，保证输出电压始终跟随输入电压，降低噪声电压，消除高频毛刺和干扰，保证NMOS开关的衬底电压的精度，减小输入信号的负载效应。

本发明的技术方案是：

一种适用于NMOS开关的衬底偏置电路，包括：

NMOS管M1、M2组成的NMOS输入差分对，及其尾电流源NMOS管M5；

PMOS管M3、M4组成的PMOS输入差分对，及其尾电流源PMOS管M6；

作为电流源的NMOS管M13、M14，以及PMOS管M8、M10；PMOS管M8、M10共栅极连接，源极接电压VDD，漏极分别接NMOS管M1、M2的漏极；NMOS管M13、M14共栅极连接，源极接地，漏极分别接PMOS管M3、M4的漏极；

输入电压VIN，分别连接NMOS管M1和PMOS管M3的栅极；当VIN输入高电压较高时，M1和M2导通；当VIN输入电压较低时，M3和M4导通；当VIN的电压处于中间值时，M1、M2、M3和M4同时导通；

输出结点OUT，分别接NMOS管M2 和PMOS管M4的栅极，向NMOS开关提供衬底电压。

优选的，还包括共栅管M7、M9和M11、M12，以及电阻R0，其中M7、R0和M11依次串接在PMOS管M8、NMOS管M13的漏极之间，电阻R0的两端分别接M8、M7的栅极；M9和M12依次串接在PMOS管M10、NMOS管M14的漏极之间，M9和M12的中间结点连接输出结点OUT，增加输出结点OUT的阻抗。

优选的，还包括电阻R1、R2、R3和R4，分别与PMOS管M8、M10和NMOS管M13、M14的源极串联，提高环路增益。

优选的，还包括NMOS管M15，NMOS管M15的栅极接输出结点OUT，源极和漏极短接至地，作为频率补偿电容。

优选的，所述尾电流源NMOS管M5的偏置电压为VB1；尾电流源PMOS管M6的偏置电压为VB3。

优选的，所述NMOS管M13、M14作为电流源，其偏置电压为VB1。

本发明的优点是：

本发明提出了一种适用于NMOS开关的衬底偏置电路，电路采用电压负反馈结构，保证输出电压始终跟随输入电压，在整个输入电压范围内消除了NMOS开关的体效应，提高了NMOS开关的过驱动电压，降低了噪声电压；同时，衬底偏置电路的输出极点为主极点，通过在输出极点设置滤波补偿电容，消除了混入输入信号中的高频毛刺和干扰，保证NMOS开关的衬底电压的精度。

附图说明

下面结合附图及实施例对本发明作进一步描述：

图1为本发明的衬底偏置电路的原理图；

图2为本发明衬底偏置电路的环路稳定性仿真图。

实施方式

如图1所示，本发明的适用于NMOS开关的衬底偏置电路，具体包括如下结构。

NMOS管M1、M2组成的NMOS输入差分对，及其尾电流源NMOS管M5，VB1为M5的偏置电压，当VIN输入电压较高时，M1和M2导通。PMOS管M3、M4组成的PMOS输入差分对，及其尾电流源PMOS管M6，VB3为M6的偏置电压。输入电压VIN分别连接NMOS管M1和PMOS管M3的栅极；当VIN输入高电压较高时，M1和M2导通；当VIN输入电压较低时，M3和M4导通；当VIN的电压处于中间值时，M1、M2、M3和M4同时导通。

输出结点OUT，也是衬底偏置电路的主极点，分别接NMOS管M2 和PMOS管M4的栅极，向NMOS开关提供衬底电压。

还包括共栅管M7、M9和M11、M12，以及电阻R0，其中M7、R0和M11依次串接在PMOS管M8、NMOS管M13的漏极之间，电阻R0的两端分别接M8、M7的栅极；M9和M12依次串接在PMOS管M10、NMOS管M14的漏极之间，M9和M12的中间结点连接输出结点OUT，增加输出结点OUT的阻抗，提高衬底偏置电路的环路增益，提高了输出电压OUT的精度。

为进一步提高环路增益，增加源极串联电阻R1、R2、R3和R4，分别与PMOS管M8、M10和NMOS管M13、M14的源极串联。

还包括NMOS管M15，NMOS管M15的栅极接输出结点OUT，源极和漏极短接至地，作为频率补偿电容，保证衬底偏置电路的环路稳定性；M15作为滤波电容，消除输入信号VIN内部的高频干扰和毛刺。输出节点OUT反馈至输入管M2和M4的栅端。

作为电流源的NMOS管M13、M14，以及PMOS管M8、M10；PMOS管M8、M10共栅极连接，源极接电压VDD，漏极分别接NMOS管M1、M2的漏极；NMOS管M13、M14共栅极连接，源极接地，漏极分别接PMOS管M3、M4的漏极；所述NMOS管M13、M14作为电流源，其偏置电压为VB1。

设电流源M5、M6、M13和M14电流相等，均为I；M8的电流等比例镜像到M10。仅当M1和M2导通时，因为M1=M2=0.5I，则M8=M10=1.5I；仅当M3和M4导通时，因为M3=M4=0.5I，则M8=M10=0.5I；当M1、M2、M3和M4同时导通时，M1=M2=M3=M4=0.5I，则M8=M10=I。可见，M8和M10的电流根据VIN输入电压的大小进行自动调整，以保证环路稳定，使输出OUT等于VIN。

设电流源M5、M6、M13和M14电流相等，均为I；M8的电流等比例镜像到M10。仅当M1和M2导通时，因为M1=M2=0.5I，则M8=M10=1.5I；仅当M3和M4导通时，因为M3=M4=0.5I，则M8=M10=0.5I；当M1、M2、M3和M4同时导通时，M1=M2=M3=M4=0.5I，则M8=M10=I。可见，M8和M10的电流根据VIN输入电压的大小进行自动调整，以保证环路稳定，使输出OUT等于VIN。图2为本发明衬底偏置电路的环路稳定性仿真图，该电路具有良好的频率稳定性和较高的环路增益。

上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明主要技术方案的精神实质所做的修饰，都应涵盖在本发明的保护范围之内。