时间数字转换装置及其转换方法

技术领域

本发明涉及一种转换装置，尤其涉及一种时间数字转换装置及其转换方法。

背景技术

随着集成电路的发展，将传感器所获得的感测信息转换为数字码的形式，可以实现更加广泛的运用。其中，对于时间测量系统而言，时间数字转换器可用于测量两个事件之间的时间间隔并将此时间信息转换为数字信号。

在当今的许多应用中(例如雷达测距，飞行时间等)，为满足对于时间测量的精确度，对于时间数字转换器的测量分辨率要求日渐提高，因此如何提高时间数字转换器的测量分辨率为一重要的课题。

发明内容

本发明提供一种时间数字转换装置及其转换方法，可提供高分辨率的时间测量。

本发明的时间数字转换装置可将所接收到的起始信号及停止信号的时间差转换成数字码信号。时间数字转换装置包括第一环形振荡器电路、第一计数器电路、第二环形振荡器电路、第二计数器电路、仲裁器电路以及编码电路。第一环形振荡器电路接收起始信号，第一环形振荡器电路包括N个第一延迟级，其中N为大于1的奇数。第一计数器电路耦接第一环形振荡器电路，计数第一环形振荡器电路的输出信号而产生第一数字码，依据停止信号停止计数第一环形振荡器电路的输出信号。第二环形振荡器电路接收停止信号，第二环形振荡器电路包括N个第二延迟级。第二计数器电路耦接第二环形振荡器电路，计数第二环形振荡器电路的输出信号而产生第二数字码。仲裁器电路耦接第一环形振荡器电路与第二环形振荡器电路，依据各第一延迟级的输出以及各第二延迟级的输出产生多个仲裁信号，此些仲裁信号指示各第一延迟级的输出以及各第二延迟级的输出的转态情形。编码电路耦接仲裁器电路以及第二计数器电路，依据上述多个仲裁信号输出计数停止信号以及第三数字码，其中计数停止信号用以控制第二计数器电路停止计数，第三数字码指示上述多个第一延迟级的其中一输出与上述多个第二延迟级的其中一输出相位重合的时间点。

在本发明的一实施例中，上述的第一环形振荡器电路包括与非门以及N-1个反向器，与非门的一输入端接收起始信号，与非门的另一输入端耦接第一环形振荡器电路的输出端。N-1个反向器串接于与非门的输出端与与非门的另一输入端之间，与非门的输出端以及各反向器的输出端耦接仲裁器电路。

在本发明的一实施例中，上述的第二环形振荡器电路包括与非门以及N-1个反向器，与非门的一输入端接收停止信号，与非门的另一输入端耦接第二环形振荡器电路的输出端。N-1个反向器串接于与非门的输出端与与非门的另一输入端之间，与非门的输出端以及各反向器的输出端耦接仲裁器电路。

在本发明的一实施例中，上述的各第一延迟级具有第一延迟时间，各第二延迟级具有第二延迟时间，第一延迟时间大于第二延迟时间。

在本发明的一实施例中，上述的编码电路于仲裁信号指示N个第一延迟级的其中一输出与N个第二延迟级的其中一输出相位重合时输出计数停止信号以及第三数字码。

在本发明的一实施例中，上述的仲裁器电路包括多个仲裁器，各仲裁器耦接于对应的第一延迟级的输出端与对应的第二延迟级的输出端之间，依据对应的第一延迟级与对应的第二延迟级的输出产生对应的仲裁信号。

在本发明的一实施例中，上述的时间数字转换装置还包括缓存器电路，其耦接第一计数器电路、第二计数器电路以及编码电路，依据时钟信号输出第一数字码、第二数字码以及第三数字码做为数字码信号。

本发明还提供一种时间数字转换装置的转换方法，时间数字转换装置可将接收到的起始信号及停止信号的时间差转换成数字码信号，时间数字转换装置包括接收起始信号的第一环形振荡器电路以及接收停止信号第二环形振荡器电路，其中第一环形振荡器电路包括N个第一延迟级，第二环形振荡器电路包括N个第二延迟级，N为大于1的奇数。时间数字转换装置的转换方法包括下列步骤。计数第一环形振荡器电路的输出信号而产生第一数字码。依据停止信号停止计数第一环形振荡器电路的输出信号。计数第二环形振荡器电路的输出信号而产生第二数字码。依据各第一延迟级的输出以及各第二延迟级的输出产生多个仲裁信号，此些仲裁信号指示各第一延迟级的输出以及各第二延迟级的输出的转态情形。依据上述多个仲裁信号输出计数停止信号以及第三数字码，其中计数停止信号用以指示停止计数第二环形振荡器电路的输出信号，第三数字码指示上述多个第一延迟级的其中一输出与上述多个第二延迟级的其中一输出相位重合的时间点。依据第一数字码、第二数字码以及第三数字码产生数字码信号。

在本发明的一实施例中，上述的第一环形振荡器电路包括与非门以及N-1个反向器。与非门的一输入端接收起始信号，与非门的另一输入端耦接第一环形振荡器电路的输出端。N-1个反向器串接于与非门的输出端与与非门的另一输入端之间。

在本发明的一实施例中，上述的第二环形振荡器电路包括与非门以及N-1个反向器。与非门的一输入端接收起始信号，与非门的另一输入端耦接第二环形振荡器电路的输出端。N-1个反向器串接于与非门的输出端与与非门的另一输入端之间。

在本发明的一实施例中，上述的各第一延迟级具有第一延迟时间，各第二延迟级具有第二延迟时间，第一延迟时间大于第二延迟时间。

在本发明的一实施例中，上述的时间数字转换装置的转换方法包括，于上述多个仲裁信号指示N个第一延迟级的其中一输出与N个第二延迟级的其中一输出相位重合时输出计数停止信号以及第三数字码。

基于上述，本发明的实施例计数第一环形振荡器电路的输出信号而产生第一数字码，计数第二环形振荡器电路的输出信号而产生第二数字码，依据第一环形振荡器电路的多个第一延迟级的其中一输出以及第二环形振荡器电路的多个第二延迟级的其中一输出相位重合的时间点产生对应的第三数字码，如此将起始信号及停止信号的时间差转换为包括第一数字码、第二数字码以及第三数字码的数字码信号可提供高分辨率的时间测量。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1是依照本发明实施例的一种时间数字转换装置的示意图；

图2是依照本发明另一实施例的时间数字转换装置的示意图；

图3是依照本发明实施例的一种时间数字转换装置的操作时序示意图；

图4是依照本发明实施例的一种时间数字转换装置的转换方法的流程图。

具体实施方式

图1是依照本发明的实施例的一种时间数字转换装置的示意图，请参照图1。时间数字转换装置100可将接收到的起始信号ST1及停止信号SP1的时间差转换成数字码信号SD1。时间数字转换装置100可包括环形振荡器电路102、104、计数器电路106、108、仲裁器(arbiter)电路110、编码电路112以及缓存器电路114，仲裁器电路110耦接环形振荡器电路102、104以及编码电路112，计数器电路106耦接环形振荡器电路102以及缓存器电路114，计数器电路108耦接环形振荡器电路104、编码电路112以及缓存器电路114，缓存器电路114还耦接编码电路112。起始信号ST1及停止信号SP1可例如来自多任务器MUX，多任务器MUX的输入端用以接收做为测量对象的目标信号STG，多任务器MUX可受控于选择信号SCON而将目标信号STG做为起始信号ST1传送至环形振荡器电路102，或将目标信号STG做为停止信号SP1传送至环形振荡器电路104。

进一步来说，环形振荡器电路102、104分别可包括N个延迟级(未示出)，其中N为大于1的奇数。计数器电路106、108分别用以计数环形振荡器电路102、104输出的时钟信号，而分别产生第一数字码CA以及第二数字码CB，其中计数器电路106还接收停止信号SP1，当计数器电路106接收到多任务器MUX提供的停止信号SP1时，计数器电路106停止计数。仲裁器电路110可依据环形振荡器电路102中各延迟级的输出以及环形振荡器电路104中各延迟级的输出产生多个仲裁信号SB1～SB2N，仲裁信号SB1～SB2N分别指示对应的延迟级的输出的转态情形，例如由低电压电平转为高电压电平，或由高电压电平转为低电压电平。编码电路112可依据仲裁信号SB1～SB2N输出计数停止信号SE1以及第三数字码CC，进一步来说，编码电路112可依据仲裁信号SB1～SB2N判断环形振荡器电路102中多个延迟级的其中一输出以及环形振荡器电路104中多个延迟级的其中一输出相位重合的时间点，并输出对应的第三数字码CC，以及输出计数停止信号SE1给计数器电路108，以控制计数器电路108停止计数。

缓存器电路114可暂存计数器电路106与108停止计数时对应的第一数字码CA与第二数字码CB，以及编码电路112提供的第三数字码CC，并受控于时钟信号输出第一数字码CA、第二数字码CB以及第三数字码CC做为数字码信号SD1给后级的处理电路，处理电路可依据第一数字码CA、第二数字码CB以及第三数字码CC计算起始信号ST1及停止信号SP1的时间差。举例来说，起始信号ST1及停止信号SP1的时间差T可以下列式子计算。

T＝2*N*t1*CA+(2*N*CB+CC)*(t1-t2)(1)

其中N为环形振荡器电路102、104所分别包括的延迟级数量，t1为环形振荡器电路102的延迟级的延迟时间，t2为环形振荡器电路104的延迟级的延迟时间，其中延迟时间t1大于延迟时间t2。值得注意的是，由于工艺因素影响，延迟时间t1与t2的值可能与预期有落差，在不确定延迟时间t1与t2的实际值的情形下可将两组已知的不同时间差的起始信号ST1及停止信号SP1提供给环形振荡器电路102以及104，从而得到对应的两组第一数字码CA、第二数位码CB以及第三数位码CC，并将两组已知的第一数位码CA、第二数位码CB以及第三数位码CC代入式(1)中，以获得准确的延迟时间t1与t2。在获得准确的延迟时间t1与t2后，便可准确地测量时间差未知的起始信号ST1及停止信号SP1。

图2是依照本发明另一实施例的时间数字转换装置的示意图，请参照图2。在图2实施例中，时间数字转换装置100的环形振荡器电路102与104分别包括5个延迟级，其中环形振荡器电路102的5个延迟级由与非门AND1以及反向器A1～A4来实施，而环形振荡器电路104的5个延迟级由与非门AND2以及反向器B1～B4来实施。在环形振荡器电路102中，与非门AND1以及反向器A1～A4依序地串接于环形振荡器电路102的输入端与输出端之间，其中与非门AND1的一输入端用以接收起始信号ST1，另一输入端则耦接至反向器A4的输出端。类似地，在环形振荡器电路104中，与非门AND2以及反向器B1～B4依序地串接于环形振荡器电路104的输入端与输出端之间，其中与非门AND2的一输入端用以接收停止信号SP1，另一输入端则耦接至反向器B4的输出端。

此外，在图2实施例中，仲裁器电路110包括5个仲裁器AB1～AB5，各个仲裁器AB1～AB5可分别包括侦测上升沿与下降沿的两个相位侦测器。仲裁器AB1～AB5耦接对应的延迟级的输出端，例如仲裁器AB1耦接与非门AND1以及AND2的输出端，仲裁器AB2耦接反向器A1以及B1的输出端，以此类推。此外，仲裁器AB1～AB5还耦接编码电路112，仲裁器AB1～AB5可依据输出信号S0～S4以及输出信号F0～F4判断与非门AND1、AND2的输出、反向器A1～A4以及B1～B4的输出的转态情形，并输出对应的仲裁信号。举例来说，如图3所示，仲裁器AB1～AB5可于输出信号F0～F4的转态时间点1○～1○0分别输出仲裁信号SB1～SB10。例如，当输出信号F0由高电压电平转为低电压电平时，若输出信号F0与对应的输出信号S0相位未重合，则仲裁器AB1可输出位值为“0”的仲裁信号SB1，反之则输出位值为“1”的仲裁信号SB1。又例如，当输出信号F1由低电压电平转为高电压电平时，若输出信号F1与对应的输出信号S1相位未重合，则仲裁器AB2可输出位值为“0”的仲裁信号SB2，反之则输出位值为“1”的仲裁信号SB2。依此类推，仲裁器AB3～AB5也可于输出信号F2～F4转态时，分别判断输出信号S2～S4与对应的输出信号F2～F4是否出现相位重合的情形，并依据判断结果输出仲裁信号。编码电路112可依据仲裁器AB1～AB5输出的仲裁信号SB1～SB10的位值产生第三数字码CC，并产生计数停止信号SE1给计数器电路108。

举例来说，在图3实施例中，环形振荡器电路104的反向器B1的输出信号F1在转态时间点②由低电压电平转为高电压电平时，环形振荡器电路102的反向器A1的输出信号S1也同时由低电压电平转为高电压电平，也就是说，输出信号F1与输出信号S1出现相位重合的情形。此时，对应转态时间点②的仲裁信号SB2的位值为“1”，其余仲裁信号SB1、SB3～SB10的位值为“0”，编码电路112可依据仲裁器AB1～AB5输出的仲裁信号SB1～SB10产生第三数字码CC，并产生计数停止信号SE1给计数器电路108。缓存器电路114可受控于时钟信号CLK输出计数器电路106停止计数时对应的第一数字码CA、计数器电路108停止计数时对应的第二数字码CB以及第三数字码CC做为数字码信号SD1给后级的处理电路，处理电路可依据上述式(1)计算起始信号ST1及停止信号SP1的时间差。起始信号ST1及停止信号SP1的时间差可如图3所示，等于时间T1+T2，其中时间T1等于2*5*t1*CA，时间T2则等于(2*5*CB+CC)*(t1-t2)，在本实施例中，第一数字码CA的数值为5(计数器电路106计数到输出信号S4的5个上升沿)，第二数位码CB的数值为1(计数器电路108计数到输出信号F4的1个上升沿)，第三数字码CC的数值为2(输出信号相位重合的位置在转态时间点②)。

图4是依照本发明实施例的一种时间数字转换装置的转换方法的流程图，时间数字转换装置可将接收的起始信号及停止信号的时间差转换成数字码信号，时间数字转换装置包括接收起始信号的第一环形振荡器电路以及接收停止信号第二环形振荡器电路，其中第一环形振荡器电路包括N个第一延迟级，第二环形振荡器电路包括N个第二延迟级，N为大于1的奇数，其中各第一延迟级具有第一延迟时间，各第二延迟级具有第二延迟时间，第一延迟时间大于第二延迟时间。进一步来说，第一环形振荡器电路可包括做为N个第一延迟级的与非门与N-1个反向器，与非门的第一输入端接收起始信号，与非门的第二输入端耦接第一环形振荡器电路的输出端，N-1个反向器串接于与非门的输出端与与非门的第二输入端之间。此外，第二环形振荡器电路也可包括做为N个第二延迟级的与非门与N-1个反向器，与非门的第一输入端接收停止信号，与非门的第二输入端耦接第二环形振荡器电路的输出端，N-1个反向器串接于与非门的输出端与与非门的第二输入端之间。

由上述实施例可知，时间数字转换装置的转换方法可至少包括下列步骤。首先，计数第一环形振荡器电路的输出信号而产生第一数字码(步骤S402)，接着，依据停止信号停止计数第一环形振荡器电路的输出信号(步骤S404)，并计数第二环形振荡器电路的输出信号而产生第二数字码(步骤S406)。然后，依据各第一延迟级的输出以及各第二延迟级的输出产生多个仲裁信号(步骤S408)，其中此些仲裁信号指示各第一延迟级的输出以及各第二延迟级的输出的转态情形，例如指示是否同时出现上升沿或同时出现下降沿。之后，依据多个仲裁信号输出一计数停止信号以及一第三数字码(步骤S410)，例如于此些仲裁信号指示N个第一延迟级的其中一输出与N个第二延迟级的其中一输出相位重合时输出计数停止信号以及第三数字码，其中计数停止信号用以指示停止计数第二环形振荡器电路的输出信号，第三数字码指示第一延迟级的其中一输出与第二延迟级的其中一输出相位重合的时间点。最后，依据第一数字码、第二数字码以及第三数字码产生数字码信号(步骤S412)，利用数字码信号中的第一数字码、第二数字码、第三数字码与上述式(1)可精确地计算出起始信号及停止信号的时间差。

综上所述，本发明的实施例计数第一环形振荡器电路的输出信号而产生第一数字码，计数第二环形振荡器电路的输出信号而产生第二数字码，依据第一环形振荡器电路的多个第一延迟级的其中一输出以及第二环形振荡器电路的多个第二延迟级的其中一输出相位重合的时间点产生对应的第三数字码，如此将起始信号及停止信号的时间差转换为包括第一数字码、第二数字码以及第三数字码的数字码信号可提供高分辨率的时间测量。

虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。