具有集成电感器的功率半导体封装及其制造方法

技术领域

本发明主要涉及一种半导体封装及其制造方法。更确切地说，本发明涉及一种具有集成电感器的驱动金属-氧化物-硅晶体管(DrMOS)。

背景技术

传统的DrMOS在DrMOS封装外部具有一个电感器。图2所示的Yin等人的美国专利号10、111和333，在切换电源模块中具有一个电感器。本发明说明书在DrMOS封装中具有一个集成的电感器。本发明还使用金属夹互连，以便降低电子噪声，并增大散热。

本发明所述的功率半导体封装包括一个控制器、两个场效应晶体管(FET)以及一个电感器。由于集成了电感器，其优点包括更小的外形尺寸、更好的散热和更高的电效率。通过集成方法，针对驱动器和FET动态性能、系统电感和功率FET R

发明内容

本发明提出了一种半导体封装，包括一个引线框、一个低端场效应晶体管(FET)、一个高端FET、一个第一金属夹、一个第二金属夹、一个电感器组件以及一个模塑封装。低端FET翻转并连接到引线框架的第一芯片焊盘上。

本发明还公开了一种用于制造功率半导体封装的方法。该方法包括提供引线框的步骤；将低端FET和高端FET附接到引线框架；安装第一金属夹和第二金属夹；安装电感器；形成模制封装；并应用切单工艺。

附图说明

图1表示在本发明的示例中，一种半导体封装的透视图。

图2表示在本发明的示例中，图1所示的功率半导体封装的剖面图。

图3表示在本发明的示例中，一种DrMOS的电路图。

图4表示在本发明的示例中，制造一种功率半导体封装工艺的流程图。

图5A、5B、5C、5D、5E和5F表示在本发明的示例中，制造功率半导体封装工艺的步骤。

具体实施方式

图1表示在本发明的示例中，功率半导体封装100的透视图。图2表示沿图1的AA’线，功率半导体封装100的剖面图。功率半导体封装100包括一个引线框120、一个低端场效应晶体管(FET)140、一个图5B所示的高端FET 150、一个第一金属夹160、一个第二金属夹170、一个电感器组件180以及一个模塑封装190。引线框120包括一个图5A所示的第一芯片焊盘522、一个第二芯片焊盘524、一个第一终端焊盘526以及一个第二终端焊盘528。第一终端焊盘526电连接到图3所示的开关节点VSWH端口326上。第二终端焊盘528电连接到图3所示的Vout端口328上。

低端FET 140被翻转并被连接到第一芯片焊盘522。导电FET 140包括在低端FET140的顶表面上的源电极140S和栅电极140G。高端FET 150被连接在第二芯片焊盘524上。高端FET 150包括一个图5B所示的源电极150S，以及一个在高端FET 150顶面上的栅电极150G。

第一金属夹160将低端FET 140的漏极140D以及高端FET 150中图5B所示的源电极150S，连接到引线框120中图5A所示的第一末端焊盘526上。第二金属夹170安装在引线框架120的图5A所示的第二末端焊盘528上。

电感器组件180包括一个线圈181；一个连接到第一金属夹160上的第一引线框182；以及一个连接到第二金属夹170上的第二引线框184。

模塑封装190封装了低端FET 140、高端FET 150、第一金属夹160、第二金属夹170、电感器组件180以及引线框120的绝大部分。在本发明的示例中，引线框120的底面暴露于模塑封装190。

在本发明的示例中，第一金属夹160通过第一导电材料201，电子地并机械地连接到低端FET 140的漏电极140D上。第一金属夹160通过图5C所示的第二导电材料202(如图中虚线所示)，电子地并机械地连接到高端FET 150的源极电极150S上。第一金属夹160通过第三导电材料203，电子地并机械地连接到引线框120的第一末端焊盘526上。第二金属夹170通过第四导电材料204，电子地并机械地连接到引线框120的第二末端焊盘528上。在本发明的示例中，第一导电材料201由一种焊锡膏材料制成。第二导电材料202由一种焊锡膏材料制成。第三导电材料203由一种焊锡膏材料制成。第四导电材料204由一种焊锡膏材料制成。

在本发明的示例中，第一金属夹160包括一个升高部分167。电感器组件180的第一引线182通过第五导电材料205，电子地并机械地连接到第一金属夹160的升高部分167上。电感器组件180的第二引线184通过第六导电材料206，电子地并机械地连接到第二金属夹170的升高部分177上。

在本发明的示例中，第五导电材料205和第六导电材料206的每一种导电材料都是由通过混合烧结工艺实现的粉末冶金材料制成的。

在本发明的示例中，第五导电材料205和第六导电材料206的每一种导电材料都是由一种弹性体材料制成的。

在本发明的示例中，第五导电材料205和第六导电材料206的每一种导电材料都是由一种环氧材料制成的。

在本发明的示例中，集成电路(IC)591安装在引线框120上。多个连接引线593将IC591连接到引线框120的多个引线595上。

图3表示在本发明的示例中，一种DrMOS的电路图300。该DrMOS包括一个子封装302、一个电感器330以及多个电容器370。子封装302包括一个控制器310、一个低端FET 340以及一个高端FET 350。

图4表示在本发明的示例中，一种功率半导体封装的制备工艺400的流程图。工艺400从区块402开始。为了简便，图5F的虚线中的右侧部分(与实线中相应的左侧部分一样)并没有表示在图5A、5B、5C、5D和5E中。

在区块402中，参见图5A，提供了一个引线框120。引线框120包括一个第一芯片焊盘522、一个第二芯片焊盘524、一个第一末端焊盘526以及一个第二末端焊盘528。区块402之后是区块404。

在区块404中，参见图5A，低端FET 140翻转并连接到第一芯片焊盘522上。低端FET140包括一个图2所示的源极电极140S以及一个在低端FET 140顶面上的如图2所示的栅极电极140G。高端FET 150连接到第二芯片焊盘524上。高端FET 150包括一个源极电极150S以及一个在高端FET 150顶面上的栅极电极150G。区块404之后是区块406。

在区块406中，如图5C所示，第一金属夹160将低端FET 140中如图2所示的漏极电极140D以及高端FET 150中图5B所示的源极电极150S，连接到引线框120的第一末端焊盘526上。第二金属夹170安装在引线框120的第二末端焊盘528上。

第一金属夹160通过图2所示的第一导电材料201，电子地并机械地连接到低端FET140中图2所示的漏极电极140D上。第一金属夹160通过第二导电材料(如图中虚线所示)，电子地并机械地连接到高端FET 150中图5B所示的源极电极150S上。第一金属夹160通过图2所示的第三导电材料203，电子地并机械地连接到引线框120的第一末端焊盘526上。第二金属夹170通过图2所示的第四导电材料204，电子地并机械地连接到引线框120的第二末端焊盘528上。在本发明的示例中，第一导电材料201由一种焊锡膏材料制成。第二导电材料202由一种焊锡膏材料制成。第三导电材料203由一种焊锡膏材料制成。第四导电材料204由一种焊锡膏材料制成。在本发明的示例中，焊锡膏材料含有铅(Pb)。焊锡膏材料的回流温度高于两百摄氏度。区块406之后是区块408。

在区块408中，参见图5D，集成电路(IC)591安装在引线框120上。多个连接引线593将IC 591连接到引线框120的多个引线595上。区块408之后是区块410。

在区块410中，参见图5E，电感器组件180安装在图5C所示的第一金属夹160和第二金属夹170上。电感器组件180包括一个图2所示的线圈181；一个连接到图5C所示第一金属夹160的第一引线182；以及一个连接到第二金属夹170上的源极引线184。

第一金属夹160包括一个图2所示的升高部分167。电感器组件180的第一引线182通过图2所示的第五导电材料205(第一个所选的导电材料)，电子地并机械地连接到第一金属夹160中图2所示的升高部分167上。第二金属夹170包括一个图2所示的升高部分177。电感器组件180的第二引线184通过图2所示的第六导电材料206(第二个所选的导电材料)，电子地并机械地连接到第二金属夹170中图2所示的升高部分177上。

在本发明的示例中，第五导电材料205(第一个所选的导电材料)以及第六导电材料206(第二个所选的导电材料)中的每种导电材料都包括一个通过混合烧结工艺实现的粉末冶金材料，在195摄氏度至205摄氏度的温度范围内实现的。

在本发明的示例中，第五导电材料205(第一个所选的导电材料)以及第六导电材料206(第二个所选的导电材料)中的每种导电材料都包括一个弹性体材料，在75摄氏度至85摄氏度的温度范围内实现的。

在本发明的示例中，第五导电材料205(第一个所选的导电材料)以及第六导电材料206(第二个所选的导电材料)中的每种导电材料都包括一个环氧材料，在170摄氏度至180摄氏度的温度范围内实现的。区块410之后是区块412。

在区块412中，参见图1，形成模塑封装190。模塑封装190封装了低端FET 140、高端FET 150、第一金属夹160、第二金属夹170、电感器组件180以及引线框120的绝大部分。在本发明的示例中，引线框120的底面暴露于模塑封装190。区块412之后是区块414。

在区块414中，参见图5F，沿551线进行切单工艺。将功率半导体封装531与邻近的功率半导体封装533(如图中虚线所示)分开。虽然图5F中仅表示出了两个功率半导体封装。但是同一个切单工艺中切分的功率半导体封装的数量可以有所不同。

本领域的普通技术人员可以理解，本发明公开的实施例的修改是可能的。例如，第二金属夹170的升高部分177的高度可能变化。本领域普通技术人员还可以想到其他修改，并且所有这样的修改被认为属于本发明的范围之内，如同权利要求所限定的那样。