一种显示驱动电路及其控制方法、显示模组、电子设备

技术领域

本申请涉及显示技术领域，尤其涉及一种显示驱动电路及其控制方法、显示模组、电子设备。

背景技术

随着显示技术的不断发展，越来越多的电子设备具有显示功能。该电子设备的显示面板包括微小的显示单元，即亚像素(sub pixel)。通过控制各个亚像素的灰阶和颜色可以使得整个显示面板显示预设的画面。

电子设备中的驱动电路能够驱动亚像素进行显示，然而，当上述驱动电路负载较重时，会降低驱动电路的稳定性和推力。为了提升驱动电路的稳定性和推力，通常会对驱动电路进行过设计，以满足重载需求，这样一来，会增加驱动电路的功耗。

发明内容

本申请提供一种显示驱动电路及其控制方法、显示模组、电子设备，用于解决过设计的驱动电路无法满足小功耗要求的问题。

为达到上述目的，本申请采用如下技术方案：

本申请的一方面，提供一种应用于显示模组的显示驱动电路。该显示驱动电路可以包括至少一个动态偏置生成器、多个伽玛运算放大器、电阻串以及多个源极驱动通道。其中，动态偏置生成器用于输出动态可调的偏置电流。上述多个伽玛运算放大器中的至少一个可以与动态偏置生成器电连接，该伽玛运算放大器用于根据偏置电流，输出伽马基准电压。在此基础上，电阻串与N个伽玛运算放大器的输出端电连接，该电阻串可以用于对相邻两个伽玛运算放大器的输出端进行分压。多个源极驱动通道与电阻串电连接。

综上所述，当伽玛运算放大器处于重载状态时，动态偏置生成器可以向与其电连接的伽玛运算放大器提供较大的偏置电压，从而使得伽玛运算放大器具备良好的稳定性和推力。或者，当与动态偏置生成器电连接的伽玛运算放大器处于轻载状态时，动态偏置生成器可以向该伽玛运算放大器提供较小的偏置电压。这样可以有利于减小伽玛运算放大器的功耗。在此基础上，电阻串通过分压向源极驱动通道提供电压，以使得源极驱动通道可以驱动亚像素进行显示。由上述可知，本申请实施例提供的显示驱动电路中的伽马运算放大器可以根据负载情况下，接收到动态可调的偏置电压，从而无需在重载情况下对伽玛运算放大器进行过设计，就可以使得伽玛运算放大器以及整个显示驱动电路具有良好的稳定性和推力，并且在轻载状态使得伽玛运算放大器以及整个显示驱动电路具有较小的功耗。

一种可选的实施方式中，多个伽玛运算放大器包括第一伽玛运算放大器和第二伽玛运算放大器。其中，第一伽玛运算放大器输出上限伽玛基准电压Vg0，第二伽玛运算放大器输出下限伽玛基准电压Vgn。动态偏置生成器与第一伽玛运算放大器和第二伽玛运算放大器中的至少一个电连接。上限伽玛基准电压Vg0作为多个灰阶电压中的最大值，下限伽玛基准电压Vgn作为多个灰阶电压中的最小值。当同一列亚像素中当前行显示信号的灰阶均为最小灰阶，且下一行显示信号的灰阶均为最大灰阶的情况下，第二伽玛运算放大器需要向上述多列亚像素中的每一个提供下限伽玛基准电压Vgn，且同一列相邻两个亚像素的显示信号的电压差△V的摆幅最大。或者，当个同一列亚像素中的大部分当前行显示信号的灰阶均为最大灰阶，且下一行显示信号的灰阶均为最小灰阶的情况下，第一伽玛运算放大器需要向上述多个亚像素中的每一个提供上限伽玛基准电压Vg0，且同一列相邻两个亚像素的显示信号的电压差△V的摆幅最大。此外，由于第一伽玛运算放大器输出的上限伽玛基准电压Vg0，接近第一工作电压VDD，第二伽玛运算放大器输出的下限伽玛基准电压Vgn的电压值可以接近第二工作电压VSS，因此第一伽玛运算放大器和第二伽玛运算放大器的输入电流会减小整体运放速度会变慢。这样一来，当第一伽玛运算放大器，或者第二伽玛运算放大器需要驱动所有列亚像素时，第一伽玛运算放大器或第二伽玛运算放大器会处于较为极端的重载状态，其稳定性和推力受到挑战。因此，将第一伽玛运算放大器与动态偏置生成器电连接，以在重载状态下对第一伽玛运算放大器的推力和稳定性进行补偿，并在轻载状态下减小第一伽玛运算放大器的功耗。或者，将第二伽玛运算放大器与动态偏置生成器电连接，以在重载状态下对第二伽玛运算放大器的推力和稳定性进行补偿，并在轻载状态下减小第二伽玛运算放大器的功耗。

一种可选的实施方式中，至少一个动态偏置生成器可以包括第一动态偏置生成器和第二动态偏置生成器。其中，第一动态偏置生成器与第一伽玛运算放大器电连接，第一动态偏置生成器用于根据第一偏置控制信号，输出第一偏置电流。第二动态偏置生成器与第二伽玛运算放大器电连接，第二动态偏置生成器用于根据第二偏置控制信号，输出第二偏置电流。这样一来，可以对第一伽玛运算放大器和第二伽玛运算放大器的推力和稳定性分别进行补偿，以提高补偿的准确度。此外，多个伽玛运算放大器包括至少一个第三伽玛运算放大器，第三伽玛运算放大器输出的伽马基准电压，位于下限伽玛基准电压Vgn和上限伽玛基准电压Vg0之间。上述静态偏置生成器与第三伽玛运算放大器电连接。由于第三伽玛运算放大器出现上述极端重载或极端轻载的情况较少，因此第三伽玛运算放大器可以连接上述静态偏置生成器，该静态偏置生成器能够为第三伽玛运算放大器提供恒定的偏置电压，达到简化电路的目的。

一种可选的实施方式中，显示驱动电路还包括偏置控制器。该偏置控制器与动态偏置生成器电连接，偏置控制器用于输出偏置控制信号。其中，动态偏置生成器用于根据偏置控制信号，输出动态可调的偏置电压。这样一来，偏置控制器可以根据动态偏置生成器所电连接的伽玛运算放大器的负载情况(轻载或重载)，输出与负载情况相匹配的偏置控制信号，从而达到对动态偏置生成器输出的偏置电压进行动态调整的目的。

一种可选的实施方式中，显示驱动电路还包括时序控制器，该时序控制器与偏置控制器电连接，用于生成显示信号。其中，偏置控制器用于根据显示信号，输出偏置控制信号。这样一来，时序控制器可以向偏置控制器提供显示信号，以使得偏置控制器可以根据显示信号，获知伽玛运算放大器的负载情况(轻载或重载)。进而使得偏置控制器输出与负载情况相匹配的偏置控制信号，达到对动态偏置生成器输出的偏置电压进行动态调整的目的。

一种可选的实施方式中，动态偏置生成器包括电流源、电流镜以及至少一个第一开关器件。其中，电流源电连接于第一电压端和第二电压端之间，电流源用于提供初始电流。电流镜与电流源、第一电压端以及第二电压端电连接。第一开关器件的控制端与第二比较电路电连接，第一开关器件的第一端与第一电压端电连接，第二端与电流镜和动态偏置生成器的输出端电连接。这样一来，该电流源能够向电流镜提供恒定的初始电流。电流镜可以将电流源提供的初始电流镜像至第一开关器件所在的支路。第一开关器件的通断状态可以决定第一电压端和动态偏置生成器的输出端之间的总电阻的大小，进而决定动态偏置生成器的输出端输出电压的大小以及提供至伽玛运算放大器的偏置电流的大小。

一种可选的实施方式中，上述偏置控制器可以包括行延时电路、第一比较电路、计数电路以及第二比较电路。其中，行延时电路用于输出延时一行的显示信号。这样一来，通过行延时电路可以获得一帧显示图像中下一行的显示信号。第一比较电路可以与行延时电路电连接，第一比较电路用于将当前行显示信号的电压，与下一行显示信号的电压进行比对。这样一来，通过第一比较电路可以获得相邻两行显示信号的电压翻转幅度。计数电路可以与第一比较电路电连接，用于对接收到第一比较电路的比较结果的次数进行计数。此外，第二比较电路可以与计数电路电连接，用于将技术电路的计数结果与预设计数阈值比对，并输出偏置控制信号。这样一来，第二比较电路可以通过将来自计数电路的计数结果，与预设计数阈值进行比对，获得伽马运算放大器处于重载还是轻载状态，以便于偏置控制器输出的偏置控制信号与伽马运算放大器的负载状态相匹配，达到根据伽马运算放大器的负载状态，补偿伽马运算放大器的稳定性和推力，或者减小功耗的目的。其中，预设电压阈值的数值可以与预设计数阈值的数值相互配合，以使得相邻两行显示信号的电压差△V达到预设电压阈值，且上述计数结果达到预设计数阈值时，工作于重载状态下的伽马运算放大器的稳定性和推力处于极限状态，使得电子设备的显示效果其为最低能够接受的显示效果。

本申请的另一方面，提供一种显示驱动电路的控制方法。其中，显示驱动电路包括至少一个动态偏置生成器、多个伽玛运算放大器、电阻串以及源极驱动通道。其中，多个伽玛运算放大器中的至少一个与动态偏置生成器电连接。电阻串与多个伽玛运算放大器的输出端电连接，用于输出多个灰阶电压。源极驱动通道与电阻串电连接。控制方法包括首先，控制动态偏置生成器输出动态可调的偏置电压。接下来，控制伽玛运算放大器根据偏置电压，输出伽马基准电压。接下来，控制源极驱动通道根据灰阶电压，生成电压。上述显示驱动电路的控制方法与前述实施例提供的显示驱动电路具有相同的技术效果，此处不再赘述。

一种可选的实施方式中，上述控制动态偏置生成器输出动态可调的偏置电压之前，所述方法包括：首先，将同一列，当前行显示信号的电压，与下一行显示信号的电压进行比对，且若相邻两行显示信号的电压差大于或等于预设电压阈值，则输出比较结果。接下来，对接收到比较结果的次数进行计数，并输出计数结果。接下来，将计数结果与预设计数阈值比对，若计数结果大于或等于预设计数阈值，则生成偏置控制信号。此外，上述控制动态偏置生成器输出动态可调的偏置电压包括控制动态偏置生成器，根据偏置控制信号，输出动态可调的偏置电压。这样一来，通过将来自计数电路的计数结果，与预设计数阈值进行比对，获得伽马运算放大器处于重载还是轻载状态，以便于偏置控制信号与伽马运算放大器的负载状态相匹配，达到根据伽马运算放大器的负载状态，补偿伽马运算放大器的稳定性和推力，或者减小功耗的目的。

一种可选的实施方式中，至少一个动态偏置生成器包括第一动态偏置生成器和第二动态偏置生成器。多个伽玛运算放大器包括第一伽玛运算放大器和第二伽玛运算放大器。其中，第一伽玛运算放大器输出上限伽玛基准电压Vg0，第二伽玛运算放大器输出下限伽玛基准电压Vgn。第一动态偏置生成器与第一伽玛运算放大器电连接。第二动态偏置生成器与第二伽玛运算放大器电连接。基于此，上述将同一列，当前行显示信号的电压，与下一行显示信号的电压进行比对，且若相邻两行显示信号的电压差大于或等于预设电压阈值，则输出比较结果包括：将同一列，当前行显示信号的电压，与下一行显示信号的电压进行比对；若当前行显示信号的电压小于下一行显示信号的电压，且相邻两行显示信号的电压差大于或等于预设电压阈值，则输出第一比较结果；若当前行显示信号的电压大于下一行显示信号的电压，且相邻两行显示信号的电压差大于或等于预设电压阈值，则输出第二比较结果。此外，上述对接收到比较结果的次数进行计数，并输出计数结果包括：对接收到第一比较结果的次数进行计数，输出第一计数结果，对接收到第二比较结果的次数进行计数，输出第二计数结果。此外，上述将计数结果与预设计数阈值比对，若计数结果大于或等于预设计数阈值，则生成偏置控制信号包括：将第一计数结果与第一预设计数阈值比对，若第一计数结果大于或等于第一预设计数阈值，则输出第一偏置控制信号；将第二计数结果与第二预设计数阈值比对，若第二计数结果大于或等于第二预设计数阈值，则输出第二偏置控制信号。此外，上述控制动态偏置生成器，根据偏置控制信号，输出动态可调的偏置电压包括：控制第一动态偏置生成器根据第一偏置控制信号，向第一伽玛运算放大器输出第一偏置电压；控制第二动态偏置生成器根据第二偏置控制信号，向第二伽玛运算放大器输出第二偏置电压。这样一来，可以对第一伽玛运算放大器和第二伽玛运算放大器的推力和稳定性分别进行补偿，以提高补偿的准确度。

一种可选的实施方式中，将计数结果与预设计数阈值比对，若计数结果大于或等于预设计数阈值，则生成偏置控制信号包括首先，获取计数阈值集合，计数阈值集合包括多个依次增大的待选阈值；每相邻两个待选阈值之间构成计数阈值范围。接下来，获取计数阈值范围的最小值作为预设计数阈值，并将计数结果与预设计数阈值比对，根据比对结果，判断计数结果所在的计数阈值范围。接下来，获取偏置控制信号集合，偏置控制信号集合包括多个不同的待选偏置控制信号，每个待选偏置控制信号与一个计数阈值范围相匹配。接下来，根据计数结果所在的计数阈值范围，从偏置控制信号集合中，选取与计数阈值范围相匹配的待选偏置控制信号，作为偏置控制信号。在此情况下，通过设置多个预设计数阈值，可以根据不同的预设计数阈值，选取与该预设计数阈值相匹配的偏置控制信号。这样一来，不同的偏置控制信号所控制的动态偏置生成器中，导通和截止的多个第一开关器件的数量不同，从而使得动态偏置生成器可以输出与不同偏置控制信号相匹配的多个偏置电流，最终达到提高对偏置电流的控制精度的目的。

一种可选的实施方式中，预设计数阈值的最大值与显示信号的列数相同。当所有列亚像素输出的相邻两行显示信号的电压翻转幅度均较大时，伽玛运算放大器处于极端的重载状态。因此将预设计数阈值的最大值设置为与显示信号的列数相同，可以预设计数阈值的设定与伽玛运算放大器的极端负载状态相匹配。

本申请的另一方面，提供一种显示模组，该显示模组可以包括显示面板以及如上所述的任意一种显示驱动电路。该显示面板包括多条数据线，数据线与显示驱动电路中的源极驱动通道电连接。该显示模组具有与前述实施例提供的显示驱动电路相同的技术效果，此处不再赘述。

本申请的另一方面，提供一种电子设备，该电子设备包括处理器以及如上所述的显示模组。该电子设备具有与前述实施例提供的显示驱动电路相同的技术效果，此处不再赘述。

附图说明

图1为本申请实施例提供的一种电子设备的结构示意图；

图2为图1中显示模组的一种结构示意图；

图3为图2中显示驱动电路的一种结构示意图；

图4A为图3中源极驱动通道的一种结构示意图；

图4B为图4A中时钟信号的一种波形图；

图5为本申请实施例提供的显示驱动电路的一种结构示意图；

图6为本申请实施例提供的伽马运算放大器输入级的部分电路图；

图7A为本申请实施例提供的显示驱动电路的另一种结构示意图；

图7B为本申请实施例提供的显示驱动电路的另一种结构示意图；

图7C为本申请实施例提供的显示驱动电路的另一种结构示意图；

图7D为本申请实施例提供的显示驱动电路的另一种结构示意图；

图7E为本申请实施例提供的显示驱动电路的另一种结构示意图；

图8A为本申请实施例提供的显示驱动电路的一种控制方法流程图；

图8B为本申请实施例提供的显示驱动电路的另一种控制方法流程图；

图9为本申请实施例提供的偏置控制器的一种结构示意图；

图10A为本申请实施例提供的显示驱动电路的另一种控制方法流程图；

图10B为本申请实施例提供的显示驱动电路的另一种控制方法流程图；

图11A为本申请实施例提供的动态偏置生成器的一种结构示意图；

图11B为本申请实施例提供的动态偏置生成器的另一种结构示意图；

图12为本申请实施例提供的显示驱动电路的另一种控制方法流程图。

附图标记：

01-电子设备；100-显示模组；101-中框；102-后壳；10-亚像素；200-显示驱动电路；20-图像处理器；21-时序控制器；22-灰阶控制电路；23-源极驱动电路；24-选通驱动电路；201-显示屏；220-电阻串；230-源极驱动通道；2300-移位寄存器；2301-锁存器；2302-电平转换器；2303-数模转换器；2034-输出电压驱动器；221-偏置控制器；222-动态偏置生成器；222a-第一动态偏压生成器；222b-第二动态偏压生成器；2222-静态偏压生成器；2210-行延时电路；2211-第一比较电路；2212-计数电路；2213-第二比较电路；2220-电流源；2221-电流镜。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。

以下，术语“第一”、“第二”等仅用于描述方便，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在本申请中，除非另有明确的规定和限定，术语“连接”应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或成一体；可以是直接相连，也可以通过中间媒介间接相连。此外，“电连接”可以是直接的电性连接，或者通过中间媒介实现间接的电性连接，电性连接的部件之间能够通过有线或者无线方式进行电信号的传输。

本申请实施例提供一种电子设备，该电子设备可以具有显示。该电子设备可以应用于各种通信系统或通信协议，例如：全球移动通信系统(global system of mobilecommunication，GSM)、码分多址(code division multiple access，CDMA)系统、宽带码分多址(wideband code division multiple access wireless，WCDMA)、通用分组无线业务(general packet radio service，GPRS)、长期演进(long term evolution，LTE)等。该电子设备可以包括手机(mobile phone)、平板电脑(pad)、电视、智能穿戴产品(例如，智能手表、智能手环)、虚拟现实(virtual reality，VR)电子设备、增强现实(augmented reality，AR)电子设备等。本申请实施例对上述电子设备的具体形式不做特殊限制。

在一些实施例中，为了使得上述电子设备能够实现显示功能，如图1所示，本申请实施例提供的电子设备01可以包括显示模组100、位于显示模组100背面(与显示模组100的显示面相对设置)的后壳102，以及位于显示模组100与后壳102之间的中框101。中框101能够对显示模组100进行支撑。

上述电子设备01还可以包括与该显示模组100电连接的处理器，处理器可以设置于中框101远离显示模组100的一侧。后壳102扣设于中框101上，从而使得后壳102和中框101之间形成安装空间，用于容纳上述处理器、电池等器件。该处理器可以向显示模组100提供显示信号，以驱动显示模组100进行图像显示。示例的，上述处理器可以包括一个或多个处理单元，例如：处理器可以包括应用处理器(application processor，AP)、调制解调处理器、图形处理器(graphics processing unit，GPU)、图像信号处理器(image signalprocessor，ISP)、控制器、视频编解码器、数字信号处理器(digital signal processor，DSP)、基带处理器，和/或神经网络处理器(neural-network processing unit，NPU)等。其中，不同的处理单元可以是独立的器件，也可以集成在一个或多个处理器中。

此外，上述电子设备01还可以包括与处理器电连接的陀螺仪(gyro)传感器、霍尔传感器(hall sensor)、外部存储器接口、内部存储器、通用串行总线(universal serialbus，USB)接口、充电管理模块、电源管理模块、电池、天线、移动通信模块、无线通信模块、音频模块、扬声器、受话器、麦克风、耳机接口、传感器模块、按键以及摄像头等。其中传感器模块可以包括压力传感器、陀螺仪传感器、气压传感器、磁传感器、加速度传感器、距离传感器、接近光传感器、指纹传感器、温度传感器、触摸传感器、环境光传感器以及骨传导传感器等。

在此基础上，如图2所示，上述显示模组100可以包括显示驱动电路200和显示屏201。上述处理器可以与显示驱动电路200电连接，以控制显示驱动电路200驱动显示屏201进行图像显示。

在本申请的一些实施例中，该显示屏201可以为液晶显示屏(liquid crystaldisplay，LCD)，或者，有机发光二极管(organic light emitting diode，OLED)显示屏，或者，微型(micro或mini)发光二极管(light-emitting diode)显示屏，又或者，量子点发光二极管(quantum dot light emitting diode，QLED)显示屏等，本申请对上述显示屏的类型不做限定。

显示屏201包括多个亚像素10，亚像素10内设置有像素电路(图中未示出)。对于LCD显示屏而言，上述像素电路可以包括至少一个晶体管以及与该晶体管电连接的液晶电容和存储电容。对于OLED显示屏、QLED显示屏或者微型OLED显示屏而言，上述像素电路可以包括采用OLED、QLED或者微型OLED构成的发光器件、多个晶体管和多个电容，例如7T1C结构的像素电路。其中，T表示晶体管，C表示电容。

此外，相邻的至少三个用于发出三原色(例如，红、绿、蓝)的亚像素，可以构成该显示屏201的像素(pixel)。在本申请的实施例中，如图2所示，显示屏201像素排列的方式可以为矩阵形式。或者，还可以为Pentile像素排列方式(也可以称为P排列)、Delta像素排列方式(也可以称为D排列)以及钻石排列等方式。上述像素排列的方式可以根据显示效果、像素密度(pixels per inch，PPI)以及分辨率等参数的需求而定，本申请对此不做限定。

在此基础上，如图2所示，为了使得显示屏201与显示驱动电路200电连接，显示屏201还可以包括横纵交叉的数据线(data line，DL)以及选通线(gate line，GL)。本示例中，与同一条DL电连接的亚像素10可以称为一列亚像素，与同一条GL电连接的亚像素10可以称为一行亚像素。具体的，GL可以与亚像素10中像素电路的部分晶体管的栅极电连接，以控制该晶体管的导通或者截止。DL可以与上述亚像素10中像素电路的部分晶体管的源极(source)或者漏极(drain)电连接，以将电压Vdata(也可以称为数据电压)传输至像素电路中。

需要说明的是，本申请中上述像素电路中晶体管的类型不做限定，例如可以为N型晶体管，也可以为P型晶体管。其中，像素电路中部分晶体管，例如驱动晶体管可以采用迁移率高、导通电流较高的晶体管，例如低温多晶硅(low temperature polycrystallinesilicon，LTPS)晶体管。该LTPS晶体管可以采用P型晶体管。以下为了方便举例说明，均是以像素电路中的驱动晶体管为P型晶体管为例进行的说明。

此外，继续如图2所示，显示驱动电路200可以包括图像处理器20、时序控制器(time controller，Tcon)21、灰阶控制电路22、源极驱动电路23以及选通驱动电路24。其中，图像处理器20与时序控制器21电连接。时序控制器21与灰阶控制电路22、源极驱动电路23以及选通驱动电路24均电连接。灰阶控制电路22与源极驱动电路23电连接。源极驱动电路23与各条DL电连接，选通驱动电路24与各条GL电连接。

图像处理器20可以向时序控制器21提供多帧显示图像的初始显示信号以及控制信号，时序控制器21可以根据显示屏201中，亚像素10的排列对上述每一帧显示图像的初始显示信号逐一进行转换，以输出转换后的显示信号(以下简称显示信号)。此外，时序控制器21还可以基于来自图像处理器20的控制信号，生成控制显示信号驱动时序的扫描控制信号(scan control signal，SCS)、数据控制信号(data control signal，DCS)以及伽玛控制信号(gamma control signal，GCS)。基于此，时序控制器21可以将扫描控制信号SCS传输至选通驱动电路24，将数据控制信号DCS传输至源极驱动电路23，并将伽玛控制信号SCS传输至灰阶控制电路22。

其中，选通驱动电路24可以在扫描控制信号SCS的控制下，逐行对每一条选通线GL进行扫描，以逐行对亚像素10进行选通。在此情况下，被选通的亚像素10中的部分晶体管处于导通状态。灰阶控制电路22可以在伽玛控制信号SCS的控制下，生成多个灰阶电压。此外，源极驱动电路23根据数据控制信号DCS、时序控制器21输出的显示信号，以及灰阶控制电路22输出的灰阶电压，生成多个电压Vdata。

在此基础上，源极驱动电路23可以将电压Vdata传输至对应的DL。这样一来，通过DL可以将上述电压Vdata传输至与该DL电连接，且被GL选通的亚像素10内，从而驱动该亚像素10发光，以实现图像显示。其中，亚像素10显示的灰阶与输入至该亚像素10的电压Vdata相匹配。

此外，继续如图2所示，所有亚像素10所在的区域可以构成该显示屏201的显示区域。上述显示驱动电路200可以设置于显示区域的周边，即非显示区中。在本申请的一些实施例中，上述选通驱动电路24可以与亚像素10中的晶体管同时进行制备。

或者，在另一些实施例中，上述选通驱动电路24可以封装于至少一个芯片中。该芯片可以采用覆晶薄膜(chip on film，COF)工艺，或者玻璃衬底芯片(chip on glass，COG)工艺与上述像素电路电连接。同理，源极驱动电路23可以封装于至少一个芯片中。该芯片可以采用COF工艺，或者COG工艺与上述像素电路电连接。

以下对上述灰阶控制电路22和源极驱动电路23的结构进行详细的举例说明。在本申请的一些实施例中，如图3所示，上述灰阶控制电路22可以包括N个伽玛运算放大器(operational amplifier，OPA)，可以分别为OPA0、OPA1……OPAn。上述N个伽玛运算放大器可以依次排列，且每个伽玛运算放大器用于输出伽马基准电压。因此，N个伽玛运算放大器可以分别输出N个伽玛基准电压。其中，N≥2，N为整数。

示例的，图3中，OPA0、OPA1……OPAn分别输出的伽马基准电压Vg0、Vg1……Vgn可以依次减小。在此情况下，第一伽玛运算放大器OPA0输出的伽马基准电压可以为灰阶控制电路22输出的所有伽马基准电压中的最大值，即上限伽玛基准电压Vgmax，第二伽玛运算放大器Vgn输出的伽马基准电压可以为灰阶控制电路22输出的所有伽马基准电压中的最小值，即下限伽玛基准电压Vgmin。

或者，又示例的，OPA0、OPA1……OPAn分别输出的伽马基准电压Vg0、Vg1……Vgn可以依次减小。在此情况下，第一伽玛运算放大器OPA0输出的伽马基准电压可以为灰阶控制电路22输出的所有伽马基准电压中的最小值，即下限伽玛基准电压Vgmin，第二伽玛运算放大器Vgn输出的伽马基准电压可以为灰阶控制电路22输出的所有伽马基准电压中的最大值，即上限伽玛基准电压Vgmax。

需要说明的是，以下为了方便说明，均是以伽马基准电压Vg0、Vg1……Vgn依次减小，伽马基准电压Vg0为上限伽玛基准电压Vgmax，伽马基准电压Vgn为下限伽玛基准电压Vgmin为例进行的说明。基于此，以下实施例将Vg0表示上限伽玛基准电压，Vgn表示下限伽玛基准电压。此外，图3是以上述OPA0、OPA1……，或者OPAn为负反馈运算放大器为例进行的说明。在本申请的另一些实施例中，上述OPA0、OPA1……，或者OPAn还可以采用正反馈的方式，本申请对此不作限定。

在此基础上，上述灰阶控制电路22还可以包括如图3所示的电阻串220，该电阻串220可以包括串联的多个分压电阻。相邻的两个伽玛运算放大器之间，例如OPA0与OPA1之间，可以连接至少一个上述分压电阻。示例的，相邻的两个伽玛运算放大器之间的分压电阻的数量可以参照Gamma曲线进行设置。

在此情况下，电阻串220可以用于对相邻两个伽玛运算放大器的输出端进行分压，从而使得该电阻串220能够输出多个(例如M个)灰阶电压(V0、V1……Vm)。其中，2≤M≤M，M为整数。其中，上述M个灰阶电压(V0、V1……Vm)可以包括N个伽玛基准电压(Vg0、Vg1……Vgn)。例如，如图3所示，灰阶电压V0为上限伽玛基准电压Vg0，灰阶电压V4为下限伽玛基准电压Vg1，灰阶电压Vm为伽玛基准电压Vgn。

此外，上述M个灰阶电压(V0、V1……Vm)除了包括N个伽玛基准电压(Vg0、Vg1……Vgn)以外，还包括相邻两个伽玛基准电压之间，通过分压电阻分压后得到的电压。例如图3中的灰阶电压V1、V2、V3以及V4，为伽玛基准电压Vg0和伽玛基准电压Vg1之间通过四个分压电阻分别分压后得到的电压。

基于此，M个灰阶电压(V0、V1……Vm)中，灰阶电压V1、V2……Vm-1均位于(Vm-V0)的电压范围内。由上述可知，灰阶电压V0为上限伽玛基准电压Vg0，灰阶电压V4为下限伽玛基准电压Vg1，因此M个灰阶电压(V0、V1……Vm)中，灰阶电压V1、V2……Vm-1均位于(Vgn-Vg0)的电压范围内。

具体的，M个灰阶电压(V0、V1……Vm)中，每个灰阶电压可以与一个灰阶值相对应。示例的，当显示屏201能够显示64个灰阶时，上述M＝64。又示例的，当显示屏201能够显示256个灰阶时，上述M＝256。其中，灰阶电压越大对应的灰阶值越小，亚像素显示的亮度越暗。在此情况下，灰阶电压V0、V1……Vm依次减小，灰阶电压V0、V1……Vm分别对应的灰阶值依次增大。

在此基础上，上述源极驱动电路23可以包括如图3所示的多个(例如J个)源极驱动通道(channel，CH)230。源极驱动通道230的数量(例如，J＝2560)可以与显示屏201中DL的数量相同。例如显示屏201中设置有2560列DL，源极驱动电路23可以包括2560个源极驱动通道230。每条DL的一端与一个源极驱动通道230的输出端相连接，另一端与同一列亚像素的像素电路电连接。其中，J≥2，J为整数。

基于此，源极驱动通道230可以与上述电阻串220以及时序控制器21(如图2所示)电连接。该源极驱动通道230用于在时序控制器21提供的显示信号Disp和数据控制信号DCS的控制下，从多个电阻串220输出的M个灰阶电压(V0、V1……Vm)中，选取一个灰阶电压并生成电压Vdata。

此外，时序控制器21提供的数据控制信号DCS可以包括水平同步信号和时钟信号CLK，时钟信号CLK用于控制水平同步信号的写入和输出的时间，从而确定出J个源极驱动通道230输出电压Vdata的顺序。基于此，如图4A所示，上述源极驱动通道230可以包括移位寄存器2300、锁存器2301、电平转换器2302、数模转换器(digital to analog，D/A)2303以及输出电压驱动器2304。

其中，上述移位寄存器2300可以包括双向移位寄存器(Bi-directional ShiftRegister)。该移位寄存器2300可以与时序控制器21和电平转换器2302电连接。该移位寄存器2300和锁存器2301可以在时序控制器21提供的控制下，将显示信号Disp传输至电平转换器2302。例如，在时序控制器21输出的时钟信号CLK如图4B所示处于上升沿时，移位寄存器2300可以将水平同步信号输入至锁存器2301中，锁存器2301可以对接收到的显示信号Disp锁存。

此外，当时钟信号CLK如图4B所示处于下降沿时，锁存器2301可以将水平同步信号输出，并将锁存的显示信号Disp输出至电平转换器2302。示例的，图4B所示的时钟信号CLK的周期可以为3.7μs。本申请对该时钟信号CLK的周期不做限定。

此外，如图4A所示，电平转换器2302与数模转换器2303电连接，该电平转换器2302用于将来自锁存器的显示信号进行升压处理，并将升压的显示信号传输至数模转换器2303。基于此，如图5所示，数模转换器2303可以与电阻串220电连接。该数模转换器2303可以包括多个级联的控制开关组，每个控制开关组包括多个并联的控制开关。

其中，电平转换器2302输出的显示信号可以为数字信号(例如，6Bit或8Bit)，上述数字信号中的各个二进制数“0”或“1”可以通过串并转换器分别控制数模转换器2303中，多个控制开关的通或断，以使得导通的控制开关可以将与该控制开关相连接的灰阶电压输出，从而可以从M个灰阶电压(V0、V1……Vm)中选取一个灰阶电压，实现数字信号到模拟信号的转换。

在此基础上，如图4A所示，输出电压驱动器2304可以与数模转换器2303电连接，用于将来自数模转换器2303的灰阶电压转换成电压Vdata并输出。示例的，该输出电压驱动器2304可以包括运算放大器，通过运算放大器对上述灰阶电压进行放大处理，以作为驱动显示屏201中亚像素进行显示的电压Vdata。

综上所述，如图3所示，显示驱动电路200中，N个伽玛运算放大器(OPA0、OPA1……OPAn)可以分别输出N个伽玛基准电压(Vg0、Vg1……Vgn)。在电阻串220的分压作用下，该电阻串220可以输出M个灰阶电压(V0、V1……Vm)。上述M个灰阶电压均位于电压范围(Vgn-Vg0)内。

在此情况下，与电阻串220电连接的J个源极驱动通道230中，每个源极驱动通道230可以根据时序控制器21输出的数据控制信号DCS和显示信号Disp，从M个灰阶电压(V0、V1……Vm)中选取一个灰阶电压，并将该灰阶电压转换成电压Vdata，输出至与该源极驱动通道230电连接的DL上。

基于此，如图2所示，上述DL与一列亚像素10(如图2所示)电连接，在选通驱动电路24选通一行亚像素10时，该DL可以将上述电压Vdata传输至被选通的亚像素10的像素电路中，以驱动亚像素10发光，使得亚像素10显示的灰阶与接收到的电压Vdata相匹配。例如，在亚像素10中的驱动晶体管为P型晶体管的情况下，亚像素10显示的灰阶值较小时，源极驱动通道230向该亚像素10提供的电压Vdata可以较大。亚像素10显示的灰阶值较大时，源极驱动通道230向该亚像素10提供的电压Vdata可以较小。

由上述可知，如图3所示，J个源极驱动通道230中的每个源极驱动通道230可以通过电阻串220与N个伽玛运算放大器(OPA0、OPA1……OPAn)均电连接。此外，一个源极驱动通道230可以通过一条DL与一列亚像素10(如图2所示)电连接。

在此情况下，在本申请的一些实施例中，当同一列，相邻两行亚像素10显示的灰阶值差异较大时，例如，当前行亚像素10显示0灰阶，下一行亚像素10显示255灰阶，与该列亚像素10相连接的源极驱动通道230，向相邻两行亚像素10提供的电压Vdata之间的差异较大。这样一来，源极驱动通道230在驱动下一行亚像素10显示时，该源极驱动通道230输出电压的翻转摆幅较大(例如，电压差△V≥6V)，从而导致源极驱动通道230在驱动下一行亚像素10显示时，用于向该源极驱动通道230提供灰阶值的伽玛运算放大器的负载增大。

需要说明的是，用于向该源极驱动通道230提供灰阶值的伽玛运算放大器是指，在源极驱动通道230输出的显示信号所匹配的灰阶电压，是由上述伽玛运算放大器输出的伽马基准电压经过电阻串220后直接作为灰阶电压(例如，图3所示的V0、V4和Vm)输出至源极驱动通道230时，该伽玛运算放大器为用于向源极驱动通道230提供灰阶值的伽玛运算放大器。

例如，当源极驱动通道230输出的显示信号所匹配的灰阶电压为白色灰阶对应的电压时，N个伽玛运算放大器(OPA0、OPA1……OPAn)中，第二伽玛运算放大器OPAn输出的下限伽玛基准电压Vgn，经过电阻串220后直接作为灰阶电压Vm输出至源极驱动通道230，用于驱动亚像素显示白色灰阶。此时，第二伽玛运算放大器OPAn为用于向该源极驱动通道230提供灰阶值的伽玛运算放大器。

或者，当源极驱动通道230输出的显示信号所匹配的灰阶电压为黑色灰阶对应的电压时，N个伽玛运算放大器(OPA0、OPA1……OPAn)中，第一伽玛运算放大器OPA0输出的上限伽玛基准电压Vg0，经过电阻串220后直接作为灰阶电压V0输出至源极驱动通道230，用于驱动亚像素显示黑色灰阶。此时，第一伽玛运算放大器OPA0为用于向该源极驱动通道230提供灰阶值的伽玛运算放大器。

或者，又例如，用于向该源极驱动通道230提供灰阶值的伽玛运算放大器还可以是指，在源极驱动通道230输出的显示信号所匹配的灰阶电压，是由上述伽玛运算放大器输出的伽马基准电压经过电阻串220分压后作为灰阶电压(例如，图3所示的V1、V2和V3)输出至源极驱动通道230时，分压电阻两端的至少一个伽玛运算放大器可以为用于向源极驱动通道230提供灰阶值的伽玛运算放大器。

此外，图2中的选通驱动电路选通24可以逐行对亚像素10进行扫描，以显示屏201上的亚像素10逐行进行选通。基于此，本申请实施例中，当前行亚像素是指，选通驱动电路选通24当前所选通的一行亚像素。下一行亚像素是指，选通驱动电路选通24选通当前行亚像素之后，接下来即将选通的一行亚像素。

因此，本申请实施例中，相邻两行亚像素，即当前行亚像素和下一行亚像素是选通顺序依次相邻的两行亚像素。上述选通顺序相邻的两行亚像素可以是物理位置上相邻的两行亚像素。例如，在选通驱动电路选通24逐行选通亚像素10的情况下，当前行亚像素和下一行亚像素通常为物理相邻的两行亚像素。

或者，又例如，在选通驱动电路选通24逐个奇数行(或偶数行)选通亚像素10的情况下，当前行亚像素和下一行亚像素之间可以间隔有偶数行(或奇数行)亚像素。本申请对选通驱动电路选通24选通亚像素的方式不做限定，只要能够保证当前行亚像素和下一行亚像素是选通顺序依次相邻的两行亚像素即可。

在此基础上，当N个伽玛运算放大器中的一个伽玛运算放大器(OPA0、OPA1……，或OPAn)所电连接的多个源极驱动通道230，均存在输出电压翻转摆幅较大的现象时，该伽玛运算放大器处于重载状态。处于上述重载状态的伽玛运算放大器(OPA0、OPA1……，或OPAn)，需要具有良好的稳定性和推力(驱动能力)，以确保显示屏的显示效果达到预设的要求。

或者，在本申请的另一些实施例中，当同一列，相邻两行亚像素10显示的灰阶值差异较小时，例如，当前行亚像素10显示125灰阶，下一行亚像素10显示127灰阶，与该列亚像素10相连接的源极驱动通道230，向相邻两行亚像素10提供的电压Vdata之间的差异较小。这样一来，源极驱动通道230在驱动下一行亚像素10显示时，该源极驱动通道230输出电压的翻转摆幅较小(例如，电压差△V＜6V)。此时，源极驱动通道230在驱动下一行亚像素10显示时，用于向该源极驱动通道230提供灰阶值的伽玛运算放大器的负载较小。

在此基础上，当N个伽玛运算放大器中的一个伽玛运算放大器(OPA0、OPA1……，或OPAn)所电连接的多个源极驱动通道230，大部分存在输出电压翻转摆幅较小的现象时，该伽玛运算放大器处于轻载状态。处于上述轻载状态的伽玛运算放大器(OPA0、OPA1……，或OPAn)，无需较大的推力，稳定性也有所保证。此时，伽玛运算放大器需要具备较小的功耗，有利于降低整个电子设备的功耗。

基于此，N个伽玛运算放大器中的任一个伽玛运算放大器(OPA0、OPA1……，或OPAn)的输入级可以包括如图6所示的由晶体管T1构成的第一电流源、由晶体管T2构成的第二电流源，以及由晶体管T3和T4构成的第一差动放大器、由晶体管T5和晶体管T6构成的第二差动放大器。在本申请的一些实施例中，晶体管T1、T3以及T4可以为P型晶体管，晶体管T2、T5以及T6可以为N型晶体管。

其中，第一电流源(晶体管T1)在偏置电压VB1的作用下，可以向第一差动放大器(T3和T4)提供偏置电流I1。此外，第二电流源(晶体管T2)在偏置电压VB2的作用下，向第二差动放大器(T5和T6)提供恒定的偏置电流I2。上述I1可以与I2相等。伽玛运算放大器的稳定性以及推力与上述偏置电压VB1(或者，偏置电压VB2)以及偏置电流I1(或者，偏置电流I2)有关。

示例的，当伽玛运算放大器工作于上述重载状态时，可以增加上述偏置电压VB1(或者，偏置电压VB2)，以增加偏置电流I1(或者，偏置电流I2)，使得伽玛运算放大器具有良好的稳定性和推力。或者又示例的，当伽玛运算放大器工作于上述轻载状态时，为了降低伽玛运算放大器的功耗可以减小偏置电压VB1(或者，偏置电压VB2)，以减小偏置电流I1(或者，偏置电流I2)。

基于此，本申请可以采用动态频率补偿(dynamic frequency compensation，DFC)的方式，即根据伽玛运算放大器的负载情况，向伽玛运算放大器动态的提供上述偏置电压，以动态的对伽玛运算放大器的相位裕度(phase margin，PM)进行调节，使上述伽玛运算放大器在重载情况下具有良好的稳定性和推力，在轻载情况下具有较小的功耗。其中，伽玛运算放大器的相位裕度用于反馈伽玛运算放大器的稳定性。

基于此，为了实现上述DFC过程，本申请实施例提供的显示驱动电路200中的灰阶控制电路22(如图2所示)还可以包括如图7A所示的至少一个动态偏置生成器222。上述N个伽玛运算放大器(OPA0、OPA1……，或OPAn)中的在至少一个与该动态偏置生成器222电连接。该动态偏置生成器222用于输出动态可调的偏置电压，从而可以通过动态偏置生成器222对伽玛运算放大器的偏置电压VB(例如，图6所示的偏置电压VB1或者偏置电压VB2)进行动态调整。

需要说明的是，图7A是以动态偏置生成器222与第一伽玛运算放大器OPA0为例进行的说明，但是不构成动态偏置生成器222与伽玛运算放大器电连接的限定。

这样一来，当伽玛运算放大器处于重载状态时，动态偏置生成器222可以向与其电连接的伽玛运算放大器(OPA0、OPA1……，或OPAn)提供较大的偏置电压VB，以增大偏置电流(例如，如图6所示的偏置电流I1或第二偏置电路I2)，从而使得伽玛运算放大器具备良好的稳定性和推力。或者，又例如，当与动态偏置生成器222电连接的伽玛运算放大器(OPA0、OPA1……，或OPAn)处于轻载状态时，动态偏置生成器222可以向该伽玛运算放大器提供较小的偏置电压VB，以减小偏置电流。这样可以有利于减小伽玛运算放大器的功耗。在此基础上，电阻串220通过分压作用将多个伽玛电压用于生成多个灰阶电压，使得源极驱动通道230可以将任意一个灰阶电压可以转换成电压Vdata，提供至显示屏的亚像素中用于驱动亚像素进行显示。由上述可知，本申请实施例提供的显示驱动电路200中的伽马运算放大器可以根据负载情况下，接收到动态可调的偏置电压，从而无需在重载情况下对伽马运算放大器过设计，就可以使得伽马运算放大器以及整个显示驱动电路200具有良好的稳定性和推力，在轻载状态使得伽马运算放大器以及整个显示驱动电路200具有较小的功耗。

基于图7A所示的显示驱动电路200的结构，本申请提供一种显示驱动电路200的控制方法，该控制方法的技术效果同上所述，此处不再赘述。具体的，该方法包括如图8A所示的步骤S001～S003。

S001、控制动态偏置生成器输出动态可调的偏置电压。

示例的，根据动态偏置生成器222所电连接的伽玛运算放大器的负载情况，例如重载或轻载，使得动态偏置生成器222在重载下，输出较大的偏置电压VB，在轻载下，输出较小的偏置电压VB。

S002、控制伽玛运算放大器根据偏置电压VB，输出伽马基准电压。

具体的，与上述动态偏置生成器222电连接的伽玛运算放大器(OPA0、OPA1……，或OPAn)在接收到来自动态偏置生成器222的偏置电压VB后，可以在重载情况下，具备良好的稳定性和推力，在轻载状态下，具有较小的功耗，并输出伽马基准电压(Vg0、Vg1……，或Vgn)。

S003、控制源极驱动通道230根据灰阶电压，生成电压。

具体的，源极驱动通道230可以将来自电阻串220的任意一个灰阶电压可以转换成电压Vdata，提供至显示屏的亚像素中用于驱动亚像素进行显示。

由上述可知，可以根据动态偏置生成器222所电连接的伽玛运算放大器(OPA0、OPA1……，或OPAn)的负载情况(轻载或重载)，动态调整向伽玛运算放大器输出的偏置电压VB。基于此，在本申请的一些实施例中，如图7B所示，该显示驱动电路200还可以包括偏置控制器221，该偏置控制器221与动态偏置生成器222电连接，该偏置控制器221用于输出偏置控制信号CSB。在此情况下，动态偏置生成器222可以根据偏置控制信号CSB，输出动态可调的偏置电压VB。

这样一来，偏置控制器221可以根据动态偏置生成器222所电连接的伽玛运算放大器(OPA0、OPA1……，或OPAn)的负载情况(轻载或重载)，输出与负载情况相匹配的偏置控制信号CSB，从而达到对动态偏置生成器222输出的偏置电压VB进行动态调整的目的。

基于此，在本申请的一些实施例中，当电子设备01在一段时间内，显示的图像变化规律一定时(例如，逐行交替显示黑白画面)，伽玛运算放大器(OPA0、OPA1……，或OPAn)的负载情况在上述时间段是一定的。在此情况下，可以将与伽玛运算放大器的负载情况的数据存储至存储器内，偏置控制器221可以从存储器中调用上述数据，以获得伽玛运算放大器的负载情况，并输出相应的偏置控制信号CSB。

或者，在本申请的另一些实施例中，偏置控制器221可以根据显示信号，输出上述偏置控制信号CSB。在此情况下，如图7B所示，偏置控制器221与时序控制器21电连接，时序控制器21可以向偏置控制器221提供显示信号，以使得偏置控制器221可以根据显示信号，获知伽玛运算放大器的负载情况(轻载或重载)。进而使得偏置控制器221输出与负载情况相匹配的偏置控制信号，达到对动态偏置生成器222输出的偏置电压VB进行动态调整的目的。基于图7B所示的显示驱动电路200的结构，本申请提供一种显示驱动电路200的控制方法，该方法包括如图8B所示的步骤S101～S102。

S101、判断伽玛运算放大器的负载情况。

具体的，在执行上述S101的过程中，可以控制偏置控制器221接收来自时序控制器21提供的显示信号Disp，并根据该显示信号Disp，计算同一列，相邻两行显示信号Disp的电压差△V，若电压差△V大于或等于预设电压阈值Vth(即，△V≥Vth)，则进行计数，并根据计数结果输出至少一个偏置控制信号CSB。

其中，偏置控制器221根据计数结果输出至少一个偏置控制信号CSB可以包括：偏置控制器221将△V≥Vth次数的计数结果，与预设计数阈值比对，若计数结果大于或等于预设计数阈值Cth，则生成上述偏置控制信号CSB。

需要说明的是，预设电压阈值Vth的数值可以与预设计数阈值Cth的数值相互配合，以使得相邻两行显示信号Disp的电压差△V达到预设电压阈值Vth，且上述计数结果达到预设计数阈值Cth时，工作于重载状态下的伽马运算放大器的稳定性和推力处于极限状态，使得电子设备01的显示效果其为最低能够接受的显示效果。

基于此，当预设电压阈值Vth的数值较大，例如为6V时，预设计数阈值Cth的数值可以设置的较小，比如500。或者，当预设电压阈值Vth的数值较小，例如为4V时，预设计数阈值Cth的数值可以设置的较大，比如1500。此外，预设计数阈值Cth的最大值可以与显示信号Disp的列数相同。该显示信号Disp的列数可以为源极驱动通道230的个数J。例如，当J＝2560时，上述预设计数阈值最大值Cth_max＝2560。

S102、根据伽玛运算放大器的负载情况，控制伽玛运算放大器的偏置电压。

具体的，该动态偏置生成器222可以用于根据偏置控制信号CSB，输出偏置电压VB。基于此，N个伽玛运算放大器(OPA0、OPA1……OPAn)中的至少一个伽玛运算放大器(例如，OPA0)可以与上述动态偏置生成器222电连接，从而使得该伽玛运算放大器(例如，OPA0)可以在偏置电压VB的作用下，输出伽马基准电压(例如，Vg1)。基于此，动态偏置生成器222向该伽玛运算放大器(例如，OPA0)提供的偏置电压VB(例如，图6所示的偏置电压VB1或者偏置电压VB2)。

综上所述，本申请的一些实施例提供的显示驱动电路200可以包括如图7B所示的偏置控制器221、动态偏置生成器222以及N个伽玛运算放大器(OPA0、OPA1……OPAn)。偏置控制器221在将同一列，相邻两行显示信号Disp进行比对，以计算出电压差△V，且判断电压差△V是否大于或等于预设电压阈值Vth(例如，Vth＝6V)的过程中，偏置控制器221可以判断出至少一个源极驱动通道230在驱动下一行亚像素10显示时，源极驱动通道230输出电压的翻转摆幅状态(例如，翻转摆幅较大或者较小)。基于此，偏置控制器221可以判断出，用于向该源极驱动通道230提供灰阶值的伽玛运算放大器(例如，OPA0)的负载情况。

此外，偏置控制器221还可以对上述电压差△V大于或等于预设电压阈值Vth的次数进行计数，因此该偏置控制器221还可以对J个源极驱动通道230中，出现输出电压翻转摆幅较大现象的源极驱动通道230个数进行计数，以判断与动态偏置生成器222所电连接的伽玛运算放大器(例如，OPA0)处于重载状态还是轻载状态。此外，偏置控制器221可以根据上述判断结果，生成偏置控制信号CSB。

在此基础上，动态偏置生成器222可以根据该偏置控制信号CSB，输出与该偏置控制信号CSB相匹配的偏置电压VB。例如，当偏置控制器221判断出，用于向该源极驱动通道230提供灰阶值的伽玛运算放大器(例如，OPA0)处于上述重载状态时，动态偏置生成器222可以根据来自偏置控制器221的偏置控制信号CSB，向伽玛运算放大器(例如，OPA0)提供较大偏置电压VB。这样可以使得伽玛运算放大器(例如，OPA0)的输入级，能够具有较大的偏置电流I1(如图6所示)，从而使得伽玛运算放大器(例如，OPA0)具备良好的稳定性和推力。

或者，又例如，当偏置控制器221判断出，用于向该源极驱动通道230提供灰阶值的伽玛运算放大器(例如，OPA0)处于上述轻载状态时，动态偏置生成器222可以根据来自偏置控制器221的偏置控制信号CSB，向伽玛运算放大器(例如，OPA0)提供较小偏置电压VB。这样可以使得伽玛运算放大器(例如，OPA0)的输入级，能够具有较小的偏置电流I1(如图6所示)，从而有利于减小伽玛运算放大器(例如，OPA0)的功耗。

由上述可知，图7B所示的电阻串220输出的M个灰阶电压(V0、V1……Vm)，均位于电压范围(Vgn-Vg0)内。在本申请的一些实施例中，N个伽玛运算放大器(OPA0、OPA1……OPAn)中，第一伽玛运算放大器OPA0用于输出上限伽玛基准电压Vg0，作为电压范围(Vgn-Vg0)的最大值。示例的，上限伽玛基准电压Vg0的电压值可以接近图6中的第一工作电压VDD，例如上限伽玛基准电压Vg0可以在6V-8V的范围内。

此外，图7B所示的第二伽玛运算放大器OPAn用于输出下限伽玛基准电压Vgn，作为电压范围(Vgn-Vg0)的最小值。示例的，下限伽玛基准电压Vgn的电压值可以接近图6中的第二工作电压VSS，例如上限伽玛基准电压Vg0可以在0.2V-2.5V的范围内。

在此情况下，在本申请的一些实施例中，如图7B所示，当J个源极驱动通道230中的大部分，例如所有源极驱动通道230当前行显示信号的灰阶均为最小灰阶，例如灰阶0(黑色画面)，且下一行显示信号的灰阶均为最大灰阶，例如灰阶255时(白色画面)的情况下，第二伽玛运算放大器OPAn需要向J个源极驱动通道230中的每一个提供下限伽玛基准电压Vgn，且源极驱动通道230输出的相邻两行显示信号的电压差△V的摆幅最大。

或者，在本申请的另一些实施例中，如图7B所示，当J个源极驱动通道230中的大部分，例如所有源极驱动通道230当前行显示信号的灰阶均为最大灰阶，例如灰阶255时(白色画面)，且下一行显示信号的灰阶均为最小灰阶，例如灰阶0(黑色画面)的情况下，第一伽玛运算放大器OPA0需要向J个源极驱动通道230中的每一个提供上限伽玛基准电压Vg0，且源极驱动通道230输出的相邻两行显示信号的电压差△V的摆幅最大。

此外，由于第一伽玛运算放大器OPA0输出的上限伽玛基准电压Vg0，接近图6中的第一工作电压VDD，第二伽玛运算放大器OPAn输出的下限伽玛基准电压Vgn的电压值可以接近图6中的第二工作电压VSS，因此第一伽玛运算放大器OPA0和第二伽玛运算放大器OPAn的输入电流会减小整体运放速度会变慢。

这样一来，当第一伽玛运算放大器OPA0，或者第二伽玛运算放大器OPAn需要驱动所有源极驱动通道230时，第一伽玛运算放大器OPA0或第二伽玛运算放大器OPAn会处于较为极端的重载状态，其稳定性和推力受到挑战。

为了解决上述问题，在本申请的一些实施例中，如图7B所示，第一伽玛运算放大器OPA0可以与动态偏置生成器222电连接，以采用上述DFC方式在重载状态下对第一伽玛运算放大器OPA0的推力和稳定性进行补偿，并在轻载状态下减小第一伽玛运算放大器OPA0的功耗。

或者，在本申请的另一些实施例中，如图7C所示，第二伽玛运算放大器OPAn可以与动态偏置生成器222电连接，以采用上述DFC方式在重载状态下对第二伽玛运算放大器OPAn的推力和稳定性进行补偿，并在轻载状态下减小第二伽玛运算放大器OPAn的功耗。

又或者，本申请的另一些实施例中，如图7D所示，第一伽玛运算放大器OPA0和第二伽玛运算放大器OPAn均可以与动态偏置生成器222电连接，以采用上述DFC方式在重载状态下对第一伽玛运算放大器OPA0和第二伽玛运算放大器OPAn的推力和稳定性进行补偿，并在轻载状态下减小第一伽玛运算放大器OPA0和第二伽玛运算放大器OPAn的功耗。

又或者，由上述可知，电子设备01在显示过程中，N个伽玛运算放大器(OPA0、OPA1……OPAn)中，第一伽玛运算放大器OPA0和第二伽玛运算放大器OPAn容易存在上述重载状态。基于此，本申请的另一些实施例中，如图7E所示，为了能够对第一伽玛运算放大器OPA0和第二伽玛运算放大器OPAn的推力和稳定性分别进行补偿，显示驱动电路200可以包括两个动态偏置生成器，分别为第一动态偏置生成器222a和第二动态偏置生成器222b。在此情况下，偏置控制器221生成的至少一个偏置控制信号可以包括第一偏置控制信号CSB1和第二偏置控制信号CSB2。

其中，第一动态偏置生成器222a与第一伽玛运算放大器OPA0电连接。该第一动态偏置生成器222a用于根据第一偏置控制信号CSB1，输出第一偏置电压VB1。这样可以采用上述DFC方式在第一伽玛运算放大器OPA0重载状态下，通过第一动态偏置生成器222a对第一伽玛运算放大器OPA0的推力和稳定性进行补偿，并在轻载状态下减小第一伽玛运算放大器OPA0的功耗。

此外，第二动态偏置生成器222b与第二伽玛运算放大器OPAn电连接。该第二动态偏置生成器222b用于根据第二偏置控制信号CSB2，输出第二偏置电压VB2。同理，可以采用上述DFC方式在N个伽玛运算放大器OPAn重载状态下，通过第二动态偏置生成器222b对N个伽玛运算放大器OPAn的推力和稳定性进行补偿，并在轻载状态下减小N个伽玛运算放大器OPAn的功耗。

需要说明的是，上述是以N个伽玛运算放大器(OPA0、OPA1……OPAn)中，第一伽玛运算放大器OPA0和第二伽玛运算放大器OPAn中的至少一个，与动态偏置生成器222电连接为例，采用DFC方式在重载状态下对伽玛运算放大器的推力和稳定性进行补偿，在轻载状态下减小伽玛运算放大器的功耗进行的说明。基于此，在本申请的一些实施例中，上述显示驱动电路200还可以包括如图7E所示的静态偏置生成器2222，该静态偏置生成器2222用于输出恒定的偏置电压VB0。在此情况下，上述多个伽玛运算放大器(OPA0、OPA1……OPAn)中，除了第一伽玛运算放大器OPA0和第二伽玛运算放大器OPAn以外的，第三伽玛运算放大器(OPA1、OPA2……OPAn-1)出现上述极端重载或极端轻载的情况较少，因此第三伽玛运算放大器(OPA1、OPA2……OPAn-1)可以连接上述静态偏置生成器2222，该静态偏置生成器2222能够为第三伽玛运算放大器(OPA1、OPA2……OPAn-1)提供恒定的偏置电压VB0，达到简化电路的目的。

在本申请的另一些实施例中，N个伽玛运算放大器(OPA0、OPA1……OPAn)中的任意一个伽玛运算放大器，均可以与动态偏置生成器222电连接。或者，在本申请的另一些实施例中，N个伽玛运算放大器(OPA0、OPA1……OPAn)可以均与动态偏置生成器222电连接。采用DFC方式在重载状态下对伽玛运算放大器的推力和稳定性进行补偿，在轻载状态下减小伽玛运算放大器的功耗的过程同上所述，此处不再赘述。

由上述可知，偏置控制器221能够获取到与动态偏置生成器222电连接的伽玛运算放大器的负载状态，并根据该负载状态，控制动态偏置生成器222对伽玛运算放大器的偏置电压进行调节。以下对该偏置控制器221的结构进行举例说明。

在本申请的一些实施例中，如图9所示，上述偏置控制器221可以包括行延时电路2210、第一比较电路2211、计数电路2212以及第二比较电路2213。其中，行延时电路2210可以与时序控制器21电连接。第一比较电路2211与行延时电路2210和时序控制器21电连接。计数电路2212与第一比较电路2211电连接，第二比较电路2213与计数电路2212电连接。

基于图9所示的偏置控制器221的结构，该偏置控制器221执行上述S101的具体过程，可以包括如图10A所示的步骤S201～S202。即，偏置控制器221根据该显示信号Disp，计算同一列，相邻两行显示信号Disp的电压差△V，若电压差△V大于或等于预设电压阈值Vth(即，△V≥Vth)，则进行计数，并根据计数结果输出至少一个偏置控制信号CSB的过程包括：

S201、获取一帧显示图像的每一行显示信号，并输出延时一行的显示信号。

具体的，图9所示的行延时电路2210可以执行上述S201。该行延时电路2210可以获取来自时序控制器21的一帧显示图像的每一行显示信号，并输出延时一行的显示信号。例如，行延时电路2210输出的显示信号为下一行显示信号，并非当前行显示信号。

S202、将同一列，当前行显示信号的电压，与下一行显示信号的电压进行比对，且若相邻两行显示信号的电压差大于或等于预设电压阈值，则输出比较结果。

具体的，图9所示的第一比较电路2211可以执行上述S202。该第一比较电路2211接收同一列，来自时序控制器21的一帧显示图像的当前行显示信号，并将当前行显示信号的电压，与来自行延时电路2210的显示图像的下一行显示信号的电压进行比对，且若相邻两行显示信号的电压差△V大于或等于预设电压阈值Vth(即，△V≥Vth)，则输出比较结果。

其中，第一比较电路2211用于比较的当前行显示信号与下一行显示信号属于同一列，即上述当前行显示信号与下一行显示信号均由同一个源极驱动通道230输出。例如，一源极驱动通道230输出的当前行显示信号的灰阶可以为最小灰阶，例如灰阶0(黑色画面)，该当前行显示信号的电压可以为8V(位于6V-8V的范围内)。上述源极驱动通道230输出的下一行显示信号的灰阶可以为最大灰阶，例如灰阶255时(白色画面)，该下一行显示信号的电压可以为0.2V(位于0.2V-2.5V的范围内)。

第一比较电路2211将当前行显示信号的电压8V与下一行显示信号的电压0.2V比对，得出相邻两行显示信号的电压差△V(8V-0.2V＝7.8V)大于或等于预设电压阈值Vth，例如Vth＝6V,(即，7.8V＞6V)，则输出比较结果。示例的，该比较结果可以为1或者0。这样一来，通过上述第一比较电路2211可以获知，上述源极驱动通道230输出的相邻两行显示信号的电压差△V的摆幅较大。

S203、对接收到比较结果的次数进行计数，并输出计数结果。

具体的，图9所示的计数电路2212可以执行上述S203。该计数电路2212可以对来自第一比较电路2211的计数结果(0或者1)的次数进行计数。从而可以获得显示驱动电路200中，输出的相邻两行显示信号的电压差△V大于或等于预设电压阈值Vth的源极驱动通道230的个数，并将该个数作为计数结果。

例如，当图7A所示的当前行亚像素均显示黑色画面，且在下一行均显示白色画面时，J个(例如，J＝2560)源极驱动通道230，输出的相邻两行显示信号的电压差△V均为7.8V。在此情况下，计数电路2212输出的计数结果为2560次。

S204、将计数结果与预设计数阈值比对，若计数结果大于或等于预设计数阈值，则生成偏置控制信号。

具体的，图9所示的第二比较电路2213可以执行上述步骤S204。该第二比较电路2213可以将来自计数电路2212的计数结果，与预设计数阈值Cth进行比对。例如，预设计数阈值Cth为500的情况下，当计数电路2212输出的计数结果为2560次时，该计数结果大于预设计数阈值Cth。

这样一来，第二比较电路2213可以通过将来自计数电路2212的计数结果，与预设计数阈值Cth进行比对，获得用于向上述源极驱动通道230提供伽玛基准电压的伽马运算放大器，处于重载还是轻载状态。例如，当计数结果大于预设计数阈值Cth，上述源极驱动通道230处于重载状态。

基于此，该第二比较电路2213向动态偏置生成器222输出偏压控制信号CSB。这样可以使得动态偏置生成器222能够根据该偏压控制信号CSB向与该动态偏置生成器222电连接的伽马运算放大器提供偏置电压VB。

综上所述，如图9所示，偏置控制器221中的行延时电路2210可以将下一行显示信号传输至第一比较电路2211，从而使得第一比较电路2211能够将来自时序控制器21的当前行显示信号的电压，与下一行显示信号的电压进行比对，计算出两者的电压差△V，并将电压差△V与预设电压阈值Vth进行比对，从而可以确定出J个源极驱动通道230中，是否存在电压翻转幅度较大的情况。若存在上述电压翻转幅度较大的情况，则该第一比较电路2211会向计数电路2212输出比较结果，以使得计数电路2212能够对J个源极驱动通道230中，出现电压翻转幅度较大的源极驱动通道230的数量进行计数，并将计数结果传输至第二比较电路2213中。

接下来，第二比较电路2213在将计数结果与预设计数阈值Cth比对之后，可以判断出用于向上述源极驱动通道230提供伽玛基准电压的伽马运算放大器，处于重载还是轻载状态，从而根据判断结果向动态偏置生成器222输出偏压控制信号CSB。当用于向上述源极驱动通道230提供伽玛基准电压的伽马运算放大器处于重载状态时，动态偏置生成器222可以根据偏压控制信号CSB，向上述伽马运算放大器提供较大的偏置电路IB，以确保伽马运算放大器具有良好的稳定性和推力。

此外，当用于向上述源极驱动通道230提供伽玛基准电压的伽马运算放大器处于轻载状态时，动态偏置生成器222可以根据偏压控制信号CSB，向上述伽马运算放大器提供较小的偏置电压VB，有利于伽马运算放大器的功耗。

需要说明的是，在本申请的一些实施例中，偏置控制器221中的行延时电路2210、第一比较电路2211、计数电路2212以及第二比较电路2213可以分别设置于不同的芯片内。或者，在本申请的另一些实施例中，行延时电路2210、第一比较电路2211、计数电路2212以及第二比较电路2213中的至少两个可以集成于同一个芯片内，本申请对此不做限定。

基于此，在本申请的一些实施例中，由上述可知，电子设备01在显示过程中，N个伽玛运算放大器(OPA0、OPA1……OPAn)中，第一伽玛运算放大器OPA0和第二伽玛运算放大器OPAn输出的相邻两行显示信号的电压翻转幅度容易出现较大的现象，即第一伽玛运算放大器OPA0和第二伽玛运算放大器OPAn容易存在上述重载状态。因此，为了分别对第一伽玛运算放大器OPA0和第二伽玛运算放大器OPAn的偏置电压进行控制，驱动电路200包括如图7E所示的第一动态偏置生成器222a和第二动态偏置生成器222b。

在此基础上，在偏置控制器221可以包括行延时电路2210、第一比较电路2211、计数电路2212以及第二比较电路2213的情况下，偏置控制器221控制第一动态偏置生成器222a向第一伽玛运算放大器OPA0提供第一偏置电压VB1，并控制第二动态偏置生成器222b向第二伽玛运算放大器OPAn提供第二偏置电压VB2的方法可以包括如图10B所示的S301～S310。

S301、开机。

电子设备01处于开机状态。

S302、EN_DFC是否为1。

具体的，电子设备01中可以设置实体的DFC按键，或者在显示界面中设置虚拟的DFC按键，该DFC按键用于启动DFC功能。当用户触发该DFC按键后，处理器接收到的DFC使能信号EN_DFC可以为1。此时处理器启动上述DFC功能，以采用上述DFC方式在重载状态下对伽玛运算放大器的推力和稳定性进行补偿，在轻载状态下减小伽玛运算放大器的功耗。

或者，当用户未触发上述DFC按键后，处理器无法接收到为1的DFC使能信号EN_DFC，DFC功能关闭。在此情况下，N个伽玛运算放大器(OPA0、OPA1……OPAn)接收到的偏压电流IB可以为恒定的电压，该电压不会随着伽玛运算放大器负载的变化而变化。

需要说明的是，在本申请的另一些实施例中，也可以无需执行上述步骤S302。当电子设备01开机后可以直接启动上述DFC功能。

S303、若当前行显示信号的电压小于下一行显示信号的电压，且相邻两行显示信号的电压差大于或等于预设电压阈值，则输出第一比较结果CU。

具体的，图9所示的偏置控制器221中的第一比较电路2211执行上述S202的过程可以包括上述S303。示例的，若第一比较电路2211判断出当前行显示信号的电压(例如，0.2V)小于下一行显示信号的电压(例如8V)，且相邻两行显示信号的电压差△V(8V-0.2V＝7.8V)大于或等于预设电压阈值Vth，例如Vth＝6V,(即，7.8V＞6V)，则输出第一比较结果CU。该第一比较结果CU可以为1或者0。

S304、若当前行显示信号的电压大于下一行显示信号的电压，且相邻两行显示信号的电压差大于或等于预设电压阈值，则输出第二比较结果CD。

具体的，图9所示的偏置控制器221中的第一比较电路2211执行上述S202的过程还可以包括上述S304。示例的，若第一比较电路2211判断出当前行显示信号的电压(例如，8V)大于下一行显示信号的电压(例如0.2V)，且相邻两行显示信号的电压差△V(|8V-0.2V|＝7.8V)大于或等于预设电压阈值Vth，例如Vth＝6V,(即，7.8V＞6V)，则输出第二比较结果CU。该第二比较结果CD可以为0或者1。

S305、对接收到第一比较结果CU的次数进行计数，输出第一计数结果C1。

具体的，图9所示的偏置控制器221中的计数电路2212执行上述S203的过程可以包括上述S305。示例的，计数电路2212将来自第一比较电路2211的第一比较结果CU的次数进行计数，输出第一计数结果C1。这样一来，计数电路2212获得显示驱动电路200中，输出的下一行显示信号的电压，相对于上一行显示信号的电压升高(up)，且升高的电压差△V大于或等于预设电压阈值Vth的源极驱动通道230的个数，并将该个数作第一计数结果C1。

S306、对接收到第二比较结果CD的次数进行计数，输出第二计数结果C2。

具体的，图9所示的偏置控制器221中的计数电路2212执行上述S203的过程还可以包括上述S306。示例的，计数电路2212将来自第一比较电路2211的第二比较结果CD的次数进行计数，输出第二计数结果C2。这样一来，计数电路2212获得显示驱动电路200中，输出的下一行显示信号的电压，相对于上一行显示信号的电压降低(down)，且降低的电压差△V大于或等于预设电压阈值Vth的源极驱动通道230的个数，并将该个数作第二计数结果C2。

S307、将第一计数结果C1与第一预设计数阈值Cth1比对，若第一计数结果C1大于或等于第一预设计数阈值Cth1(即，C1≥Cth1)，则输出第一偏置控制信号CSB1。

具体的，图9所示的偏置控制器221中的第二比较电路2213执行上述S204的过程可以包括上述S307。示例的，该第二比较电路2213可以将来自计数电路2212的第一计数结果C1，与预设计数阈值Cth进行比对。例如，预设计数阈值Cth为2560的情况下，当计数电路2212输出的第一计数结果C1为2560次时，则输出第一偏置控制信号CSB1。

S308、将第二计数结果C2与第二预设计数阈值Cth2比对，若第二计数结果C2大于或等于第二预设计数阈值Cth2(即，C2≥Cth2)，则输出第二偏置控制信号CSB2。

具体的，图9所示的偏置控制器221中的第二比较电路2213执行上述S204的过程可以还包括上述S308。示例的，该第二比较电路2213可以将来自计数电路2212的第二计数结果C2，与预设计数阈值Cth进行比对。例如，预设计数阈值Cth为2560的情况下，当计数电路2212输出的第二计数结果C2为2560次时，则输出第二偏置控制信号。

S309、控制第一动态偏置生成器根据第一偏置控制信号CSB1，向第一伽玛运算放大器OPA0输出第一偏置电压VB1。

具体的，图7E所示的第一动态偏置生成器222a在来自偏置控制器221的第一偏置控制信号CSB1的控制下，向与该第一动态偏置生成器222a电连接的第一伽玛运算放大器OPA0输出第一偏置电压VB1，从而使得重载状态下的第一伽玛运算放大器OPA0具有良好的推力和稳定性，达到DFC的目的。

S310、控制第二动态偏置生成器根据第二偏置控制信号CSB2，向第二伽玛运算放大器OPAn输出第二偏置电压VB2。

具体的，图7E所示的第二动态偏置生成器222b在来自偏置控制器221的第二偏置控制信号CSB2的控制下，向与该第二动态偏置生成器222b电连接的第二伽玛运算放大器OPAn输出第二偏置电压VB2，从而使得重载状态下的第二伽玛运算放大器OPAn具有良好的推力和稳定性，达到DFC的目的。

基于此，为了使得动态偏置生成器222可以根据偏压控制信号CSB，向与该动态偏置生成器222电连接的伽马运算放大器，例如图7A所示的第一个伽马运算放大器OPA0或如图7C所示的第N个伽马运算放大器OPAn，提供大小可调的偏置电路IB，该动态偏置生成器222可以包括如图11A所示的电流源2220、电流镜2221和至少一个第一开关器件M1。

其中，电流源2220电连接于第一电压端和第二电压端之间，用于提供初始电流I0。该第一电压端用于提供第一工作电压VDD，第二电压端用于提供第二工作电压VSS。电流镜2221与电流源2220、第一电压端以及第二电压端电连接。该电流源2220能够向电流镜2221提供恒定的初始电流I0。

此外，第一开关器件M1的控制端可以与图9所示的第二比较电路2213电连接。第一开关器件M1的第一端(例如，源极或漏极)与第一电压端(接收第一工作电压VDD)电连接，第一开关器件M1的第二端(例如，漏极或源极)与电流镜2221电连接。此外，该第一开关器件M1的第二端还可以通过输出端Vout与N个伽玛运算放大器(OPA0、OPA1……OPAn)中的至少一个电连接。第一开关器件M1用于在来自偏置控制器221输出的偏置控制信号CSB的控制下导通或截止。

在此情况下，电流镜2221可以将电流源2220提供的初始电流I0镜像至第一开关器件M1所在的支路。示例的，当偏置控制器221判断出一伽马运算放大器，例如OPA0处于轻载状态时，偏置控制器221向第一开关器件M1输出的偏置控制信号CSB可以控制第一开关器件M1处于导通状态。例如，当第一开关器件M1为P型晶体管时，上述偏置控制信号CSB可以为0。或者，当第一开关器件M1为N型晶体管时，上述偏置控制信号CSB可以为1。

当第一开关器件M1导通时，第一开关器件M1的电阻，与电连接于第一电压端(接收第一工作电压VDD)和输出端Vout之间的导线的电阻并联，使得输出端Vout输出的电压增大。输出端Vout与伽马运算放大器，例如OPA0输入级中用于构成第一电流源的晶体管T1(如图6所示)的控制端电连接，且该晶体管T1为P型晶体管。因此，晶体管T1的控制端接收到的偏置电压(动态偏置生成器222输出的偏置电压VB)较大，使得流过晶体管T1的偏置电流I1较小。这样一来，处于轻载状态的伽马运算放大器，例如OPA0在较小的偏置电流IB作用下进行运放过程，因此能够减小伽马运算放大器的功耗。

或者，又示例的，当偏置控制器221判断出一伽马运算放大器，例如OPA0处于重载状态时，偏置控制器221向第一开关器件M1输出的偏置控制信号CSB可以控制第一开关器件M1处于截止状态。例如，当第一开关器件M1为P型晶体管时，上述偏置控制信号CSB可以为1。或者，当第一开关器件M1为N型晶体管时，上述偏置控制信号CSB可以为0。

当第一开关器件M1截止时，第一电压端(接收第一工作电压VDD)和输出端Vout之间的电阻增大，使得输出端Vout输出的电压减小。因此，图6所示的晶体管T1的控制端接收到的偏置电压(动态偏置生成器222输出的偏置电压VB)较小，使得流过晶体管T1的偏置电流I1较大。这样一来，处于重载状态的伽马运算放大器，例如OPA0在较大的偏置电流IB作用下进行运放过程，因此能够使得伽马运算放大器具有良好的稳定性和推力。

在本申请的另一些实施例中，如图11B所示，动态偏置生成器222可以包括多个(例如，S个)第一开关器件M1，上述多个第一开关器件M1可以并联。或者在本申请的另一些实施例中，如图11B所示动态偏置生成器222可以包括第二开关器件M2，该第二开关器件M2与第一开关器件M1并联，不同之处在与第二开关器件M2的控制端与动态偏置生成器222的输出端Vout电连接，因此该第二开关器件M2为一直处于导通状态的晶体管。

在此情况下，与图11A的电路工作原理相同，不同之处在于，来自偏置控制器221的偏置控制信号CSB可以为数字信号(例如，2Bit、6Bit或8Bit等)，该偏置控制信号CSB的比特数与动态偏置生成器222中并联的第一开关器件M1的数量(S)相同。其中，S≥2，S为整数。

基于此，上述偏置控制信号CSB中的各个二进制数“0”或“1”可以通过串并转换器分别控制S个第一开关器件M1的通或断，以达到调节动态偏置生成器222输出端Vout电压(或者输出的偏压电流IB)的目的。示例的，在上述第一开关晶体管M1为P型晶体管的情况下，当偏置控制器221判断出一伽马运算放大器，例如OPA0处于轻载状态时，偏置控制器221向第一开关器件M1输出的偏置控制信号CSB中大部分bit位的二进制数可以为“0”，从而可以控制大部分第一开关器件M1处于导通状态。

这样一来，(接收第一工作电压VDD)和输出端Vout之间并联的电阻较多，可以减小第一电压端(接收第一工作电压VDD)和输出端Vout之间的总电阻，使得动态偏置生成器222的输出端Vout输出较大的电压。因此，图6所示的晶体管T1的控制端接收到的电压较大，使得流过晶体管T1的偏置电流I1较小，达到减小伽马运算放大器的功耗的目的。

同理，又示例的，在上述第一开关晶体管M1为P型晶体管的情况下，当偏置控制器221判断出一伽马运算放大器，例如OPA0处于重载状态时，偏置控制器221向第一开关器件M1输出的偏置控制信号CSB中大部分bit位的二进制数可以为“1”，从而可以控制大部分第一开关器件M1处于截止状态。

这样一来，(接收第一工作电压VDD)和输出端Vout之间并联的电阻较少，可以增大第一电压端(接收第一工作电压VDD)和输出端Vout之间的总电阻，使得动态偏置生成器222的输出端Vout输出较小的电压。因此，图6所示的晶体管T1的控制端接收到的电压较小，使得流过晶体管T1的偏置电流I1较大，达到提高伽马运算放大器稳定性和推力的目的。

基于此，由上述可知，为了能够对第一伽玛运算放大器OPA0和第二伽玛运算放大器OPAn的推力和稳定性分别进行补偿，显示驱动电路200可以包括如图7E所示的第一动态偏置生成器222a和第二动态偏置生成器222b。在此情况下，上述第一动态偏置生成器222a和第二动态偏置生成器222b中的任意一个动态偏置生成器的结构可以如图11A或者如图11B所示。第一偏置控制信号CSB1和第二偏置控制信号CSB2中，任意一个偏置控制信号的设置方式与图11A或图11B中偏置控制信号CSB的设置方式同理可得。

此外，第一动态偏置生成器222a与第一伽玛运算放大器OPA0电连接可以是，第一动态偏置生成器222a的输出端Vout(如图11B所示)可以与第一伽玛运算放大器OPA0的输入级中，用于构成第一电流源的晶体管T1(如图6所示)的控制端电连接。

同理，第二动态偏置生成器222b与第二伽玛运算放大器OPAn电连接可以是，第二动态偏置生成器222b的输出端Vout(如图11B所示)可以与第二伽玛运算放大器OPAn的输入级中，用于构成第一电流源的晶体管T1(如图6所示)的控制端电连接。此外，第一动态偏置生成器222a生成的第一偏置电压VB1和第二动态偏置生成器222b生成的第二偏置电压VB2的产生过程同上所述，此处不再赘述。

由上述可知，偏置控制器221输出的偏置控制信号CSB可以为数字信号(例如，2Bit、6Bit或8Bit等)，该偏置控制信号CSB的比特数与动态偏置生成器222中并联的第一开关器件M1的数量(S)相同。在此情况下，动态偏置生成器222中并联的第一开关器件M1的数量(S)越多，偏置控制信号CSB的比特位越多，对动态偏置生成器222输出的偏置电压VB的控制精度越高。

基于此，在动态偏置生成器222中并联的第一开关器件M1的数量S≥2的情况下，图9所示的第二比较电路2213可以执行上述步骤S204的过程，可以包括如图12所示的S401～S404。

S401、获取计数阈值集合。

具体的，上述计数阈值集合可以包括多个依次增大的待选阈值。每相邻两个待选阈值之间构成计数阈值范围。例如，预设计数阈值的最大值Cth_max＝2560，上述计数阈值集合可以包括(100、500、900、1200、1500、1900、2300、2560)。基于此，由计数阈值集合中的待选阈值构成的计数阈值范围可以为(100-500)、(500-900)、(900-1200)、(1200-1500)、(1500-1900)、(1900-2300)、(2300-2560)以及大于2560的范围。

上述计数阈值集合可以存储于电子设备的存储器中，第二比较电路2213在执行上述S401的过程中可以从存储器中调取上述计数阈值集合。需要说明的是，上述仅仅是对计数阈值集合以及预设计数阈值最大值Cth_max设置方式的举例说明，不构成对计数阈值集合以及预设计数阈值最大值Cth_max的限定。

S402、获取计数阈值范围的最小值作为预设计数阈值，并将计数结果与预设计数阈值比对，根据比对结果，判断计数结果所在的计数阈值范围。

具体的，上述每个计数阈值范围的最小值可以作为一个预设计数阈值，即计数阈值集合(100、500、900、1200、1500、1900、2300、2560)中的每个待选阈值均可以作为上述预设计数阈值。基于此，可以将来自计数电路2212(如图9所示)的计数结果逐一与上述多个预设计数阈值进行比对，从而可以根据比对结果判断出计数结果所在的计数阈值范围。

例如，当来自计数电路2212(如图9所示)的计数结果为500，该计数结果与预设计数阈值500相等，因此计数结果500位于(500-900)的计数阈值范围内。又例如，当来自计数电路2212(如图9所示)的计数结果为2400，该计数结果大于预设计数阈值2300，因此计数结果2400位于(2300-2560)的计数阈值范围内。又例如，当来自计数电路2212(如图9所示)的计数结果为3000，该计数结果大于预设计数阈值2560，因此计数结果3000位于大于2560的范围的计数阈值范围内。

S403、获取偏置控制信号集合。

具体的，偏置控制信号集合包括多个不同的待选偏置控制信号(CSB_001、CSB_002、CSB_003……CSB_00I)，每个待选偏置控制信号与一个计数阈值范围相匹配。因此，待选偏置控制信号的数量I可以与计数阈值范围的数量相同。其中，I≥2，I为正整数。

由上述可知，来自偏置控制器221的偏置控制信号CSB可以为数字信号(例如，2Bit、6Bit或8Bit等)，该偏置控制信号CSB的比特数与图11B所示的动态偏置生成器222中，并联的第一开关器件M1的数量(S)相同。因此，偏置控制信号集合中的各个待选偏置控制信号的比特位数可以相同，但是每一位二进制数可以不同。

这样一来，在偏置控制信号集合中，不同的待选偏置控制信号可以控制动态偏置生成器222中，不同数量的第一开关器件M1处于导通状态，进而能够根据需要控制(接收第一工作电压VDD)和输出端Vout之间总电阻的大小，最终达到精确控制动态偏置生成器222的输出端Vout输出的电压，以及提供至伽玛运算放大器的偏置电压VB的目的。

S404、根据计数结果所在的计数阈值范围，从偏置控制信号集合中，选取与计数阈值范围相匹配的待选偏置控制信号，作为偏置控制信号CSB。

示例的，偏置控制信号集合中的待选偏置控制信号CSB_001、CSB_002、CSB_003、CSB_004、CSB_005、CSB_006、CSB_007、CSB_008可以依次分别与8个计数阈值范围(100-500)、(500-900)、(900-1200)、(1200-1500)、(1500-1900)、(1900-2300)、(2300-2560)以及大于2560的范围一一对应。

由于上述8个计数阈值范围依次增大，因此待选偏置控制信号CSB_001、CSB_002、CSB_003、CSB_004、CSB_005、CSB_006、CSB_007、CSB_008能够导通动态偏置生成器222中第一开关器件M1的数量可以依次减小，从而使得动态偏置生成器222的输出端Vout在上述偏压控制信号的控制下输出的电压依次减小，伽马运算放大器的输入级接收到的偏置电压VB依次增大，从而达到逐级伽马运算放大器稳定性和推力的目的。

综上所述，通过设置多个预设计数阈值Cth，可以根据不同的预设计数阈值Cth，选取与该预设计数阈值Cth相匹配的偏置控制信号CSB。这样一来，不同的偏置控制信号CSB所控制的动态偏置生成器222中，导通和截止的多个第一开关器件M1的数量不同，从而使得动态偏置生成器222可以输出与不同偏置控制信号CSB相匹配的多个偏置电压VB，最终达到提高对偏置电压VB的控制精度的目的。

在本申请提供一种计算机可读存储介质，包括计算机指令，当该计算机指令在上述第一电子设备01的处理器上运行时，可以使得处理器执行上述任意一种控制方法。

此外，在本申请提供一种计算机程序产品，包括计算机指令，当该计算机指令在上述第一电子设备01的处理器上运行时，可以使得处理器执行上述任意一种控制方法。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何在本申请揭露的技术范围内的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。