显示装置和驱动方法

相关申请的交叉引用

本申请要求于2022年12月30日提交的韩国专利申请第10-2022-0190651号的优先权，为了所有目的通过引用将该韩国专利申请的公开内容并入本文，如同在此完全阐述一样。

技术领域

本公开内容的实施方式涉及一种显示装置和驱动方法。

背景技术

随着信息社会的发展，对用于显示视频的显示装置的要求以各种形式增加，近来，诸如液晶显示装置和有机发光显示装置之类的各种显示装置得到使用。

对于视频显示，显示装置可包括：设置有多条数据线、多条栅极线和多个子像素的显示面板、给多条数据线输出数据信号的数据驱动电路、给多条栅极线输出扫描信号的栅极驱动电路等。

子像素可包括发光元件、驱动晶体管、扫描晶体管、感测晶体管和存储电容器。

发明内容

在显示装置被长时间驱动的情况下，晶体管的特征值会变化。

可使用各种补偿技术来补偿驱动晶体管的特征值。

另一方面，在显示装置被长时间驱动的情况下，感测晶体管的特征值也会变化。

然而，用于补偿驱动晶体管的特征值的方法不能被简单地应用于感测晶体管，问题在于，不能补偿感测晶体管的特征值。

本公开内容的实施方式可提供一种能够对感测晶体管的特征值变化进行感测的显示装置和驱动方法。

本公开内容的实施方式可提供一种能够对与开口部相邻的晶体管的特征值变化进行感测的显示装置和驱动方法。

本公开内容的实施方式可提供一种能够根据对与开口部相邻的晶体管的特征值变化进行感测来实现低功耗的显示装置和驱动方法。

本公开内容的实施方式可提供一种显示装置，包括：发光元件，所述发光元件配置为发射光；驱动晶体管，所述驱动晶体管包括在第一节点处的栅极电极、连接至第三节点的第一电极、以及在第二节点处连接至所述发光元件的第二电极，所述驱动晶体管配置为驱动所述发光元件；扫描晶体管，所述扫描晶体管电连接在所述第一节点处的所述驱动晶体管的栅极电极与数据线之间，所述扫描晶体管包括栅极电极；以及感测晶体管，所述感测晶体管电连接在所述第二节点处的所述驱动晶体管的第二电极与基准电压线之间，所述感测晶体管包括栅极电极；其中对所述感测晶体管的特征值进行感测的时段包括电压控制时段、在所述电压控制时段之后的电压跟踪时段、和在所述电压跟踪时段之后的采样时段，并且在所述电压控制时段期间，第一感测电压被提供到所述数据线，第二感测电压被提供到在所述第三节点处的所述驱动晶体管的第一电极，第三感测电压被提供到所述扫描晶体管的栅极电极和所述感测晶体管的栅极电极，并且第四感测电压被提供到所述基准电压线。

可提供一种显示装置的驱动方法，所述驱动方法包括：控制提供到子像素的电压，所述子像素包括：发光元件，所述发光元件配置为发射光；驱动晶体管，所述驱动晶体管包括在第一节点处的栅极电极、连接至第三节点的漏极电极、以及在第二节点处连接至所述发光元件的源极电极，所述驱动晶体管配置为驱动所述发光元件；扫描晶体管，所述扫描晶体管电连接在所述第一节点处的所述驱动晶体管的栅极电极与数据线之间，所述扫描晶体管包括栅极电极、漏极电极和源极电极；以及感测晶体管，所述感测晶体管电连接在所述第二节点处的所述驱动晶体管的所述源极电极与基准电压线之间，所述感测晶体管包括栅极电极、漏极电极和源极电极；跟踪所述感测晶体管的源极电极的电压；以及对所述感测晶体管的源极电极的电压进行感测，其中，在跟踪所述感测晶体管的源极电极的电压期间，第一感测电压被提供到所述扫描晶体管的漏极电极，第二感测电压被提供到所述驱动晶体管的漏极电极，第三感测电压被提供到所述扫描晶体管的栅极电极和所述感测晶体管的栅极电极，并且第四感测电压被提供到所述感测晶体管的源极电极。此外，可提供一种显示装置，包括：发光元件，所述发光元件配置为发射光；驱动晶体管，所述驱动晶体管包括在第一节点处的栅极电极、连接至第三节点的第一电极、以及在第二节点处连接至所述发光元件的第二电极，所述驱动晶体管配置为驱动所述发光元件；扫描晶体管，所述扫描晶体管电连接在所述第一节点处的所述驱动晶体管的栅极电极与数据线之间，所述扫描晶体管包括栅极电极；以及感测晶体管，所述感测晶体管电连接在所述第二节点处的所述驱动晶体管的第二电极与基准电压线之间，所述感测晶体管包括栅极电极，其中在感测模式期间对所述感测晶体管的感测特征进行感测，并且基于所述感测晶体管的所述感测特征，施加至所述感测晶体管的栅极电极的扫描信号被从在所述感测模式期间施加的第一电压调节至比所述第一电压小的第二电压。

根据本公开内容的实施方式，可提供一种能够对感测晶体管的特征值变化进行感测的显示装置和驱动方法。

根据本公开内容的实施方式，可提供一种能够对与开口部相邻的晶体管的特征值变化进行感测的显示装置和驱动方法。

本公开内容的实施方式可提供一种能够根据对与开口部相邻的晶体管的特征值变化进行感测来实现低功耗的显示装置和驱动方法。

附图说明

图1是根据本公开内容的实施方式的显示装置的系统配置图。

图2是根据本公开内容的实施方式的显示装置的子像素的等效电路图。

图3是用于描述根据本公开内容的实施方式的显示装置的慢速模式的感测驱动的示图。

图4是图解根据本公开内容的实施方式的显示装置的各种感测时序的示图。

图5是图解根据本公开内容的实施方式的显示装置的垂直同步信号的示图。

图6和图7是用于描述根据本公开内容的实施方式的提高了开口率的显示装置的示图。

图8是设置在根据本公开内容的实施方式的显示面板中的子像素的等效电路图。

图9是图解根据本公开内容的实施方式的用于对感测晶体管进行感测的显示装置的驱动的示图。

图10和图11是根据本公开内容的实施方式的与用于补偿感测晶体管的阈值电压的电压相关的曲线图。

图12和图13是驱动根据本公开内容的实施方式的用于对感测晶体管进行感测的显示装置的方法的流程图。

附图标记列表

100：显示装置

110：显示面板

120：数据驱动电路

130：栅极驱动电路

140：控制器。

具体实施方式

在本发明的示例或实施方式的以下描述中，将参照其中以举例说明的方式示出能够实施的特定示例或实施方式的附图，并且在附图中可使用相同的参考数字和标号指代相同或相似的部件，即使它们显示在彼此不同的附图中。此外，在本发明的示例或实施方式的以下描述中，当确定结合在此的已知功能和部件的详细描述反而会使本公开内容一些实施方式中的主题不清楚时，将省略其详细描述。在此使用的诸如“包括”、“具有”、“包含”、“由…构成”、“由…组成”和“由…形成”之类的术语一般旨在允许增加其他部件，除非这些术语使用了术语“仅”。如在此使用的，单数形式旨在包括复数形式，除非上下文明显有相反指示。

在此可使用诸如“第一”、“第二”、“A”、“B”、“(A)”和“(B)”之类的术语来描述本公开内容的元件。这些术语的每一个不用来限定元件的本质、顺序、次序或数量等，而是仅用于将相应元件与其他元件区分开。

当提到第一元件与第二元件“连接或结合”、“接触或重叠”等时，其应当解释为，第一元件不仅可与第二元件“直接连接或结合”或“直接接触或重叠”，而且还可在第一元件与第二元件之间“插入”第三元件，或者第一元件和第二元件可经由第四元件彼此“连接或结合”、“接触或重叠”等。在此，第二元件可包括在彼此“连接或结合”、“接触或重叠”等的两个或更多个元件中的至少一个中。

当使用诸如“在…之后”、“随后”、“接下来”、“在…之前”等之类的时间相对术语描述元件或构造的过程或操作，或者操作方法、加工方法、制造方法中的流程和步骤时，这些术语可用于描述非连续的或非顺序的过程或操作，除非一起使用了术语“直接”或“紧接”。

此外，当提到任何尺度、相对尺寸等时，即使没有指明相关描述，也应当认为元件或特征或者相应信息的数值(例如，水平、范围等)包括可由各种因素(例如，工艺因素、内部或外部冲击、噪声等)导致的公差或误差范围。此外，术语“可”完全涵盖术语“能”的所有含义。

下文中，将参照附图详细描述本公开内容的各种实施方式。

图1是根据本公开内容的实施方式的显示装置100的系统配置图。

参照图1，根据本公开内容的实施方式的显示装置100可包括显示面板110和用于驱动显示面板110的驱动电路。

显示面板110可包括诸如多条数据线DL和多条栅极线GL之类的信号布线，并且包括多个子像素SP。显示面板110可包括在其中显示视频的显示区域DA和不在其中显示视频的非显示区域NDA。在显示面板110中，在显示区域DA中设置用于显示图像的多个子像素SP，并且在非显示区域NDA中，驱动电路120、130、140可电连接，或者驱动电路120、130、140可安装，并且可设置与集成电路或印刷电路等连接的焊盘部。

驱动电路可包括数据驱动电路120、栅极驱动电路130等，并且进一步包括控制数据驱动电路120和栅极驱动电路130的控制器140。

数据驱动电路120是用于驱动多条数据线DL的电路，并且可将数据信号提供到多条数据线DL。栅极驱动电路130是用于驱动多条栅极线GL的电路，并且可将栅极信号提供到多条栅极线GL。

根据控制器140的控制，栅极驱动电路130可输出导通电平电压的栅极信号或者输出截止电平电压的栅极信号。栅极驱动电路130可通过将导通电平电压的栅极信号顺序地提供到多条栅极线GL来顺序地驱动多条栅极线GL。

为了控制数据驱动电路120的操作时序，控制器140可将数据控制信号DCS提供到数据驱动电路120。控制器140可将用于控制栅极驱动电路130的操作时序的栅极控制信号GCS提供到栅极驱动电路130。

控制器140可根据在各帧中实现的时序开始扫描，根据由数据驱动电路120使用的数据信号格式转换从外部输入的输入视频数据，将转换的视频数据Data提供到数据驱动电路120，并且根据扫描在适当时间控制数据驱动。

为了控制数据驱动电路120和栅极驱动电路130，控制器140接收诸如垂直同步信号Vsync、水平同步信号Hsync、输入数据使能信号DE和时钟信号CLK之类的时序信号作为输入，产生各种控制信号DCS、GCS，并且将产生的控制信号输出到数据驱动电路120和栅极驱动电路130。

控制器140可使用与数据驱动电路120分离的部件实现，或者可与数据驱动电路120集成并且实现为集成电路。

数据驱动电路120从控制器140接收视频数据Data作为输入，并且将数据电压提供到多条数据线DL，从而驱动多条数据线DL。在此，数据驱动电路120也被称为源极驱动电路。这种数据驱动电路120可包括一个或更多个源极驱动器集成电路(SDIC)。每个源极驱动器集成电路(SDIC)可包括移位寄存器、锁存电路、数模转换器(DAC)、输出缓冲器等。在一些情况下，每个源极驱动器集成电路(SDIC)可进一步包括模数转换器(ADC)。

例如，每个源极驱动器集成电路(SDIC)可使用带式自动结合(TAB)方法连接到显示面板110，可使用玻上芯片(COG)或面板上芯片(COP)方法连接到显示面板110的结合焊盘，或者可使用膜上芯片(COF)方法实现并且连接到显示面板110。

栅极驱动电路130可使用带式自动结合(TAB)方法连接到显示面板110，可使用玻上芯片(COG)或面板上芯片(COP)方法连接到显示面板110的结合焊盘，或者可使用膜上芯片(COF)方法实现并且连接到显示面板110。或者，栅极驱动电路130可作为面板内栅极(GIP)类型设置在显示面板110的非显示区域NDA中。

当特定栅极线GL根据栅极驱动电路130处于打开状态时,数据驱动电路120可将从控制器140接收的视频数据Data转换为模拟形式的数据电压，并且将数据电压提供到多条数据线DL。

数据驱动电路120可连接到显示面板110的一侧(例如，上侧或下侧)。根据驱动类型、面板设计类型等，数据驱动电路120可连接到显示面板110的两侧(例如，上侧和下侧)，或者可连接到显示面板110的四侧之中的两侧或更多侧。

栅极驱动电路130可连接到显示面板110的一侧(例如，左侧或右侧)。根据驱动类型、面板设计类型等，栅极驱动电路130可连接到显示面板110的两侧(例如，左侧和右侧)，或者可连接到显示面板110的四侧之中的两侧或更多侧。

控制器140可以是在一般显示技术中使用的时序控制器140，可以是包括时序控制器140的控制装置并且可进一步执行其他控制功能，或者可以是时序控制器140以外的控制装置，或者可以是设置在控制装置内部的电路。控制器140可使用诸如集成电路(IC)、现场可编程门阵列(FPGA)、专用集成电路(ASIC)、处理器等之类的各种电路和电子部件来实现。

控制器140安装在印刷电路板、柔性印刷电路等中，并且可通过印刷电路板、柔性印刷电路等电连接到数据驱动电路120和栅极驱动电路130。控制器140可根据预先设置的一个或更多个接口将信号发送到数据驱动电路120或从数据驱动电路120接收信号。例如，接口可包括低压差分信号接口(LVDS)、EPI接口、串行外设接口(SPI)等。控制器140可包括存储位置，诸如一个或更多个寄存器。

根据本公开内容的实施方式的显示装置100可以是自发光显示器，诸如有机发光二极管(OLED)显示器、量子点显示器、或微型发光二极管(LED)显示器。

图2是根据本公开内容的实施方式的显示装置100的子像素SP的等效电路图。

参照图2，设置在根据本公开内容的实施方式的显示装置100的显示面板110中的多个子像素SP中的每一个可包括发光元件ED、驱动晶体管DRT、扫描晶体管SCT、感测晶体管SENT、存储电容器Cst等。以这种方式，在子像素SP包括三个晶体管DRT、SCT、SENT和一个电容器Cst的情况下，其被称为具有3T(晶体管)1C(电容器)结构的子像素SP。

发光元件ED可包括像素电极PE和公共电极CE，并且可包括位于像素电极PE和公共电极CE之间的发光层EL。在此，像素电极PE设置在每个子像素SP中，而公共电极CE可设置为对多个子像素SP共用。例如，像素电极PE可以是阳极电极，并且公共电极CE可以是阴极电极。作为另一示例，像素电极PE可以是阴极电极，并且公共电极CE可以是阳极电极。例如，发光元件ED可以是有机发光二极管(OLED)、微型发光二极管(LED)、量子点发光元件(ED)等。

驱动晶体管DRT是用于驱动发光元件ED的晶体管，并且可包括第一节点N1、第二节点N2、第三节点N3等。

驱动晶体管DRT的第一节点N1可以是驱动晶体管DRT的栅极节点，并且还可电连接到扫描晶体管SCT的源极节点或漏极节点。驱动晶体管DRT的第二节点N2可以是驱动晶体管DRT的源极节点或漏极节点，可电连接到感测晶体管SENT的源极节点或漏极节点，并且也可电连接到发光元件ED的像素电极PE。接地电压EVSS通过接地电压线SVL提供到发光元件ED的像素电极PE的另一端。驱动晶体管DRT的第三节点N3可电连接到提供驱动电压EVDD的驱动电压线DVL。驱动晶体管可包括第一节点的栅极电极、第三节点的第一电极、第二节点的第一电极、以及连接至发光元件的第二节点的第二电极。

扫描晶体管SCT根据扫描信号SCAN被控制，并且可被连接在驱动晶体管DRT的第一节点N1与数据线DL之间。扫描晶体管SCT根据从作为一种类型的栅极线GL的扫描信号线SCL提供的扫描信号SCAN而导通或截止，并且能够控制数据线DL与驱动晶体管DRT的第一节点N1之间的连接。

扫描晶体管SCT根据具有导通电平电压的扫描栅极信号SCAN而导通，并且能够将从数据线DL提供的数据电压Vdata传输到驱动晶体管DRT的第一节点N1。

能够导通扫描晶体管SCT的扫描信号SCAN的导通电平电压可以是高电平电压或低电平电压。能够截止扫描晶体管SCT的扫描信号SCAN的截止电平电压可以是高电平电压或低电平电压。例如，在扫描晶体管SCT是n型晶体管的情况下，导通电平电压可以是高电平电压，并且截止电平电压可以是低电平电压。作为另一示例，在扫描晶体管SCT是p型晶体管的情况下，导通电平电压可以是低电平电压，并且截止电平电压可以是高电平电压。

感测晶体管SENT根据感测信号SENSE被控制，并且可被连接在驱动晶体管DRT的第二节点N2与基准电压线RVL之间。换句话说，感测晶体管SENT根据从作为另一种类型的栅极线GL的感测信号线SENL提供的感测信号SENSE而导通或截止，并且可控制基准电压线RVL与驱动晶体管DRT的第二节点N2之间的连接。

感测晶体管SENT根据具有导通电平电压的感测信号SENSE而导通，并且可将从基准电压线RVL提供的基准电压Vref传输到驱动晶体管DRT的第二节点N2。

能够导通感测晶体管SENT的感测信号SENSE的导通电平电压可以是高电平电压或低电平电压。能够截止感测晶体管SENT的感测信号SENSE的截止电平电压可以是高电平电压或者低电平电压。例如，在感应晶体管SENT是n型晶体管的情况下，导通电平电压可以是高电平电压，截止电平电压可以是低电平电压。又例如，在感测晶体管SENT是p型晶体管的情况下，导通电平电压可以是低电平电压，截止电平电压可以是高电平电压。

另一方面，显示装置100可进一步包括：形成在基准电压线RVL与地GND之间的线性电容器Crv1、控制基准电压线RVL与模数转换器ADC之间的连接的采样开关SAM、以及控制基准电压线RVL与基准电压供应节点Nref之间的连接的电源开关SPRE。从电源装置输出的基准电压Vref可提供到基准电压供应节点Nref，并且通过电源开关SPRE被施加到基准电压线RVL。

感测晶体管SENT根据具有导通电平电压的感测信号SENSE而导通，并且可将驱动晶体管DRT的第二节点N2的电压V2传送到基准电压线RVL。据此，能够对形成在基准电压线RVL与地GND之间的线性电容器Crv1充电。

可在驱动时使用用于将驱动晶体管DRT的第二节点N2的电压V2传送到基准电压线RVL的感测晶体管SENT的功能以感测子像素SP的特征值。在这种情况下，传送到基准电压线RVL的电压可以是用于计算子像素SP的特征值的电压或反映子像素SP的特征值的电压。

在本公开内容中，子像素SP的特征值可以是驱动晶体管DRT或发光元件ED的特征值。驱动晶体管DRT的特征值可包括驱动晶体管DRT的阈值电压、迁移率等。发光元件ED的特征值可包括发光元件ED的阈值电压。

驱动晶体管DRT、扫描晶体管SCT和感测晶体管SENT中的每一个可以是n型晶体管或p型晶体管。在本公开内容中，为了便于描述，将作为示例描述驱动晶体管DRT、扫描晶体管SCT和感测晶体管SENT中的每一个是n型晶体管的情况。

存储电容器Cst可连接在驱动晶体管DRT的第一节点N1和第二节点N2之间。在存储电容器Cst中，与两端之间的电压差对应的电荷量被充电，并且存储电容器Cst具有将两端之间的电压差保持设定帧时间的作用。据此，对应的子像素SP可在设定帧时间内发光。

存储电容器Cst不是作为存在于驱动晶体管DRT的栅极节点与源极节点(或漏极节点)之间的内部电容器的寄生电容(例如，Cgs或Cgd)，而是有意地设计在驱动晶体管DRT外部的外部电容器。

扫描信号线SCL和感测信号线SENL可以是彼此不同的栅极线GL。在这种情况下，扫描栅极信号SCAN和感测栅极信号SENSE可以是单独的栅极信号，并且设置在一个子像素SP内部的扫描晶体管SCT的导通-截止时序和感测晶体管SENT的导通-截止时序可彼此独立。换句话说，在一个子像素SP内部的扫描晶体管SCT的导通-截止时序和感测晶体管SENT的导通-截止时序可彼此相同或不同。

与此不同，扫描信号线SCL和感测信号线SENL可以是相同的栅极线GL。换句话说，在一个子像素SP内部的扫描晶体管SCT的栅极节点和感测晶体管SENT的栅极节点可连接到一条栅极线GL。在这种情况下，扫描栅极信号SCAN和感测栅极信号SENSE可以是相同的栅极信号，并且一个子像素SP内部的扫描晶体管SCT的导通-截止时序和感测晶体管SENT的导通-截止时序可相同。

另一方面，可针对每一个子像素SP列设置基准电压线RVL。与此不同，可针对每两个或更多个子像素SP列设置基准电压线RVL。在针对每两个或更多个子像素SP列设置基准电压线RVL的情况下，多个子像素SP可从一条基准电压线RVL接收提供的基准电压Vref。

设置在根据本公开内容的实施方式的显示装置100的显示面板110中的多个子像素SP中包括的驱动晶体管DRT可具有固有特征值。例如，驱动晶体管DRT的固有特征值可包括阈值电压、迁移率等。

多个子像素SP的每一个中包括的驱动晶体管DRT的特征值可根据驱动时间的流逝而变化。多个子像素SP的所有驱动时间都不相同。换句话说，多个子像素SP中的一些子像素的驱动时间可不同于其余子像素的驱动时间。据此，多个子像素SP之中的一些子像素SP的驱动晶体管DRT的特征值可不同于其他子像素SP的驱动晶体管DRT的特征值。

由于设置在显示面板110中的多个驱动晶体管DRT之间的特征值的偏差，可发生设置在显示面板110中的多个子像素SP之间的亮度的偏差。因此，可发生显示面板110的亮度不均匀性。

据此，根据本公开内容的实施方式的显示装置100可通过执行显示面板110的子像素SP的感测驱动并且降低驱动晶体管DRT之间的特征值的偏差来提供用于对驱动晶体管DRT的特征值进行感测的补偿功能。

图3是用于描述根据本公开内容的实施方式的显示装置100的慢速模式(下文中，也被称为“S模式”)的感测驱动的示图。

参照图3，S模式是其中子像素SP被长时间驱动以对驱动晶体管DRT的特征值进行感测的模式。

参照图3，S模式的感测驱动时段可包括初始化时段Tinit、跟踪时段Ttrack、和采样时段Tsam。

参照图3，在S模式的感测驱动时段中，初始化时段Tinit是驱动晶体管DRT的第一节点N1和第二节点N2被初始化的时段。在初始化时段Tinit期间，扫描晶体管SCT和感测晶体管SENT可导通，并且电源开关SPRE可导通。

在初始化时段Tinit期间，驱动晶体管DRT的第一节点N1的电压V1被初始化为感测驱动数据电压Vdata_SEN，并且驱动晶体管DRT的第二节点N2的电压V2被初始化为感测驱动基准电压Vref。

参照图3，在S模式的感测驱动时段期间，跟踪时段Ttrack是驱动晶体管DRT的第二节点N2的第二电压V2被升压(boost)一直到驱动晶体管DRT的第二节点N2的电压V2反映驱动晶体管DRT的特征值或者特征值变化的时段。

在跟踪时段Ttrack期间，虽然驱动晶体管DRT的第一节点N1处于具有感测驱动数据电压Vdata_SEN的静态电压状态，但是驱动晶体管DRT的第二节点N2的电压V2可在升高的同时饱和。

当跟踪时段Ttrack开始时，在初始化时段Tinit期间被初始化的驱动晶体管DRT的第一节点N1与第二节点N2之间的电压差可以是驱动晶体管DRT的阈值电压Vth或更大。在这种情况下，驱动晶体管DRT导通并且引起电流流过。在此，在驱动晶体管DRT的第一节点N1和第二节点N2分别是源极节点和栅极节点的情况下，驱动晶体管DRT的第一节点N1与第二节点N2之间的电压差变成Vgs。因此，在驱动晶体管DRT的第一节点N1与第二节点N2之间的电压差Vgs是阈值电压Vth或更大的情况下，当跟踪时段Ttrack开始时，驱动晶体管DRT的第二节点N2的电压V2可升高。

例如，驱动晶体管DRT的特征值可以是驱动晶体管DRT的阈值电压Vth。在这种情况下，在该步骤中驱动晶体管DRT的第二节点N2的电压V2变化，一直到驱动晶体管DRT的第二节点N2的电压V2变成阈值电压Vth或者进入反映其变化的电压状态。

因此，跟踪时段Ttrack是能够反映驱动晶体管DRT的阈值电压Vth或其变化的驱动晶体管DRT的第二节点N2的电压V2被跟踪的时段。

在跟踪时段Ttrack中，电源开关SPRE截止，或感测晶体管SENT截止，并且驱动晶体管DRT的第二节点N2浮置。据此，驱动晶体管DRT的第二节点N2的电压V2升高。驱动晶体管DRT的第二节点N2的电压V2不持续升高，而是升高然后其增加减小并且最后饱和。

驱动晶体管DRT的第二节点N2的饱和电压V2可对应于数据电压Vdata与阈值电压Vth之间的差(Vdata–Vth)，或者数据电压Vdata与阈值电压偏差ΔVth之间的差(Vdata–ΔVth)。

当驱动晶体管DRT的第二节点N2的电压V2饱和时，可开始采样时段Tsam。采样时段Tsam是其中反映驱动晶体管DRT的阈值电压Vth或其变化的电压(Vdata-Vth,Vdata-ΔVth)被测量的时段。

S模式的感测驱动时段中的采样时段Tsam是连接到基准电压线RVL的模数转换器ADC感测基准电压线RVL的电压的时段。在此，基准电压线RVL的电压可对应于驱动晶体管DRT的第二节点N2的电压V2，并且对应于形成在基准电压线RVL中的线性电容器Crv1的充电电压。

在采样时段Tsam期间，模数转换器ADC感测的电压V_sensing可以是通过从数据电压Vdata减去阈值电压Vth获得的电压(Vdata-Vth)，或者通过从数据电压Vdata减去阈值电压偏差ΔVth获得的电压(Vdata-ΔVth)。在此，Vth可以是正阈值电压或者负阈值电压。

在跟踪时段Ttrack期间，在升高之后驱动晶体管DRT的第二节点N2的电压V2饱和所需的时间Tsat是驱动晶体管DRT的阈值电压Vth或其变化要被反映在驱动晶体管DRT的第二节点N2的电压V2(V2＝Vdata–Vth)中所需的时间，并且对S模式的感测驱动时段的整个时间长度具有显著影响。

在S模式的情况下，驱动晶体管DRT的第二节点N2的电压V2升高并且饱和需要相当长的时间Tsat。因此，其中驱动晶体管DRT的第二节点N2的电压V2升压然后饱和，以使得驱动晶体管DRT的第二节点N2的电压V2状态表示驱动晶体管DRT的特征值的感测驱动方法将被称为S模式。

图4是图解根据本公开内容的实施方式的显示装置100的各种感测时序的示图。图5是图解根据本公开内容的实施方式的显示装置100的垂直同步信号Vsync的示图。

参照图4，当产生上电信号时，根据本公开内容的实施方式的显示装置100可感测设置在显示面板110中的每个子像素SP内部的驱动晶体管DRT的特征值。这种感测处理将被称为“上电感测处理”。

此外，在产生关电信号的情况下，在诸如关电之类的关闭序列进行之前，也可感测设置在显示面板110中的每个子像素SP内部的驱动晶体管DRT的特征值。这种感测处理将被称为“关电感测处理”。

此外，在上电信号产生之后关电信号产生之前，在显示驱动期间，也可感测每个子像素SP内部的驱动晶体管DRT的特征值。这种感测处理将被称为“实时感测处理”。

参照图5，垂直同步信号Vsync是用于限定帧的控制信号，并且可重复地包括限定有效时段Ta的信号区段和限定空白时段Tb的信号区段。有效时段Ta可以是进行用于更新视频的实质显示驱动的时段，空白时段Tb可以是未进行实质显示驱动的中断时段。

例如，限定有效时段Ta的信号区段可以是高电平电压区段，并且限定空白时段Tb的信号区段可以是低电平电压区段。作为另一示例，限定有效时段Ta的信号区段可以是低电平电压区段，并且限定空白时段Tb的信号区段可以是高电平电压区段。

参照图5，一个帧时段包括一个有效时段Ta和一个空白时段Tb。

上述实时感测处理可针对以垂直同步信号Vsync为基准的有效时段Ta之间的每个空白时段进行。

图6和图7是用于描述根据本公开内容的实施方式的提高了开口率的显示装置100的示图。

参照图6，可检查设置在显示面板610中的第一子像素SP1的平面图的一部分和第二子像素SP2的平面图的一部分。

第一子像素SP1可包括第一驱动晶体管Td1、第一扫描晶体管、第一感测晶体管、第一发光元件E1等。

图6中示出的第一子像素SP1可具有与图2中示出的子像素SP相同的等效电路结构。

参照图6，在第11区域A11中，可设置第一扫描晶体管和第一感测晶体管。

第一扫描晶体管可通过第一扫描连接线SCL1电连接到第一数据线接触孔C_DL1。第一数据线接触孔C_DL1可电连接到第一数据线DL1。第一扫描连接线SCL1设置在非显示区域中，因此可使用非透明材料形成。

第一感测晶体管可通过第一感测连接线SSL1电连接到第一基准电压线接触孔C_RVL1。第一基准电压线接触孔C_RVL1可电连接到基准电压线RVL。第一感测连接线SSL1设置在非显示区域中，因此可使用非透明材料形成。

第二子像素SP2可包括第二驱动晶体管Td2、第二扫描晶体管、第二感测晶体管、第二发光元件E2等。

图6中示出的第二子像素SP2可具有与图2中示出的子像素SP相同的等效电路结构。

参照图6，在第12区域A12中，可设置第二扫描晶体管和第二感测晶体管。

第二扫描晶体管可通过第二扫描连接线SCL2电连接到第二数据线接触孔C_DL2。第二数据线接触孔C_DL2可电连接到第二数据线DL2。第二扫描连接线SCL2设置在非显示区域中，因此可使用非透明材料形成。

第二感测晶体管可通过第二感测连接线SSL2电连接到第二基准电压线接触孔C_RVL2。第二基准电压线接触孔C_RVL2可电连接到基准电压线RVL。第二感测连接线SSL2设置在非显示区域中，因此可使用非透明材料形成。

参照图7，可检查设置在显示面板710中的第一子像素SP1’的平面图的一部分和第二子像素SP2’的平面图的一部分。

第一子像素SP1’可包括第一驱动晶体管Td1’、第一扫描晶体管’、第一感测晶体管’、第一发光元件E1’等。

图7中示出的第一子像素SP1’可具有与图2中示出的子像素SP相同的等效电路结构。

参照图7，在第21区域A21中，可设置第一扫描晶体管’和第一感测晶体管’。

第一扫描晶体管’可通过第一扫描连接线SCL1’电连接到第一数据线接触孔C_DL1’。第一数据线接触孔C_DL1’可电连接到第一数据线DL1’。第一扫描连接线SCL1’可使用透明材料形成。

第一感测晶体管’可通过第一感测连接线SSL1’电连接到第一基准电压线接触孔C_RVL1’。第一基准电压线接触孔C_RVL1’可电连接到基准电压线RVL’。第一感测连接线SSL1’可使用透明材料形成。

第二子像素SP2’可包括第二驱动晶体管Td2’、第二扫描晶体管’、第二感测晶体管’、第二发光元件E2等。

图7中示出的第二子像素SP2’可具有与图2中示出的子像素SP相同的等效电路结构。

参照图7，在第22区域A22中，可设置第二扫描晶体管’和第二感测晶体管’。

第二扫描晶体管’可通过第二扫描连接线SCL2’电连接到第二数据线接触孔C_DL2’。第二数据线接触孔C_DL2’可电连接到第二数据线DL2’。第二扫描连接线SCL2’可使用透明材料形成。

第二感测晶体管’可通过第二感测连接线SSL2’电连接到第二基准电压线接触孔C_RVL2’。第二基准电压线接触孔C_RVL2’可电连接到基准电压线RVL’。第二感测连接线SSL2’可使用透明材料形成。

参照图6和图7，在图6中示出的显示面板610与在图7中示出的显示面板710的开口率之间存在差异。

参照图6，可检查第一子像素SP1的开口部A_SP1和第二子像素SP2的开口部A_SP2。参照图7，可检查第一子像素SP1’的开口部A_SP1’和第二子像素SP2’的开口部A_SP2’。

参照图6，图6中示出的第一扫描连接线SCL1、第一感测连接线SSL1、第二扫描连接线SCL2和第二感测连接线SSL2可使用非透明材料形成。另一方面，参照图7，图7中示出的第一扫描连接线SCL1’、第一感测连接线SSL1’、第二扫描连接线SCL2’和第二感测连接线SSL2’可使用透明材料形成。

图7中示出的第一扫描连接线SCL1’、第一感测连接线SSL1’、第二扫描连接线SCL2’和第二感测连接线SSL2’可使用透明材料形成，因此第一扫描连接线SCL1’、第一感测连接线SSL1’、第二扫描连接线SCL2’和第二感测连接线SSL2’设置的位置可不在非显示区域中，而是在显示区域中。

换句话说，图7中示出的显示面板710的开口率高于图6中示出的显示面板610的开口率。

另一方面，图7中示出的第一子像素SP1’的第21区域A21与开口部A_SP1’之间的距离可短于图6中示出的第一子像素SP1的第11区域A11与开口部A_SP1之间的距离。据此，设置在图7中示出的第21区域A21中的晶体管可容易受到从第一子像素SP1’的开口部A_SP1’输出的光的影响。

此外，图7中示出的第二子像素SP2’的第22区域A22与开口部A_SP2’之间的距离可短于图6中示出的第二子像素SP2的第12区域A12与开口部A_SP2之间的距离。据此，设置在图7中示出的第22区域A22中的晶体管可容易受到从第二子像素SP2’的开口部A_SP2’输出的光的影响。

根据图7中示出的设置在第21区域A21和第22区域A22中的晶体管被暴露于光，图7中示出的设置在第21区域A21和第22区域A22中的晶体管的特征值可变化。上述晶体管的特征值变化可使显示装置100的图像质量性能劣化。

为此，本公开内容的实施方式可提供一种能够对感测晶体管SENT的特征值变化进行感测的显示装置100和驱动方法。

本公开内容的实施方式可提供一种能够对与开口部相邻的晶体管的特征值变化进行感测的显示装置100和驱动方法。

本公开内容的实施方式可提供一种能够根据感测与开口部相邻的晶体管的特征值变化来实现低功耗的显示装置100和驱动方法。下文中，将给出详细描述。

图8是设置在根据本公开内容的实施方式的显示面板110中的子像素SP的等效电路图。

图8中示出的子像素SP的等效电路可与图2中示出的子像素SP的等效电路相同。图8中示出的子像素SP可设置在图1中示出的显示面板110中。此外，图8中示出的子像素SP也可设置在图6中示出的显示面板610和图7中示出的显示面板710中。

参照图8，子像素SP可包括发光元件ED、驱动晶体管DRT、扫描晶体管SCT、感测晶体管SENT、和存储电容器Cst。

驱动晶体管DRT是用于驱动发光元件ED的晶体管，并且可包括第一节点N1、第二节点N2、第三节点N3等。

扫描晶体管SCT根据扫描信号SCAN被控制，并且可被连接在驱动晶体管DRT的第一节点N1与数据线DL之间。扫描晶体管SCT的漏极节点和数据线DL进行电连接的节点可以是第四节点N4。在这种情况下，扫描晶体管SCT可电连接在第一节点N1与第四节点N4之间。

感测晶体管SENT根据感测信号SENSE被控制，并且可被连接在驱动晶体管DRT的第二节点N2与基准电压线RVL之间。感测晶体管SENT的源极节点和基准电压线RVL进行电连接的节点可以是第五节点N5。在这种情况下，感测晶体管SENT可电连接在第二节点N2与第五节点N5之间。

存储电容器Cst可电连接在第一节点N1与第二节点N2之间。

当驱动显示装置100时，感测晶体管SENT的特征值可变化。

为了补偿感测晶体管SENT的特征值变化，本公开内容的实施方式可对感测晶体管SENT的特征值进行感测。

为了对感测晶体管SENT的特征值进行感测，可将子像素SP初始化为预定电压。

在初始化子像素SP的时段中，第一感测电压Vs1可被提供到数据线DL。第一感测电压Vs1可被提供用于控制第一节点N1的电压。第一感测电压Vs1可以是用于将第一节点N1的电压升高的电压。

在初始化子像素SP的时段中，第二感测电压Vs2可被提供到驱动电压线DVL。第二感测电压Vs2可被提供用于控制第三节点N3的电压。第二感测电压Vs2可以是用于设定驱动晶体管DRT的漏极节点的电压。

在初始化子像素SP的时段中，第三感测电压Vs3可被提供到扫描晶体管SCT的栅极节点和感测晶体管SENT的栅极节点。第三感测电压Vs3可被提供用于控制晶体管的导通或者截止状态。第三感测电压Vs3可以是用于将晶体管切换至导通状态或者截止状态的电压。

在初始化子像素SP的时段中，第四感测电压Vs4可被提供到基准电压线RVL。第四感测电压Vs4可被提供用于控制第二节点N2的电压。第四感测电压Vs4可以是用于设定驱动晶体管DRT的漏极节点的电压。

如上所述，在初始化子像素SP之后，可对感测晶体管SENT的特征值进行感测。下面将详细描述对感测晶体管SENT的特征值进行感测的过程。

图9是图解根据本公开内容实施方式的用于对感测晶体管SENT进行感测的显示装置100的驱动的示图。

用于对感测晶体管SENT的特征值进行感测的显示装置100的驱动时段可包括电压控制时段Tc、电压跟踪时段Tt和采样时段Ts。

电压控制时段Tc可以是提供感测电压Vs用以对感测晶体管SENT的特征值进行感测的时段。

电压控制时段Tc可以是从第一时间点t1到第二时间点t2的时段。

在电压控制时段Tc期间，第一感测电压Vs1可被提供到数据线DL。

在电压控制时段Tc期间，第二感测电压Vs2可被提供到驱动电压线DVL。

在电压控制时段Tc期间，第三感测电压Vs3可被提供到扫描晶体管SCT的栅极节点和感测晶体管SENT的栅极节点。根据提供的第三感测电压Vs3，可将扫描晶体管SCT和感测晶体管SENT切换至导通状态。

在电压控制时段Tc期间，导通电平的信号可被提供到电源开关SPRE，并且基准电压Vref可被提供到基准电压线RVL。基准电压Vref可以是第四感测电压Vs4。

第三感测电压Vs3可以是用于控制晶体管的导通状态或截止状态的电压。第一感测电压Vs1、第二感测电压Vs2、和第四感测电压Vs4可以是用于在电压控制时段Tc期间将发光元件ED保持在非发光状态的电压。

在比发光元件ED的阈值电压Vth_ED高的电压被施加至发光元件ED的两端的情况下，发光元件ED能够发光。发光元件ED的两端电压涉及提供到驱动电压线DVL的电压和提供到接地电压线SVL的电压。在提供到驱动电压线DVL的电压和提供到接地电压线SVL的电压的幅度减小的情况下，发光元件ED的两端电压能够被控制为比发光元件ED的阈值电压Vth_ED低。

作为驱动晶体管DRT的栅极节点的第一节点N1的电压与作为驱动晶体管DRT的源极节点的第二节点N2的电压之间的差可被称为驱动晶体管DRT的栅极-源极电压Vgs。根据驱动晶体管DRT的栅极-源极电压Vgs的幅度，可控制流过驱动晶体管DRT的驱动电流Ids的幅度。在驱动电流Ids流动的情况下，第二节点N2的电压可升高。由于第二节点N2电连接到发光元件ED，所以第二节点N2与接地电压线SVL之间的电压差可比发光元件ED的阈值电压Vth_ED大。为了执行控制以使得发光元件ED保持在非发光状态，可控制提供到第一节点N1的第一感测电压Vs1和提供到第二节点N2的第四感测电压Vs4的幅度。

例如，提供到驱动电压线DVL的第二感测电压Vs2可以是10[V]，并且提供到接地电压线SVL的电压可以是0[V]。此外，第一感测电压Vs1可以是12[V]，并且第四感测电压Vs4可以是0[V]。在这种情况下，发光元件ED保持在非发光状态。参照图9，在第一感测电压Vs1是12[V]并且第二感测电压Vs2是10[V]的情况下，第一感测电压Vs1可高于第二感测电压Vs2。

在上述示例的情况下，感测电压Vs之间的电压关系可如下。第一感测电压Vs1的幅度可大于第二感测电压Vs2的幅度。第二感测电压Vs2的幅度可大于第三感测电压Vs3的幅度。第三感测电压Vs3的幅度可大于第四感测电压Vs4的幅度。换句话说，第一感测电压Vs1至第四感测电压Vs4的幅度可被比较，从而具有“第一感测电压Vs1>第二感测电压Vs2>第三感测电压Vs3>

第四感测电压Vs4”的关系。

在此，不存在第一感测电压Vs1必须高于第二感测电压Vs2的相互关系。为了保持发光元件ED的非发光状态，第一感测电压Vs1可低于12[V]，并且第一感测电压Vs1可低于第二感测电压Vs2。在这种情况下，第二感测电压Vs2的幅度可大于第三感测电压Vs3的幅度，并且第三感测电压Vs3的幅度可大于第四感测电压Vs4的幅度。换句话说，第二感测电压Vs2与第四感测电压Vs4的幅度可被比较，从而具有“第二感测电压Vs2>第三感测电压Vs3>第四感测电压Vs4”的关系。

上述感测电压Vs的范围仅是示例，并且感测电压Vs的范围没有限制。

在电压控制时段Tc期间，根据提供到扫描晶体管SCT的栅极节点的第三感测电压Vs3，扫描晶体管SCT可切换至导通状态。扫描晶体管SCT的漏极节点N4可电连接到数据线DL，因此第一感测电压Vs1能够被提供到扫描晶体管SCT的漏极节点N4。据此，电流能够流过扫描晶体管SCT的源极节点N1，并且扫描晶体管SCT的源极节点N1的电压能够升高。

在扫描晶体管SCT的源极节点N1的电压升高的同时，感测晶体管SENT可处于导通状态。第三感测电压Vs3能够被提供到感测晶体管SENT的栅极节点，据此，感测晶体管SENT可处于导通状态。由于感应晶体管SENT处于导通状态，并且基准电压Vref被提供到基准电压线RVL，所以基准电压Vref能够被提供到第二节点N2。

在扫描晶体管SCT的源极节点N1的电压升高的同时，驱动晶体管DRT可被切换至导通状态。扫描晶体管SCT的源极节点N1可电连接到驱动晶体管DRT的栅极节点N1。因此，在扫描晶体管SCT的源极节点N1的电压升高的情况下，驱动晶体管DRT的栅极节点N1的电压升高，并且驱动晶体管DRT可进入导通状态。根据进入导通状态的驱动晶体管DRT，电流可流过驱动晶体管DRT的源极节点N2。据此，第二节点N2的电压能够升高。

参照图9，可以确认，第一节点N1的电压从第一时间点t1升高并且一直升高到第二时间点t2。在第二时间点t2的第一节点N1的电压可升高到第一饱和电压Vsat1。

参照图9，可以确认，第二节点N2的电压从第一时间点t1升高并且一直升高到第二时间点t2。在第二时间点t2的第二节点N2的电压可升高到第二饱和电压Vsat2。

另一方面，在第二时间点t2的扫描晶体管SCT可被切换至截止状态。在第二时间点t2，第三感测电压Vs3被提供到扫描晶体管SCT的栅极节点，并且扫描晶体管SCT的源极节点N1的电压能够处于升高到第一饱和电压Vsat1的状态。在第二时间点t2，扫描晶体管SCT的栅极节点的电压和扫描晶体管SCT的源极节点N1的电压之间的差可与扫描晶体管SCT的阈值电压Vth_sc相同。换句话说，在第二时间点t2，扫描晶体管SCT可被切换至截止状态。

在第二时间点t2，根据扫描晶体管SCT被切换至截止状态，能够形成驱动晶体管DRT的栅极节点N1与数据线DL彼此不电连接的状态。换句话说，在第二时间点t2，驱动晶体管DRT的栅极节点N1可进入浮置状态。此时，存储电容器Cst可被充电至作为第一饱和电压Vsat1和第二饱和电压Vsat2之间的差的充电电压Vc。充电电压Vc可以是驱动晶体管DRT的栅极-源极电压Vgs_d。

另一方面，在第二时间点t2，截止电平的信号可被提供到电源开关SPRE，据此，基准电压Vref可不再被提供到基准电压线RVL。

电压跟踪时段Tt可以是跟踪感测晶体管SENT的源极节点N5的电压的时段。电压跟踪时段Tt可在电压控制时段Tc之后进行。

电压跟踪时段Tt可以是跟踪第五节点N5的电压的时段，第五节点是将感测晶体管SENT与基准电压线RVL彼此电连接的连接节点。

电压跟踪时段Tt可包括第一跟踪时段Tt1、第二跟踪时段Tt2、第三跟踪时段Tt3。

第一跟踪时段Tt1可以是从第二时间点t2至第三时间点t3的时段。

在第一跟踪时段Tt1期间，第一节点N1和第二节点N2的电压可升高。此时，第一节点N1的电压和第二节点N2的电压之间的差可保持在充电电压Vc。换句话说，在第一跟踪时段Tt1期间，第一节点N1和第二节点N2的电压可在充电电压Vc的电压差保持的情况下升高。

在第一跟踪时段Tt1期间，驱动晶体管DRT可在饱和区中操作。为了在饱和区中操作，晶体管的漏极-源极电压Vds需要高于晶体管的栅极-源极电压Vgs。换句话说，在“Vds>Vgs”的条件下，晶体管在饱和区中工作。

驱动晶体管DRT的漏极节点的电压是驱动电压EVDD，栅极节点N1的电压从第一饱和电压Vsat1升高，并且源极节点N2的电压从第二饱和电压Vsat2升高。参照图9，在第一跟踪时段Tt1期间，可以确认，驱动晶体管DRT的漏极-源极电压Vds_d高于驱动晶体管DRT的栅极-源极电压Vgs_d。换句话说，在第一跟踪时段Tt1期间，驱动晶体管DRT可在饱和区中工作。

另一方面，在第一跟踪时段Tt1期间，感测晶体管SENT处于导通状态，并且感测晶体管SENT的漏极节点N2的电压升高。参照图9，可以确认，感测晶体管SENT的源极节点N5的电压据此升高。

第二跟踪时段Tt2可以是从第三时间点t3至第四时间点t4的时段。

在第二跟踪时段Tt2期间，第一节点N1和第二节点N2的电压可以以类似于第一跟踪时段Tt1的特征升高。换句话说，在第二跟踪时段Tt2期间，第一节点N1和第二节点N2的电压可在充电电压Vc的电压差保持的情况下升高。

在第二跟踪时段Tt2期间，驱动晶体管DRT可在线性区中工作。为了在线性区中工作，晶体管的漏极-源极电压Vds需要低于晶体管的栅极-源极电压Vgs。换句话说，在“Vds＜Vgs”的条件下，晶体管在线性区中工作。

驱动晶体管DRT的漏极节点的电压是驱动电压EVDD，栅极节点N1的电压从第一饱和电压Vsat1升高，并且源极节点N2的电压从第二饱和电压Vsat2升高。参照图9中示出的P1位置，在第三时间点t3，可以确认，驱动晶体管DRT的漏极-源极电压Vds_d的幅度与驱动晶体管DRT的栅极-源极电压Vgs_d的幅度相同。然后，在第三时间点t3之后，可以确认，驱动晶体管DRT的漏极-源极电压Vds_d的幅度小于驱动晶体管DRT的栅极-源极电压Vgs_d的幅度。换句话说，在第二跟踪时段Tt2期间，驱动晶体管DRT可在线性区中工作。

另一方面，在第二跟踪时段Tt2期间，感测晶体管SENT处于导通状态，并且感测晶体管SENT的漏极节点N2的电压升高。参照图9，据此，同样在第一跟踪时段Tt1之后的第二跟踪时段Tt2期间，可以确认，感测晶体管SENT的源极节点N5的电压升高。

在第二跟踪时段Tt2期间，感测晶体管SENT可在线性区中工作。这将在对第三跟踪时段Tt3的描述中进行详细描述。

第三跟踪时段Tt3可以是从第四时间点t4至第五时间点t5的时段。

在第三跟踪时段Tt3期间，第一节点N1和第二节点N2的电压可以以类似于第一跟踪时段Tt1的特征升高。换句话说，在第三跟踪时段Tt3期间，第一节点N1和第二节点N2的电压可在充电电压Vc的电压差保持的情况下升高。

同样在第二跟踪时段Tt2之后的第三跟踪时段Tt3期间，驱动晶体管DRT可在线性区中工作。

在第三跟踪时段Tt3期间，感测晶体管SENT可在饱和区中工作。参照图9，第三感测电压Vs3被提供到感测晶体管SENT的栅极节点，感测晶体管SENT的漏极节点N2的电压升高，并且感测晶体管SENT的源极节点N5的电压也升高。

可以确认，在第四时间点t4之前，感测晶体管SENT的漏极-源极电压Vds_s低于感测晶体管SENT的栅极-源极电压Vgs_s。换句话说，在第四时间点t4之前，感测晶体管SENT可在线性区中工作。

然而，可以确认，在第四时间点t4之后，感测晶体管SENT的漏极-源极电压Vds_s高于感测晶体管SENT的栅极-源极电压Vgs_s。换句话说，在第四时间点t4之后，感测晶体管SENT可在饱和区中工作。

换句话说，在第三跟踪时段Tt3期间，感测晶体管SENT可在饱和区中工作。根据在饱和区中工作的感测晶体管SENT，感测晶体管SENT可作为源极跟随器类型被驱动。

在第三跟踪时段Tt3期间，由于感测晶体管SENT可作为源极跟随器类型被驱动，所以感测晶体管SENT的源极节点N5的电压可用预定饱和电压Vsat3的电压电平饱和。

上述饱和电压Vsat3可以是比第三感测电压Vs3低感测晶体管SENT的阈值电压Vth_s的电压。换句话说，饱和电压Vsat3可以是“Vsat3＝Vs3–Vth_s”。例如，当第三感测电压Vs3是作为导通电平的栅极信号的栅极高电压VGH时，饱和电压Vsat3可升高到“VGH–Vth_s”。

此时，感测晶体管SENT的栅极-源极电压Vgs_s可与感测晶体管SENT的阈值电压Vth_s相同，因此感测晶体管SENT可切换至截止状态。

采样时段Ts可以是对感测晶体管SENT的源极节点N5的电压进行感测的时段。采样时段Ts可在电压跟踪时段Tt之后进行。

在采样时段Ts期间，导通电平的信号可被提供到采样开关SPRE。据此，感测晶体管SENT的源极节点N5的电压可由采样电路(未示出)感测。由于采样电路(未示出)可包括在数据驱动电路120中，所以数据驱动电路120可对作为感测晶体管SENT的源极节点N5的电压的感测电压Vsen进行感测。作为感测电压Vsen的饱和电压Vsat3可比第三感测电压Vs3低感测晶体管SENT的阈值电压Vth_s。

数据驱动电路120可包括模拟数字转换器ADC，并且数据驱动电路120可将模拟电压的感测电压Vsen转换成数字形式的感测数据Data_sen。之后，数据驱动电路120可将感测数据Data_sen发送到控制器140。

在接收到发送的感测数据Data_sen的之后，控制器140可确定感测晶体管SENT的阈值电压Vth_s的负偏移的程度。

负偏移的感测晶体管SENT的阈值电压Vth_s可表示在电压控制时段Tc期间的感测晶体管SENT的阈值电压Vth_s具有比在电压控制时段Tc之前的阈值电压感测时段期间的感测晶体管SENT的阈值电压Vth_s”低的电压值。例如，在电压控制时段Tc之前的阈值电压感测时段可以是在当前正被供电的显示装置100的电源被接通时进行的“上电感测处理”，或者在给当前正被供电的显示装置100供电之前进行的“关电感测处理”。

饱和电压Vsat3可通过感测数据Data_sen获取，并且饱和电压Vsat3可以是比第三感测电压Vs3低感测晶体管SENT的阈值电压Vth_s的电压。换句话说，饱和电压Vsat3可以是“Vsat3＝Vs3–Vth_s”。

另一方面，在发生阈值电压偏移之前，感测晶体管SENT的阈值电压Vth_s’可被感测并且存储在显示装置100中。换句话说，通过从第三感测电压Vs3减去在发生阈值电压偏移之前的感测晶体管SENT的阈值电压Vth_s’，然后从其减去饱和电压Vsat3所获得的计算值，可确定阈值电压的负偏移的程度。上述计算值可以是“Vs3+Vth_s-Vs3-Vth_s’”。

例如，当假定没有发生阈值电压偏移时，计算的值可以是0。作为另一示例，当假设发生负偏移时，计算出的值被导出为0以外的阈值电压的负偏移值。

换句话说，控制器140可导出阈值电压的负偏移值并且之后可补偿感测晶体管SENT的阈值电压Vth_s。将参照图10额外描述补偿过程。

图10是根据本公开内容的实施方式的与提供到感测晶体管SENT的栅极节点的电压相关的示图。

参照图10，可以确认，作为提供到感测晶体管SENT的栅极节点的电压的栅极高电压VGH和栅极低电压VGL1、VGL2。

参照图10，第一栅极低电压VGL1可以是在补偿之前提供到感测晶体管SENT的栅极节点的电压。

在控制器140确定感测晶体管SENT的阈值电压Vth_s已经负偏移的情况下，栅极低电压VGL可被调节为进一步降低并且被提供到感测晶体管SENT的栅极节点。例如，参照图10，虽然在补偿之前第一栅极低电压VGL1被提供到感测晶体管SENT的栅极节点，但是第二栅极低电压VGL2可被提供到感测晶体管SENT的栅极节点。据此，可补偿感测晶体管SENT的阈值电压Vth_s。

图11是根据本公开内容的实施方式的与用于补偿感测晶体管SENT的阈值电压Vth_s的电压相关的曲线图。

在驱动显示装置100的同时，感测晶体管SENT的阈值电压Vth_s可变化。

感测晶体管SENT的阈值电压Vth_s可根据驱动显示装置100的时间而不同地变化。参照图11中示出的“<补偿之前>”，在补偿感测晶体管SENT的阈值电压Vth_s之前，可以确认，感测晶体管SENT的阈值电压Vth_s彼此不同的四种情形。

第一情形(情形1)是感测晶体管SENT的阈值电压Vth_s没有负偏移的情形。例如，阈值电压Vth_s可以是0[V]。

第二情形(情形2)是感测晶体管SENT的阈值电压Vth_s已微弱负偏移的情形。例如，阈值电压Vth_s可以是-1[V]。

第三情形(情形3)是感测晶体管SENT的阈值电压Vth_s已中间负偏移的情形。例如，阈值电压Vth_s可以是-2[V]。

第四情形(情形4)是感测晶体管SENT的阈值电压Vth_s已强烈负偏移的情形。例如，阈值电压Vth_s可以是-3[V]。

参照图11，在第一情形(情形1)至第四情形(情形4)中，相同的感测晶体管SENT的栅极-源极电压Vgs_s可被施加至感测晶体管SENT的栅极节点。此时，流过感测晶体管SENT的电流可流动。第一电流I1流过第一情形(情形1)的感测晶体管SENT，第二电流12流过第二情形(情形2)的感测晶体管SENT，第三电流I3流过第三情形(情形3)的感测晶体管SENT，并且第四电流I4流过第四情形(情形4)的感测晶体管SENT。上述第一电流I1至第四电流I4的幅度的顺序可以是“I1＜12＜I3＜I4”。

换句话说，虽然相同的感测晶体管SENT的栅极-源极电压Vgs_s被施加至感测晶体管SENT的栅极节点，但是感测晶体管SENT不被正常控制。因此，需要补偿感测晶体管SENT的阈值电压Vth_s。

参照图11，根据提供到感测晶体管SENT的栅极节点的栅极低电压VGL的电压电平的控制，可补偿感测晶体管SENT的阈值电压Vth_s。

第一情形(情形1)是感测晶体管SENT的阈值电压Vth_s没有负偏移的情形，因此可提供第一栅极低电压VGL1而无需改变。

第二情形(情形2)是感测晶体管SENT的阈值电压Vth_s已微弱负偏移的情形，因此第一栅极低电压VGL1可被改变为第二栅极低电压VGL2并且被提供。

第三情形(情形3)是感测晶体管SENT的阈值电压Vth_s已中间负偏移的情形，因此第一栅极低电压VGL1可被改变为第三栅极低电压VGL3并被提供。

第四情形(情形4)是感测晶体管SENT的阈值电压Vth_s已强烈负偏移的情形，因此第一栅极低电压VGL1可被改变为第四栅极低电压VGL4并被提供。

参照图11，根据提供到感测晶体管SENT的栅极节点的栅极低电压VGL的电压电平的控制，可补偿感测晶体管SENT的阈值电压Vth_s。

例如，第一感测晶体管SENT1可接收提供的第一栅极低电压VGL1，并且第一感测晶体管以外的第二感测晶体管SENT2可接收提供的与第一栅极低电压VGL1不同的第二栅极低电压VGL2。

参照图11中示出的“<补偿之后>”，在补偿感测晶体管SENT的阈值电压Vth_s之后，当相同的感测晶体管SENT的栅极-源极电压Vgs_s被施加至感测晶体管SENT的栅极节点时，可以确认，在第一情形(情形1)至第四情形(情形1)的感测晶体管SENT中流动相同的电流I’。

换句话说，本公开内容的实施方式可提供一种能够对感测晶体管SENT的特征值变化进行感测的显示装置100和驱动方法。

本公开内容的实施方式可提供一种能够对与开口部相邻的晶体管的特征值变化进行感测的显示装置100和驱动方法。

本公开内容的实施方式可提供一种能够根据对与开口部相邻的晶体管的特征值变化进行感测来实现低功耗的显示装置100和驱动方法。

另一方面，参照图7，第一扫描晶体管’和第一感测晶体管’可设置在第21区域A21中，并且第二扫描晶体管’和第二感测晶体管’可设置在第22区域A22中。

可使用上述方法来补偿第一感测晶体管’和第二感测晶体管’的阈值电压Vth_s。

参照图7，在第21区域A21中，第一扫描晶体管’可与第一感测晶体管’设置在同一线上。根据设置在同一线上，第一感测晶体管’的阈值电压Vth的负偏移的程度和第一扫描晶体管’的阈值电压Vth的负偏移的程度可配置为相同。换句话说，基于第一感测晶体管’的阈值电压Vth信息，可补偿第一扫描晶体管’的阈值电压Vth。

参照图7，在第22区域A22中，第二扫描晶体管’可与第二感测晶体管’设置在同一线上。根据设置在同一线上，第二感测晶体管’的阈值电压Vth的负偏移的程度和第二扫描晶体管’的阈值电压Vth的负偏移的程度可配置为相同。换句话说，基于第二感测晶体管’的阈值电压Vth信息，可补偿第二扫描晶体管’的阈值电压Vth。

图12和图13是驱动根据本公开内容实施方式的用于对感测晶体管SENT进行感测的显示装置100的方法的流程图。

驱动用于对感测晶体管SENT进行感测的显示装置100的方法可包括：电压控制步骤S1210、电压跟踪步骤S1220、以及采样步骤S1230。

电压控制步骤S1210可以是提供感测电压Vs用以对感测晶体管SENT的特征值进行感测的步骤。

在电压控制步骤S1210中，第一感测电压Vs1可被提供到数据线DL。

在电压控制步骤S1210中，第二感测电压Vs2可被提供到驱动电压线DVL。

在电压控制步骤S1210中，第三感测电压Vs3可被提供到扫描晶体管SCT的栅极节点和感测晶体管SENT的栅极节点。根据提供的第三感测电压Vs3，扫描晶体管SCT和感测晶体管SENT可被切换至导通状态。

在电压控制步骤S1210中，通过向电源开关SPRE提供导通电平的信号，基准电压Vref可被提供到基准电压线RVL。基准电压Vref可以是第四感测电压Vs4。

电压跟踪步骤S1220可以是跟踪感测晶体管SENT的源极节点N5的电压的步骤。

在电压跟踪步骤S1220中，第一节点N1和第二节点N2的电压可在充电电压Vc的电压差保持的情况下升高。

参照图13，电压跟踪步骤S1220可包括第一跟踪步骤S1221、第二跟踪步骤S1222和第三跟踪步骤S1223。

第一跟踪步骤S1221可以是驱动晶体管DRT在饱和区中工作的步骤。

第二跟踪步骤S1222可以是驱动晶体管DRT在线性区中工作并且感测晶体管SENT在线性区中工作的步骤。

第三跟踪步骤S1223可以是感测晶体管SENT在饱和区中工作的步骤。根据在饱和区中工作的感测晶体管SENT，感测晶体管SENT可作为源极跟随器类型被驱动。

在第三跟踪步骤S1223中，感测晶体管SENT可作为源极跟随器类型被驱动，因此感测晶体管SENT的源极节点N5的电压可用预定饱和电压Vsat3的电压电平饱和。

采样步骤S1230可以是对感测晶体管SENT的源极节点N5的电压进行感测的步骤。

在采样步骤S1230中，导通电平的信号可被提供到采样开关SPRE。据此，可使用采样电路(未示出)对感测晶体管SENT的源极节点N5的电压进行感测。采样电路(未示出)可包括在数据驱动电路120中，因此数据驱动电路120可对作为感测晶体管SENT的源极节点N5的电压的感测电压Vsen进行感测。

上述本公开内容的实施方式可提供一种能够对感测晶体管SENT特征值变化进行感测的显示装置100和驱动方法。

本公开内容的实施方式可提供一种能够对与开口部相邻的晶体管的特征值变化进行感测的显示装置100和驱动方法。

本公开内容的实施方式可提供一种能够根据对与开口部相邻的晶体管的特征值变化进行感测来实现低功耗的显示装置100和驱动方法。下文中，将详细地进行描述。

下面将简要描述上述本公开内容的实施方式。

本公开内容的实施方式可提供一种显示装置，包括：驱动晶体管，所述驱动晶体管用于驱动发光元件；扫描晶体管，所述扫描晶体管电连接在第一节点与数据线之间，所述第一节点是所述驱动晶体管的栅极节点；以及感测晶体管，所述感测晶体管电连接在所述驱动晶体管的第二节点与基准电压线之间，其中被驱动为对所述感测晶体管的特征值进行感测的时段包括电压控制时段、电压跟踪时段和采样时段，并且，在所述电压控制时段期间，第一感测电压被提供到所述数据线，第二感测电压被提供到所述驱动晶体管的第三节点，第三感测电压被提供到所述扫描晶体管的栅极节点和所述感测晶体管的栅极节点，并且第四感测电压被提供到所述基准电压线。

所述第二感测电压可高于所述第三感测电压，并且所述第三感测电压可高于所述第四感测电压。

所述电压跟踪时段可以是跟踪所述感测晶体管和所述基准电压线进行电连接的连接节点的电压的时段，并且所述电压跟踪时段可在所述电压控制时段之后进行。

在所述电压跟踪时段期间，所述扫描晶体管可处于截止状态。

在所述电压跟踪时段期间，所述第一节点与所述第二节点之间的电压差可保持。

所述电压跟踪时段可包括第一跟踪时段、第二跟踪时段和第三跟踪时段。

在所述第一跟踪时段期间，所述第三节点与所述第二节点之间的电压差可大于所述第一节点与所述第二节点之间的电压差。

在所述第二跟踪时段期间，所述第三节点与所述第二节点之间的电压差可小于所述第一节点与所述第二节点之间的电压差。

在所述第三跟踪时段期间，所述第二节点与所述连接节点之间的电压差可大于所述感测晶体管的栅极节点与所述连接节点之间的电压差。

所述采样时段可以是对所述感测晶体管的源极节点的电压进行感测的时段，并且所述采样时段可在所述电压跟踪时段之后进行。

可进一步包括将所述第一感测电压提供到所述数据线的数据驱动电路，其中所述数据驱动电路包括：模数转换器，所述模数转换器用于感测所述基准电压线的电压；采样开关，所述采样开关控制所述基准电压线与所述模数转换器之间的连接；和初始化开关，所述初始化开关控制所述基准电压线与被提供基准电压的基准电压供应节点之间的连接。

作为所述感测晶体管的第一感测晶体管可接收提供的第一栅极低电压，并且所述第一感测晶体管以外的第二感测晶体管可接收提供的与所述第一栅极低电压不同的第二栅极低电压。

在所述电压控制时段期间的所述感测晶体管的阈值电压可具有比在所述电压控制时段之前的阈值电压感测时段期间的所述感测晶体管的阈值电压低的电压值。

所述感测晶体管和所述基准电压线可通过透明布线彼此电连接。

所述感测晶体管可设置为与开口部相邻，光从所述发光元件通过所述开口部输出。此外，在所述第一跟踪时段期间，所述驱动晶体管可在饱和区中工作，在所述第二跟踪时段期间，所述驱动晶体管可在线性区中工作并且所述感测晶体管可在线性区中工作，并且在所述第三跟踪时段期间，所述驱动晶体管可在线性区中工作并且所述感测晶体管可在饱和区中工作。而且，在所述第三跟踪时段期间，所述感测晶体管可作为源极跟随器类型被驱动。

一种显示装置的驱动方法，所述驱动方法包括：控制提供到包括驱动晶体管、扫描晶体管和感测晶体管在内的子像素的电压；跟踪所述感测晶体管的源极节点的电压；以及对所述感测晶体管的源极节点的电压进行感测，其中，在跟踪电压中，第一感测电压被提供到所述扫描晶体管的漏极节点，第二感测电压被提供到所述驱动晶体管的漏极节点，第三感测电压被提供到所述扫描晶体管的栅极节点和所述感测晶体管的栅极节点，并且第四感测电压被提供到所述感测晶体管的源极节点。

在控制电压中，所述第二感测电压可高于所述第三感测电压，并且所述第三感测电压可高于所述第四感测电压。

在跟踪电压中，所述感测晶体管的漏极-源极电压可低于所述感测晶体管的栅极-源极电压。

在对电压进行感测之后，作为所述感测晶体管的第一感测晶体管可接收提供的第一栅极低电压，并且所述第一感测晶体管以外的第二感测晶体管可接收提供的与所述第一栅极低电压不同的第二栅极低电压。

在控制电压中的所述感测晶体管的阈值电压可负偏移。

已经呈现了以上描述以使任意本领域技术人员能够制造并使用本公开内容的技术构思，并且已在特定应用及其要求的背景下提供了以上描述。对所描述的实施方式的各种修改、添加和替换对于本领域技术人员而言将是很显然的，并且在不背离本公开内容的精神和范围的情况下，可将本文限定的一般原理应用于其他实施方式和应用。以上描述和附图仅是为了说明目的而提供本公开内容的技术构思的示例。就是说，所公开的实施方式旨在例示本公开内容的技术构思的范围。