掌桥专利:专业的专利平台
掌桥专利
首页

用于驱动多模信道的多电压操作

文献发布时间:2023-06-19 13:46:35


用于驱动多模信道的多电压操作

本专利申请要求2020年4月15日提交的布洛克斯(Brox)等人的名称为“用于驱动多模信道的多电压操作(MULTI-VOLTAGE OPERATION FOR DRIVING A MULTI-MODECHANNEL)”的第16/849,746号美国专利申请和2019年4月22日提交的布洛克斯(BROX)等人的名称为“用于驱动多模信道的多电压操作(MULTI-VOLTAGE OPERATION FOR DRIVING AMULTI-MODE CHANNEL)”的第62/836,870号美国临时专利申请的优先权,所述申请中的每一个让与给本受让人且所述申请中的每一个明确地以全文引用的方式并入本文中。

背景技术

以下大体上涉及一种包含至少一个存储器装置的系统,且更具体地,涉及用于驱动多模信道的多电压操作。

存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等的各种电子装置中。通过对存储器装置的不同状态进行编程来存储信息。例如,二进制装置最经常存储两个状态中的一个,经常由逻辑1或逻辑0表示。在其它装置中,可存储两个以上状态。为了存取所存储信息,装置的组件可读取或感测存储器装置中的至少一个所存储状态。为了存储信息,装置的组件可写入或编程存储器装置中的状态。

存在各种类型的存储器装置,包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可以是易失性或非易失性的。非易失性存储器,例如FeRAM,可维持其所存储逻辑状态很长一段时间,即使无外部电源存在也是这样。例如DRAM的易失性存储器装置在与外部电源断开连接时可能会丢失其所存储的状态。

在一些系统中,装置可经由一或多个信道与一或多个其它装置耦合,其中所述装置和所述其它装置可经由信道通信。一组一或多个信道可被称为接口。例如,在存储器系统中,存储器装置可经由一或多个接口与主机装置(例如,处理器)耦合,所述接口中的每一个可以包含至少一个信道。

附图说明

图1示出根据本文公开的实例支持用于驱动多模信道的多电压操作的系统的实例。

图2示出根据本文公开的实例支持用于驱动多模信道的多电压操作的存储器裸片的实例。

图3A根据本文公开的实例支持用于驱动多模信道的多电压操作的系统的实例。

图3B示出根据本文公开的实例与用于驱动多模信道的多电压操作相关联的信号的实例。

图4A示出根据本文公开的实例支持用于驱动多模信道的多电压操作的系统的实例。

图4B示出根据本文公开的实例与用于驱动多模信道的多电压操作相关联的信号的实例。

图5A示出根据本文公开的实例与用于驱动多模信道的多电压操作相关联的时序图的实例。

图5B示出根据本文公开的实例与用于驱动多模信道的多电压操作相关联的信号的实例。

图5C示出根据本文公开的实例与用于驱动多模信道的多电压操作相关联的信号的实例。

图6示出根据本文公开的实例支持用于驱动多模信道的多电压操作的过程流的实例。

图7示出根据本公开的方面支持用于驱动多模信道的多电压操作的装置的框图。

图8示出根据本公开的方面支持用于驱动多模信道的多电压操作的装置的框图。

图9到11示出流程图,示出根据本文公开的实例支持用于驱动多模信道的多电压操作的一或多种方法。

具体实施方式

在一些情况下,计算系统中的装置之间的信道可以包括一或多个终端,其中终端可以配置成(例如,通过减少噪声、减少串扰或通过其它机制)促进经由信道交换的信号的完整性。例如,信道可以是低电平端接的,在这种情况下,信道可以经由配置的阻抗组件(终端)耦合到低于系统中至少一个其它电压基准的电压基准,例如可以被称为VSS的接地基准或负电压基准。作为另一实例,信道可以是高电平端接的,在这种情况下,信道可以经由配置的阻抗组件(终端)耦合到高于系统中至少一个其它电压基准的电压基准,例如可被称为VDD的正电压基准。低电平端接或高电平端接的信道通常可被称为端接信道或处于端接模式,并且配置的阻抗组件的阻抗可被称为终端阻抗或信道阻抗。

虽然端接信道可促进信号完整性,但它也可能通过降低信道与终端阻抗所耦合到的电压基准之间的阻抗而增加功耗。相反,移除终端阻抗至少在理论上(例如,忽略寄生效应)可能导致信道与电压基准之间的开路,与信道耦合的装置内部的任何电流路径除外。在没有配置的终端阻抗的情况下操作的信道通常可被称为无端接信道或无端接模式。

因此,在可能与端接信道相关联的信号完整性益处与可能与无端接信道相关联的功耗益处之间可能存在权衡。如本文所描述,计算系统可以通过包含可以从端接切换到无端接的一或多个信道(例如,作为接口的一部分)来利用这种权衡。在一些情况下,信道处于端接模式还是无端接模式可能与计算系统的当前模式有关。例如,计算系统的第一模式可对应于高功率的高速模式,其可涉及处理密集型功能。另外或替代地,这种第一模式可以与高数据速率以及系统装置之间(例如,在存储器装置与用于存储器装置的主机装置(例如,中央处理单元(CPU)或图形处理单元(GPU))之间)的一或多个端接信道的用途相关联。作为另一实例,计算系统的第二模式可对应于其中处理要求或需求可能最小的低功率模式,类似于空闲模式。另外或替代地,这种第二模式可与系统装置之间的低数据速率相关联,并且在第一模式下端接的信道可在第二模式下无端接。

在一些情况下,将信道从端接模式变为无端接模式可能会影响信道上的信令的电压摆幅(范围)。例如,在低端接模式中,终端阻抗可充当分压器,其使得信道上的信令上限为生成信令的驱动器的电源电压的一部分(例如,如果驱动器的电源电压为VDD,则由于驱动器与终端阻抗之间的阻抗匹配,信道上的电压可能限制为VDD的一半)。然而,在无端接模式下,信道上的信令上限可能等于生成信令的驱动器的电源电压(例如,VDD),并且信道上的电压可能在轨之间摆动(例如,从VSS到VDD,其中VSS是驱动器的较低电源电压)。

与端接时相比,当信道无端接时,信道上信令的不同(例如,增加的)电压摆幅可能有一或多个相关缺点。例如,在一些系统中,信道可能与最大操作电压相关联。信道的最大操作电压可以基于接收信令的装置的一或多个组件。在一些情况下,例如,接收装置可以采用具有电压容差(例如,栅极氧化物击穿电压)的一或多个晶体管,并且如果信道上的电压超过晶体管的电压容差,则晶体管可能被破坏或以其它方式变得不可用。具有较低电压容差的晶体管(例如,较薄栅极氧化物层)在一些情况下可提供较快开关速度、较小形状因数或其它益处,但当在接收装置中使用时,此类晶体管可能限制信道的最大操作电压。因此,当信道无端接时,信道上的信令的不同(例如,增加的)电压摆幅可能导致信道上的电压超过电压容差,这可能限制接收装置包含具有期望性能特性的晶体管或其它组件的能力。作为另一实例,与端接时相比,当信道无端接时,信道上的信令的不同(例如,增加的)电压摆幅可能导致接收装置处的复杂性增加,因为接收装置可能需要根据信道模式监控具有不同电压电平的信令。

然而,本文描述的系统和技术可支持基于信道模式在传输装置处使用不同的电压电平。例如,可以基于信道阻抗(例如,基于信道是端接还是无端接的)来调整传输装置处的驱动器的电压电源。在一些情况下,驱动器的电压电源可设置为当信道端接时为第一(例如,高)电压到当信道无端接时为第二(例如,低)电压。第一和第二电压可以配置成使得当信道在端接模式与无端接模式之间切换时,信道上的电压保持不变或在很大程度上保持不变。例如,当电压电源被设置为第一电压并且信道端接时,信道上的信令可以达到上限,并且第二电压可以配置成等于所述上限。此外,在一些情况下,驱动器可配置成与信道无端接时相比,当信道端接时以不同的数据速率(例如,更高的波特率、更高的调制阶或两者)在信道上输出信令。在一些情况下,传输装置可以是存储器装置,并且接收装置可以是存储器装置的主机装置,反之亦然。

因此,例如,本文描述的系统和技术可支持在需要较高数据速率或其它性能益处时使信道端接,以及在需要较低功耗或其它性能益处时使信道无端接。另外或替代地,本文描述的系统和技术可支持在接收装置处使用具有较低电压容差的组件(例如,具有较快开关速度或较小形状因数的晶体管),降低接收装置的一或多个方面的复杂性,或提供其它益处。

首先在参考图1和2描述的存储器系统和装置的上下文中描述本公开的特征。在参考图3-6描述的支持用于驱动多模信道的多电压操作的系统、信道上的相关信号和相关过程流的上下文中描述本公开的特征。通过与参考图7-10描述的用于驱动多模信道的多电压操作相关的设备图和流程图进一步示出和描述本公开的这些和其它特征。

图1示出根据本文公开的实例利用一或多个存储器装置的系统100的实例。系统100可包含外部存储器控制器105、存储器装置110以及将外部存储器控制器105与存储器装置110耦合的多个信道115。系统100可包含一或多个存储器装置,但为易于描述,可将所述一或多个存储器装置描述为单个存储器装置110。

系统100可包含例如计算装置、移动计算装置、无线装置或图形处理装置等电子装置的部分。系统100可以是便携式电子装置的实例。系统100可以是计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置等的实例。存储器装置110可以是配置成存储用于系统100的一或多个其它组件的数据的系统的组件。在一些实例中,系统100配置成用于使用基站或接入点与其它系统或装置进行双向无线通信。在一些实例中,系统100能够进行机器类型通信(MTC)、机器对机器(M2M)通信或装置对装置(D2D)通信。

系统100的至少部分可以是主机装置的实例。这类主机装置可以是使用存储器来执行过程的装置的实例,所述装置例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置、一些其它固定或便携式电子装置等。在一些情况下,主机装置可指代实施外部存储器控制器105的功能的硬件、固件、软件或其组合。在一些情况下,外部存储器控制器105可被称为主机或主机装置。在一些实例中,系统100为图形卡。

在一些情况下,存储器装置110可以是配置成与系统100的其它组件通信并提供可供系统100使用或参考的物理存储器地址或其它空间的独立装置或组件。在一些实例中,存储器装置110可配置成与至少一或多种不同类型的系统100合作。系统100的组件和存储器装置110之间的信令可用来支持调制信号的调制方案、用于传送信号的不同引脚设计、系统100和存储器装置110的不同封装、系统100与存储器装置110之间的时钟信令和同步、定时惯例和/或其它因素。

存储器装置110可配置成存储用于系统100的组件的数据。在一些情况下,存储器装置110可充当系统100的从属型装置(例如,对系统100通过外部存储器控制器105提供的命令作出响应及执行所述命令)。此类命令可以包含用于存取操作的存取命令,例如用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令。存储器装置110可包含支持用于数据存储的所要或指定容量的两个或更多个存储器裸片160(例如,存储器芯片)。包含两个或更多个存储器裸片的存储器装置110可被称为多裸片存储器或封装(也称为多芯片存储器或封装)。

系统100可进一步包含处理器120、基本输入/输出系统(BIOS)组件125、一或多个外围组件130和输入/输出(I/O)控制器135。系统100的组件可以使用总线140彼此电子连通。

处理器120可配置成控制系统100的至少部分。处理器120可以是通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件,或其可以是这些类型的组件的组合。在此类情况下,处理器120可以是中央处理单元(CPU)、图形处理单元(GPU)、通用GPU(GPGPU)或芯片上系统(SoC)的实例,以及其它实例。

BIOS组件125可以是包含作为固件操作的BIOS的软件组件,它可初始化并运行系统100的各种硬件组件。BIOS组件125还可管理处理器120与系统100的各种组件之间的数据流,所述各种组件例如是外围组件130、I/O控制器135等。BIOS组件125可包含存储在只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。

外围组件130可以是任何输入装置或输出装置,或用于此类装置的接口,其可以集成到系统100中或与所述系统集成。实例可以包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口,或外围卡插槽,例如外围组件互连(PCI)或专用图形端口。外围组件130可以是所属领域的技术人员理解为外围设备的其它组件。

I/O控制器135可管理处理器120与外围组件130、输入145或输出150之间的数据通信。I/O控制器135可以管理未集成到系统100中或未与所述系统集成的外围设备。在一些情况下,I/O控制器135可以表示到外部外围组件的物理连接或端口。

输入145可以表示系统100外部的装置或信号,其将信息、信号或数据提供到系统100或其组件。这可包含用户接口或与其它装置或在其它装置之间的接口。在一些情况下,输入145可以是经由一或多个外围组件130与系统100介接的外围装置,或可以由I/O控制器135管理。

输出150可以表示在系统100外部的装置或信号,其配置成从系统100或其任何组件接收输出。输出150的实例可包含显示器、音频扬声器、打印装置或印刷电路板上的另一处理器等。在一些情况下,输出150可以是经由一或多个外围组件130与系统100介接的外围装置,或可以由I/O控制器135管理。

系统100的组件可由经设计以执行其功能的通用或专用电路系统构成。这可包含配置成执行本文描述的功能的各种电路元件,例如,导线、晶体管、电容器、电感器、电阻器、放大器或其它有源或无源元件。

存储器装置110可以包含装置存储器控制器155和一或多个存储器裸片160。每个存储器裸片160可以包含本地存储器控制器165(例如,本地存储器控制器165-a、本地存储器控制器165-b和/或本地存储器控制器165-N)和存储器阵列170(例如,存储器阵列170-a、存储器阵列170-b和/或存储器阵列170-N)。存储器阵列170可以是存储器单元的集合(例如,网格),其中每个存储器单元配置成存储至少一个数字数据位。参考图2更详细地描述存储器阵列170和/或存储器单元的特征。

存储器装置110可以是二维(2D)存储器单元阵列的实例,也可以是三维(3D)存储器单元阵列的实例。例如,2D存储器装置可包含单个存储器裸片160。3D存储器装置可包含两个或更多个存储器裸片160(例如,存储器裸片160-a、存储器裸片160-b和/或任何数量的存储器裸片160-N)。在3D存储器装置中,多个存储器裸片160-N可以堆叠在彼此的顶部上。在一些情况下,3D存储器装置中的存储器裸片160-N可被称为层面、层级、层或裸片。3D存储器装置可包含任何数量的堆叠存储器裸片160-N(例如,二连、三连、四连、五连、六连、七连、八连)。相比于单个2D存储器装置,这可增加可以位于衬底上的存储器单元的数量,继而可以降低制造成本或提高存储器阵列的性能,或这两者。在某一3D存储器装置中,不同层面可共享至少一个公共存取线,使得一些层面可以共享字线、数字线和/或板线中的至少一个。

装置存储器控制器155可以包含配置成控制存储器装置110的操作的电路或组件。因而,装置存储器控制器155可以包含使存储器装置110能执行命令的硬件、固件和软件,且可配置成接收、传输或执行关于存储器装置110的命令、数据或控制信息。装置存储器控制器155可配置成与外部存储器控制器105、一或多个存储器裸片160或处理器120通信。在一些情况下,存储器装置110可以从外部存储器控制器105接收数据和/或命令。例如,存储器装置110可以接收指示存储器装置110将代表系统100的组件(例如,处理器120)存储某些数据的写入命令,或接收指示存储器装置110将把存储于存储器裸片160中的某些数据提供到系统100的组件(例如,处理器120)的读取命令。在一些情况下,装置存储器控制器155可与存储器裸片160的本地存储器控制器165结合控制本文所描述的存储器装置110的操作。装置存储器控制器155和/或本地存储器控制器165中包含的组件的实例可包含用于对从外部存储器控制器105接收的信号进行解调的接收器、用于调制和传输信号到外部存储器控制器105的解码器、逻辑、解码器、放大器、滤波器等。

本地存储器控制器165(例如,存储器裸片160的本地)可配置成控制存储器裸片160的操作。而且,本地存储器控制器165可配置成与装置存储器控制器155通信(例如,接收及传输数据和/或命令)。本地存储器控制器165可支持装置存储器控制器155以控制如本文中所描述的存储器装置110的操作。在一些情况下,存储器装置110不包含装置存储器控制器155,且本地存储器控制器165或外部存储器控制器105可执行本文中所描述的各种功能。因此,本地存储器控制器165可配置成与装置存储器控制器155通信,与其它本地存储器控制器165通信,或直接与外部存储器控制器105或处理器120通信。

外部存储器控制器105可配置成实现系统100的组件(例如,处理器120)与存储器装置110之间的信息、数据和/或命令的传达。外部存储器控制器105可以充当系统100的组件与存储器装置110之间的联络,使得系统100的组件可不需要知道存储器装置的操作细节。系统100的组件可以向外部存储器控制器105呈现外部存储器控制器105满足的请求(例如,读取命令或写入命令)。外部存储器控制器105可转换或转译在系统100的组件与存储器装置110之间交换的通信。在一些情况下,外部存储器控制器105可包含产生共同(源)系统时钟信号的系统时钟。在一些情况下,外部存储器控制器105可以包含生成公共(源)数据时钟信号的公共数据时钟。

在一些情况下,外部存储器控制器105或系统100的其它组件或其在本文中所描述的功能可由处理器120实施。例如,外部存储器控制器105可以是由处理器120或系统100的其它组件实施的硬件、固件或软件或其某一组合。尽管外部存储器控制器105被描绘为在存储器装置110外部,但是在一些情况下,外部存储器控制器105或其在本文中所描述的功能可由存储器装置110实施。例如,外部存储器控制器105可以是由装置存储器控制器155或一或多个本地存储器控制器165实施的硬件、固件或软件或其某一组合。在一些情况下,外部存储器控制器105可分布在处理器120及存储器装置110上,使得外部存储器控制器105的部分由处理器120实施,且其它部分由装置存储器控制器155或本地存储器控制器165实施。同样地,在一些情况下,本文中归属于装置存储器控制器155或本地存储器控制器165的一或多个功能可在一些情况下由外部存储器控制器105(与处理器120分离或包含在所述处理器中)执行。

系统100的组件可使用多个信道115与存储器装置110交换信息。在一些实例中,信道115可实现外部存储器控制器105与存储器装置110之间的通信。每个信道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如,导体)。例如,信道115可包含第一端子,所述第一端子包含外部存储器控制器105处的一或多个引脚或衬垫以及存储器装置110处的一或多个引脚或衬垫。引脚可以是系统100的装置的导电输入或输出点的实例,且引脚可配置成充当信道的部分。

在一些情况下,端子的引脚或衬垫可以是信道115的信号路径的一部分。额外信号路径可与信道的端子耦合以用于在系统100的组件内路由信号。例如,存储器装置110可包含信号路径(例如,存储器装置110或其组件内部,例如在存储器裸片160内部的信号路径),所述信号路径将信号从信道115的端子路由到存储器装置110的各个组件(例如,装置存储器控制器155、存储器裸片160、本地存储器控制器165、存储器阵列170)。

在一些实例中,信道115可与不可超过的最大操作电压(电压限制)相关联。例如,外部存储器控制器105或系统100的另一方面可以包含具有电压容差的一或多个晶体管,超过所述电压容差,晶体管的操作可能不当受损,这可能限制可在与外部存储器控制器耦合的信道115上使用的电压。

在一些情况下,如本文所描述,可以配置信道115与电压基准(例如,接地基准或VSS)之间的终端阻抗,包含在系统100的操作期间动态配置(例如,取决于系统100的操作模式)。例如,与信道115耦合的装置(例如,外部存储器控制器105)可以将信道115与对应终端阻抗耦合以将信道置于端接模式,并且可以将信道115与对应终端阻抗解耦以将信道置于无端接模式。

在传输装置(例如,存储器装置110)与接收装置(例如,外部存储器控制器105)之间承载信令的信道115的上下文中,传输装置或接收装置可以配置(调整、切换、改变)终端阻抗并向其它装置指示信道的模式(例如,阻抗、端接与无端接)。尽管本文描述的实例可能将接收装置描述为操作信道115(例如,配置所述信道的终端阻抗)且向传输装置传输相关指示,但应理解,本文描述的实例可适用于传输装置操作信道115(例如,配置所述信道的终端阻抗)且可能向接收装置传输一或多个相关指示。

为了确保信道上的电压不超过信道的最大操作电压,不管信道115的阻抗如何,可以基于信道115是端接还是无端接或基于信道115的阻抗而(例如,动态地)调整用于与耦合到信道115的另一装置相关联的驱动器(例如,与存储器装置110相关联的驱动器)的电压电源。例如,当信道115无端接时,可以将用于驱动器的电压电源设置为比信道115端接时更低的电压。

信道115(和相关联的信号路径和端子)可专用于传达特定类型的信息。在一些情况下,信道115可以是聚合信道且因此可以包含多个单独的信道,其中的每一个可以单独地在端接或无端接之间切换。例如,数据信道190可以是x4(例如,包含四个信号路径)、x8(例如,包含八个信号路径)、xl6(包含十六个信号路径)等。经由信道传达的信号可使用双数据速率(DDR)信令。例如,信号的一些符号可记录在时钟信号的上升沿上,并且信号的其它符号可记录在时钟信号的下降沿上。在信道上传达的信号可使用单数据速率(SDR)信令。例如,可针对每一时钟循环记录信号的一个符号。

在一些情况下,信道115可包含一或多个命令和地址(CA)信道186。CA信道186可配置成在外部存储器控制器105与存储器装置110之间传送命令,包含与命令相关联的控制信息(例如,地址信息)。例如,CA信道186可包含关于所需数据的地址的读取命令。在一些情况下,CA信道186可寄存在上升时钟信号沿和/或下降时钟信号沿上。在一些情况下,CA信道186可包含任何数量的信号路径以解码地址和命令数据(例如,八个或九个信号路径)。

在一些情况下,信道115可包含一或多个时钟信号(CK)信道188。CK信道188可配置成在外部存储器控制器105与存储器装置110之间传达一或多个共同时钟信号。每个时钟信号可配置成在高状态与低状态之间振荡,且协调外部存储器控制器105和存储器装置110的动作。在一些情况下,时钟信号可以是差分输出(例如,CK_t信号和CK_c信号)且可相应地配置CK信道188的信号路径。在一些情况下,时钟信号可以是单端的。CK信道188可包含任何数量的信号路径。在一些情况下,时钟信号CK(例如,CK_t信号和CK_c信号)可提供用于存储器装置110的命令和寻址操作或者存储器装置110的其它系统范围内的操作的定时基准。时钟信号CK因此可不同地称为控制时钟信号CK、命令时钟信号CK或系统时钟信号CK。系统时钟信号CK可以由系统时钟生成,所述系统时钟可以包含一或多个硬件组件(例如,振荡器、晶体、逻辑门、晶体管等)。

在一些情况下,信道115可包含一或多个数据(DQ)信道190。数据信道190可配置成在外部存储器控制器105与存储器装置110之间传达数据和/或控制信息。例如,数据信道190可传达(例如,双向)将写入到存储器装置110的信息或从存储器装置110读取的信息。

在一些情况下,信道115可包含可专用于其它目的的一或多个其它信道192。这些其它信道192可包含任何数量的信号路径。

在一些情况下,其它信道192可包含一或多个写入时钟信号(WCK)信道。虽然WCK中的‘W’在名义上可代表“写入”,但写入时钟信号WCK(例如,WCK_t信号和WCK_c信号)可提供一般用于存储器装置110的存取操作的定时基准(例如,用于读取和写入操作两者的定时基准)。因此,写入时钟信号WCK也可被称为数据时钟信号WCK。WCK信道可配置成在外部存储器控制器105与存储器装置110之间传达公共数据时钟信号。数据时钟信号可配置成协调外部存储器控制器105和存储器装置110的存取操作(例如,写入操作或读取操作)。在一些情况下,写入时钟信号可以是差分输出(例如,WCK_t信号和WCK_c信号),并且WCK信道的信号路径可以相应地予以配置。WCK信道可包含任何数量的信号路径。数据时钟信号WCK可以由数据时钟生成,所述数据时钟可以包含一或多个硬件组件(例如,振荡器、晶体、逻辑门、晶体管等)。

在一些情况下,其它信道192可以包含一或多个错误检测码(EDC)信道。EDC信道可配置成传达错误检测信号,例如校验和,以提高系统可靠性。EDC信道可包含任何数量的信号路径。

信道115可以使用多种不同架构将外部存储器控制器105与存储器装置110耦合。各种架构的实例可包含总线、点对点连接、纵横开关、例如硅内插件等高密度内插件,或形成于有机衬底中的信道,或其某一组合。例如,在一些情况下,信号路径可以至少部分地包含高密度内插件,例如硅内插件或玻璃内插件。

可以使用各种不同的调制方案来调制在信道115上传达的信号。在一些情况下,可以使用二进制符号(或二进制级)调制方案来调制在外部存储器控制器105与存储器装置110之间传达的信号。二进制符号调制方案可以是M进制调制方案的实例,其中M等于二。二进制符号调制方案的每个符号可配置成表示一个数字数据位(例如,符号可以表示逻辑1或逻辑0)。二进制符号调制方案的实例包含但不限于不归零(NRZ)、单极编码、双极编码、曼彻斯特编码、具有两个符号的脉冲振幅调制(PAM)(例如,PAM2)等。

在一些情况下,可以使用多符号(或多电平)调制方案来调制在外部存储器控制器105与存储器装置110之间传送的信号。多符号调制方案可以是M进制调制方案的实例,其中M大于或等于三。多符号调制方案的每个符号可配置成表示多于一个数字数据位(例如,符号可表示逻辑00、逻辑01、逻辑10或逻辑11)。多符号调制方案的实例包含但不限于PAM3、PAM4、PAM8等、正交幅值调制(QAM)、正交相移键控(QPSK)等。多符号信号(例如,PAM3信号或PAM4信号)可以是使用包含用以对多于一个信息位进行编码的至少三个层级的调制方案来调制的信号。多符号调制方案和符号可替代地被称为非二进制、多位或较高阶调制方案和符号。

在一些实例中,用于传输装置的驱动器可在信道具有第一阻抗(例如,端接)时在信道上输出使用第一调制方案的信令,且在信道具有第二阻抗(例如,无端接)时在信道上输出使用第二调制方案的信令。第一调制方案可比第二调制方案(例如,PAM2或NRZ)具有更高阶(例如,PAM3或PAM4)。

图2示出根据如本文公开的实例的存储器裸片200的实例。存储器裸片200可以是参考图1描述的存储器裸片160的实例。在一些情况下,存储器裸片200可以被称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可以包含一或多个可编程以存储不同逻辑状态的存储器单元205。每个存储器单元205可以是可编程的以存储两个或更多个状态。例如,存储器单元205可配置成每次存储一个数字逻辑位(例如,逻辑0和逻辑1)。在一些情况下,单个存储器单元205(例如,多级存储器单元)可配置成每次存储多于一个数字逻辑位(例如,逻辑00、逻辑01、逻辑10或逻辑11)。

存储器单元205可以将表示可编程状态的电荷存储在电容器中。DRAM架构可以包含电容器,所述电容器包含电介质材料以存储表示可编程状态的电荷。在其它存储器架构中,其它存储装置和组件也是可能的。例如,可使用非线性电介质材料。

可通过激活或选择例如字线210和/或数字线215等存取线而在存储器单元205上执行例如读取和写入等操作。在一些情况下,数字线215也可被称为位线。对存取线、字线和数字线或其类似物的引用可以互换,但不影响理解或操作。激活或选择字线210或数字线215可包含将电压施加到相应线。

存储器裸片200可包含布置成网格状图案的存取线(例如,字线210和数字线215)。存储器单元205可定位于字线210和数字线215的相交点处。通过偏置字线210和数字线215(例如,对字线210或数字线215施加电压),可在其相交点处存取单个存储器单元205。

可以通过行解码器220或列解码器225来控制对存储器单元205的存取。例如,行解码器220可以从本地存储器控制器260接收行地址,并基于接收到的行地址来激活字线210。列解码器225可以从本地存储器控制器260接收列地址且可以基于接收到的列地址来激活数字线215。例如,存储器裸片200可包含标记为WL_1至WL_M的多个字线210以及标记为DL_1至DL_N的多个数字线215,其中M和N取决于存储器阵列的大小。因此,通过激活字线210和数字线215,例如WL_1和DL_3,可以存取其相交处的存储器单元205。呈二维或三维配置的字线210和数字线215的相交可以被称为存储器单元205的地址。

存储器单元205可包含逻辑存储组件,例如电容器230和切换组件235。电容器230可以是电介质电容器或铁电电容器的实例。电容器230的第一节点可与切换组件235耦合,且电容器230的第二节点可与电压源240耦合。在一些情况下,电压源240可以是单元板基准电压,例如Vpl,或可接地,例如Vss。在一些状况下,电压源240可以是与板线驱动器耦合的板线的实例。开关组件235可以是选择性地建立或撤销建立两个组件之间的电子连通的晶体管或任何其它类型的开关装置的实例。

可以通过激活或去激活开关组件235来实现选择或取消选择存储器单元205。电容器230可以使用开关组件235与数字线215电子连通。例如,当去激活开关组件235时,电容器230可与数字线215隔离,且当激活开关组件235时,电容器230可与数字线215耦合。在一些情况下,开关组件235是晶体管,且其操作可通过将电压施加到晶体管栅极来控制,其中晶体管栅极与晶体管源极之间的电压差可大于或小于晶体管的阈值电压。在一些情况下,开关组件235可以是p型晶体管或n型晶体管。字线210可与开关组件235的栅极电子连通,且可基于施加到字线210的电压而激活/撤销激活开关组件235。

字线210可以是与存储器单元205电子连通的导电线,其用以对存储器单元205执行存取操作。在一些架构中,字线210可与存储器单元205的开关组件235的栅极电子连通,且可配置成控制存储器单元的开关组件235。在一些架构中,字线210可以与存储器单元205的电容器的节点电子连通,且存储器单元205可不包含开关组件。

数字线215可以是连接存储器单元205与感测组件245的导线。在一些架构中,存储器单元205可在存取操作的部分期间选择性地与数字线215耦合。例如,字线210和存储器单元205的切换组件235可配置成耦合和/或隔离存储器单元205的电容器230和数字线215。在一些架构中,存储器单元205可与数字线215电子连通(例如,恒定)。

感测组件245可配置成检测存储器单元205的电容器230上存储的状态(例如,电荷),且基于存储状态确定存储器单元205的逻辑状态。在一些状况下,由存储器单元205存储的电荷可能极小。因此,感测组件245可包含一或多个感测放大器以放大由存储器单元205输出的信号。感测放大器可检测在读取操作期间数字线215的电荷的小改变,且可基于检测到的电荷产生对应于逻辑状态0或逻辑状态1的信号。在读取操作期间,存储器单元205的电容器230可以输出信号(例如,释放电荷)到其对应的数字线215。所述信号可以使数字线215的电压改变。感测组件245可配置成将跨越数字线215从存储器单元205接收的信号与基准信号250(例如,基准电压)进行比较。感测组件245可以基于所述比较确定存储器单元205的所存储状态。例如,在二进制信令中,如果数字线215具有比基准信号250高的电压,那么感测组件245可确定存储器单元205的存储状态是逻辑1,并且如果数字线215具有比基准信号250低的电压,那么感测组件245可确定存储器单元205的存储状态是逻辑0。感测组件245可包含各种晶体管或放大器以检测和放大信号的差。在一些情况下,感测组件245可以是另一组件(例如,列解码器225、行解码器220)的一部分。在一些状况下,感测组件245可与行解码器220或列解码器225电子连通。

本地存储器控制器260可以通过各种组件(例如,行解码器220、列解码器225和感测组件245)控制存储器单元205的操作。本地存储器控制器260可以是参考图1描述的本地存储器控制器165的实例。在一些情况下,行解码器220、列解码器225和感测组件245中的一或多者可以与本地存储器控制器260处于相同位置。本地存储器控制器260可配置成从外部存储器控制器105(或参考图1描述的装置存储器控制器155)接收命令和/或数据,将命令和/或数据转化成存储器裸片200可使用的信息,对存储器裸片200执行一或多个操作,且响应于执行一或多个操作将数据从存储器裸片200传达到外部存储器控制器105(或装置存储器控制器155)。本地存储器控制器260可产生行和列地址信号以激活目标字线210和目标数字线215。本地存储器控制器260还可以产生和控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说,本文所论述的施加电压或电流的振幅、形状或持续时间可经调整或变化,且针对在操作存储器裸片200中论述的各种操作可以是不同的。

在一些情况下,本地存储器控制器260可配置成对存储器裸片200的一或多个存储器单元205执行写入操作(例如,编程操作)。在写入操作期间,存储器裸片200的存储器单元205可经编程以存储所需逻辑状态。在一些状况下,可以在单个写入操作期间对多个存储器单元205进行编程。本地存储器控制器260可以识别将执行写入操作的目标存储器单元205。本地存储器控制器260可以识别与目标存储器单元205电子连通的目标字线210和目标数字线215(例如,目标存储器单元205的地址)。本地存储器控制器260可激活目标字线210和目标数字线215(例如,对字线210或数字线215施加电压),以存取目标存储器单元205。本地存储器控制器260可在写入操作期间对数字线215施加特定信号(例如,电压)以在存储器单元205的电容器230中存储特定状态(例如,电荷),所述特定状态(例如,电荷)可指示所需逻辑状态。

在一些情况下,本地存储器控制器260可配置成在存储器裸片200的一或多个存储器单元205上执行读取操作(例如,感测操作)。在读取操作期间,可确定存储于存储器裸片200的存储器单元205中的逻辑状态。在一些状况下,可在单个读取操作期间感测多个存储器单元205。本地存储器控制器260可以识别将执行读取操作的目标存储器单元205。本地存储器控制器260可以识别与目标存储器单元205电子连通的目标字线210和目标数字线215(例如,目标存储器单元205的地址)。本地存储器控制器260可激活目标字线210和目标数字线215(例如,将电压施加到字线210或数字线215),以存取目标存储器单元205。目标存储器单元205可响应于偏置存取线将信号传递到感测组件245。感测组件245可以放大信号。本地存储器控制器260可以触发感测组件245(例如,锁存感测组件),因由此将从存储器单元205接收的信号与参考信号250进行比较。基于所述比较,感测组件245可以确定存储在存储器单元205上的逻辑状态。作为读取操作的部分,本地存储器控制器260可以将存储在存储器单元205上的逻辑状态传达到外部存储器控制器105(或装置存储器控制器155)。

在一些存储器架构中,存取存储器单元205可能使存储在存储器单元205中的逻辑状态降级或毁坏。例如,在DRAM架构中执行的读取操作可以使目标存储器单元的电容器部分或完全放电。本地存储器控制器260可以执行重写操作或刷新操作以将存储器单元恢复到其原始逻辑状态。本地存储器控制器260可以在读取操作之后将逻辑状态重写到目标存储器单元。在一些状况下,重写操作可被视为读取操作的部分。另外,激活单个存取线(例如,字线210)可干扰存储在与所述存取线电子连通的一些存储器单元中的状态。因此,可对可能尚未存取的一或多个存储器单元进行重写操作或刷新操作。

图3A示出如本文公开的支持用于驱动多模信道的多电压操作的系统300的实例。系统300可以包含传输装置305和接收装置310。在一些情况下,传输装置305或接收装置310中的任一者可以是如参考图1和2描述的存储器装置110或主机装置(例如,外部存储器控制器105)的实例。传输装置305和接收装置310可以由信道325耦合,所述信道可以是如参考图1描述的信道115的实例。

驱动器345可包含于(例如,作为片上驱动器)传输装置305中,或以其它方式与所述传输装置相关联(例如,由所述传输装置控制)。传输装置305可操作驱动器345以生成信令并在信道325上输出信令,所述信令可由接收装置310接收。

驱动器345可具有上电压电源(例如,与上电压电源耦合),所述上电压电源的电压可被称为VDD。驱动器还可以具有下电压电源(例如,与下电压电源耦合),所述下电压电源的电压可被称为VSS。VSS可处于比VDD更低的电压。在一些情况下,VSS可能是接地电压或负电压。在一些情况下,VDD和VSS中的一或两者可在内部生成(例如,作为内部电压基准)或从外部源接收。例如,在一些情况下,VDD可对应于传输装置305的引脚处的电压,例如在行业标准或规范(例如,联合电子装置工程委员会(JEDEC)规范)中定义的输出级漏极电源电压(VDDQ)引脚。

驱动器345可以包含一或多个内部阻抗。例如,在系统300的实例中,驱动器345可以是推挽驱动器,并且包含上拉阻抗330(例如,在驱动器345的输出与上电压电源之间)和下拉阻抗(例如,在驱动器345的输出与下电压电源之间)。

接收装置310可以包含终端组件315和接收组件320。接收组件320可配置成监控和处理经由信道325(例如,从传输装置305)接收的信令。

终端组件315可以包含终端阻抗340,且信道325的阻抗可取决于(基于)终端阻抗340的阻抗。信道325的阻抗可以是可变的(例如,能够在系统300的操作期间动态变化)。例如,终端组件315可配置成选择性地将信道325与终端阻抗340耦合或解耦(例如,经由可与信道325和终端阻抗340耦合的开关组件,例如一或多个晶体管)。当信道325与终端阻抗340耦合时,信道325可处于端接模式。当信道325与终端阻抗340解耦时,信道325可处于无端接模式。另外或替代地,终端阻抗340的阻抗可由终端组件315配置(例如,动态配置),例如通过从终端阻抗340选择性地合并或移除阻抗感应组件。终端阻抗340可与电压基准耦合,所述电压基准的电压可低于VDD且在一些情况下等于VSS。

在系统300的实例中,终端组件315包含于接收装置310中。然而,在一些实例中,终端组件315可以是传输装置305的元件。替代地,在一些实例中,终端组件315可以与传输装置305和接收装置310两者分离,但是可以由传输装置305和接收装置310中的一或两者控制。

如上所述,信道325有时可在端接模式(例如,高电平或低电平端接模式)下操作,并且有时可在无端接模式下操作。当信道325处于端接模式时,可将驱动器345的上电压电源设置为第一值,其可被称为VDD_1(即,当信道325处于端接模式时,VDD可等于VDD_1)。

图3A示出信道325在低电平端接模式下操作(配置)的系统300。当信道325处于低电平端接模式时,信道325的电压可以从下限变化到上限,其中下限等于或大约等于VSS,并且上限基于VDD_1、第一上拉阻抗330和终端阻抗340,如参考图3B进一步描述的。

在一些实例中,可能需要将信道325的电压保持低于某一限制。例如,包含于接收组件320中的一或多个晶体管可以具有电压容差,并且如果信道325的电压超过电压容差,则晶体管可以退化或损坏。例如,包含于接收组件320中的晶体管可以是短沟道和/或薄氧化物晶体管,其可以提供快速开关速度或其它性能益处。无论是出于此原因还是其它原因,超过信道325的电压限制可能会导致系统300的可靠性问题,或者是不需要的(例如,可能会导致接收装置310处的晶体管发生故障)。

图3B示出如本文公开的根据用于驱动多模信道的多电压操作的信号的眼图350的实例。如参考图3A所示的系统300所描述,眼图350示出了当信道325处于端接模式时在信道上的信令370的实例。

如眼图350所示,当信道325端接时,信令370可以从下限365变化到上限360,且因此可以具有等于上限360与下限365之间的差的电压摆幅(范围)。当驱动器345将信道325驱动为低电平时,因为驱动器345的下电压电源(下轨)与终端阻抗340所耦合到的电压基准(VSS)处于相同的电压,所以没有(或最小)电流可流过终端阻抗340或下拉阻抗335,且因此终端阻抗340或下拉阻抗335之间可能不会出现电压降。因此,下限365可对应于(例如,等于或大约等于)驱动器345的下轨或下电压电源(VSS)。

然而,当驱动器345将信道325驱动为高电平时,由于驱动器345的上电压电源(上轨)(VDD_1)与终端阻抗340所耦合到的电压基准(VSS)之间的电压差,电流可能流过终端阻抗340和上拉阻抗330。因此,当驱动器345将信道325驱动为高电平时,在上拉阻抗330和终端阻抗340之间均可能出现电压降。因此,上限360可以小于VDD_1,如眼图350所示(其中VDD_1被示为电压355)。例如,上拉阻抗330和终端阻抗340可以形成分压器,并且上限360可以基于上拉阻抗330和终端阻抗340的相应阻抗之间的关系(比率)——例如,上限360可以等于VDD_1的分数,其中(i)分数的分子是终端阻抗340的阻抗,且(ii)分数的分母是上拉阻抗330的阻抗和终端阻抗340的阻抗之和(其组合阻抗)。因此,例如,在上拉阻抗330和终端阻抗340各自具有相同阻抗的情况下,上限360可以是VDD_1的一半(1/2)。

尽管在低电平端接模式的上下文中示出和描述系统300和眼图350,但普通技术人员将了解,本文描述的系统和技术可以类似地应用于高电平端接模式,在这种情况下,信令370可以具有相同的电压摆幅(范围)但下限等于上限360处的电压且上限等于电压355(VDD_1)。此外,尽管示出系统300具有一个信道325,但是本文描述的组件和技术可以应用于包含任意数量的信道325的接口。

图4A示出当信道325在无端接模式下操作(配置)时系统300的实例。例如,当信道325处于无端接模式时,端接组件315可以将终端阻抗340与信道325解耦(或者当信道325处于端接模式时,将终端阻抗340与终端阻抗340所耦合到的电压基准解耦)。因此,与图3A不同,图4A在未示出终端阻抗340的情况下示出系统300,因为所述终接阻抗可以与系统300的所示方面电隔离。

可基于信道325的阻抗(例如,信道325处于端接模式还是无端接模式)来调整(设置、配置)用于驱动器345的电压电源的电压(或与驱动器输出电压相关的另一电压基准)。例如,如先前参考图3A所描述,当信道325处于端接模式时,可将用于驱动器345的电压电源设置为第一电压,其被称为VDD_1。并且当信道325处于无端接模式时,可将用于驱动器345的电压电源设置为第二电压,其可被称为VDD_2。在一些情况下,第二电压(VDD_2)可能低于第一电压(VDD_L)。例如,在一些情况下,当信道325处于端接模式时,VDD_2可以等于信令370的上限360。

供应到驱动器345的不同电压可导致信道325上对于无端接和端接操作的类似电压电平(范围、上限),如参考图4B进一步描述。例如,VDD_2和VDD_1都可以配置成使得无论信道325是端接还是无端接的,信道325上的信令电压都保持低于阈值(例如,信道325的最大操作电压,例如由行业标准施加的限制或基于接收装置310的一或多个组件的电压容差)。包含相对于第一电压(VDD_1)的可能影响第二电压(VDD_2)值的额外因素可以包含系统300的速度或数据速率度量、系统300的功耗度量或其任何组合。

因此,可使用驱动器345的两个电压(例如,电源电压)操作信道325,使得当信道325无端接时,信道325上的电压基本上低于当信道325端接时驱动器345的电压。例如,当信道325无端接时,信道325上的电压可小于或等于当信道325端接时驱动器345的电源电压的一半(例如,可具有小于或等于VDD_1的一半的上限)。

在一些情况下,传输装置305可以生成VDD_1和VDD_2两者。在一些情况下,传输装置305可以接收VDD_1(例如,经由引脚,例如VDDQ引脚),并且可以在信道325处于无端接模式(例如,基于下变频VDD_1)时生成VDD_2。在一些情况下,传输装置305可以在信道325处于端接模式时接收VDD_1(例如,经由引脚),并且在信道325处于无端接模式时接收VDD_2(例如,经由引脚)——在这种情况下,另一装置(例如,接收装置310)可以调整传输装置305外部的电源,以便在VDD_1与VDD_2之间切换。

在一些情况下,VDD_1和VDD_2中的一或两者的电压可由接收装置310或可编程的系统300的另一组件(例如,另一处理器或控制器)动态地或作为引导序列的一部分进行配置。例如,传输装置305可以接收信令、执行熔断器加载程序或以其它方式接收(获取)VDD_1和VDD_2中的一或两者的指示,并且可以将对应值存储在一或多个模式寄存器中。

在一些情况下,传输装置305可以从接收装置310接收信令(例如,在信道325是双向的情况下通过信道325,或通过另一信道),所述信令指示从端接信道变为无端接信道,反之亦然。指示可以是或包含数据速率、调制方案、驱动器电源电压或与以信道325被变为的模式操作信道325相关联的其它参数的指示。在一些实例中,信道325上的通信的数据速率可以在信道325变为无端接模式时降低,并且可以在信道325变为端接模式时提高。

在一些实例中,驱动器345的阻抗(例如,输出阻抗)可以是可配置的(例如,动态可调的)。例如,驱动器345可配置成使得当信道325在无端接(或其它更高阻抗)模式下操作时,上拉阻抗330和下拉阻抗335中的一或两者具有比在端接(或其它更低阻抗)模式下操作时更高的阻抗。当信道325的阻抗变化时,这可以允许(至少改进)驱动器345与信道325之间的阻抗匹配。在一些情况下,这可进一步消除或减轻信道325的引脚或其它方面(例如,可包含于信道325中的传输装置305或接收装置310的引脚)的电容增加。

图4B示出如本文公开的根据用于驱动多模信道的多电压操作的眼图450的实例。如参考图4A所示的系统400所描述,眼图450示出了当信道425处于无端接模式时在信道上的信令470的实例。

如眼图350所示,当信道325端接时,信令370可以从下限465变化到上限460,且因此可以具有等于上限460与下限465之间的差的电压摆幅(范围)。当驱动器345将信道325驱动为低电平时,因为信道325与其在端接模式下所耦合到的电压基准之间存在开路(除去寄生效应),所以没有(或最小)电流可流过终端阻抗340或下拉阻抗335。因此,终端阻抗340或下拉阻抗335之间可能不会出现电压降,并且下限465可对应于(例如,等于或大约等于)驱动器345的下轨或下电压电源(VSS)。

类似地,当驱动器345在无端接模式下将信道325驱动为高电平时,同样因为信道325与其在端接模式下所耦合到的电压基准之间存在开路(除去寄生效应),所以没有(或最小)电流可流过终端阻抗340或上拉阻抗330。因此,终端阻抗340或上拉阻抗330之间可能不会出现电压降,并且上限460可对应于(例如,等于或大约等于)驱动器345的上轨或上电压电源(VDD)。

因此,当信道325无端接时,上限460可等于驱动器345的电压电源。因此,如果当信道325无端接时,驱动器345的电压电源的电压被调整为低于阈值(例如,低于信道325的最大操作电压,例如包含于接收装置310中的一或多个晶体管的电压容差),则上限460可以低于阈值。此外,如果当信道325无端接时,驱动器345的电压电源的经调整(降低)电压(VDD_2)配置成等于上限360(与在端接模式下操作信道相关联),则上限460可以等于上限360。另外或替代地,当信道无端接时,信道325上的信令可具有与信道端接时相同的电压摆幅(例如,相同的上限、相同的下限、相同的范围)。因此,当信道无端接时,接收装置310(例如,接收组件320)可以监控信道325,以进行具有与当信道端接时相同的电压摆幅(或相同电压电平的任何数量,例如相同上限和相同下限)的信令。

尽管在低电平端接模式的上下文中示出和描述系统300和眼图450,但普通技术人员将了解,本文描述的系统和技术可以类似地应用于高电平端接模式,在这种情况下,信令470可以具有相同的电压摆幅(范围)但下限等于上限460处的电压且上限等于电压455。此外,尽管示出系统300具有一个信道325,但是本文描述的组件和技术可以应用于包含任意数量的信道325的接口。

此外,尽管在信道325在信道325端接的第一模式与信道325无端接的第二模式之间变化的上下文中示出和描述系统300和眼图350、450,但是本文中的教示可以应用于与信道325的任意数量的各种终端阻抗340相对应的任意数量的模式。

此外,尽管在基于信道325的模式调整用于驱动器345的电源电压的上下文中示出和描述系统300和眼图350、450,但是本文中的教示可以应用于调整与驱动器345相关联的一或多个其它电压以维持信道325上的期望电压电平。

图5A示出根据本文公开的用于驱动多模信道的多电压操作的时序图500的实例。时序图500可说明驱动器345的电压电源的电压可如何根据由驱动器345驱动的信道325的模式(例如,端接与无端接)随时间推移进行调整。

图5A包含三个时段,时段505、时段510和时段515,其中时段可以是一段时间。在时段505和515期间,信道可以处于第一(例如,端接、低阻抗)模式,并且驱动器345的电源电压可以处于第一电压520(例如,如参考图3和4描述的VDD_1)。

在时段510期间,信道可处于第二(例如,无端接、高阻抗)模式,并且驱动器345的电源电压可处于第二电压525(例如,如参考图3和4描述的VDD_2)。第二电压525可以低于第一电压520(例如,VDD_1的某一分数,例如VDD_1的一半)。因此,当信道325处于无端接模式时,驱动器345的电源电压可对比信道325处于端接模式时进行调整(例如,降低)。

图5A中进一步示出了时段505与510之间以及时段510与515之间的间隙530。间隙530可对应于与在第一模式和第二模式之间切换信道325、将驱动器345的电压电源从第一电压520调整到第二电压525(反之亦然)或两者相关联的经过时间。当电压在第一电压520与第二电压525之间转换时,驱动器可以(例如,在间隙530的一段时间内)避免生成信令和在信道325上输出信令。

图5B示出眼图550,其中包含根据本文公开的用于驱动多模信道的多电压操作的信号实例。眼图555可表示当信道325处于第一模式时(例如,在时段505或515期间)信道325上的信令,而眼图560可表示当信道处于第二模式时(例如,在时段510期间)信道325上的信令。

如图5B所示,当信道325处于第二模式(例如,无端接)时,将用于驱动器345的电源电压从第一电压520改变(例如,降低)为第二电压525可使得信道325上的信令具有与当信道325处于第一模式(例如,端接)时相同的电压摆幅(范围)、相同的上限570或两者。因此,接收装置310可以监控具有相同电压摆幅(范围)、相同上限570或两者的信令,而不管信道325处于第一模式还是第二模式(例如,端接还是无端接),这可以简化接收装置310的设计、支持在接收装置310处使用较低电压容差的组件(例如晶体管)或两者,以及其它益处。例如,在图5B中,电压565可以是VDD_1,如参考图3和4描述,并且上限570处的电压可以是VDD_2,如参考图3和4描述。当信道325无端接时以及当信道325无端接时,信道325上的信令的上限可例如处于上限570处的电压。

图5C示出眼图575,其中包含根据本文公开的用于驱动多模信道的多电压操作的信号实例。眼图580可表示当信道325处于第一模式时(例如,在时段505或515期间)信道325上的信令,而眼图585可表示当信道处于第二模式时(例如,在时段510期间)信道325上的信令。

如图5C所示,当信道325处于第二模式(例如,无端接)时,将用于驱动器345的电源电压从第一电压520改变(例如,降低)为第二电压525可使得信道325上的信令具有与当信道325处于第一模式(例如,端接)时相同的电压摆幅(范围)、相同的上限595或两者。因此,接收装置310可以监控具有相同电压摆幅(范围)、相同上限595或两者的信令,而不管信道325处于第一模式还是第二模式(例如,端接还是无端接),这可以简化接收装置310的设计、支持在接收装置310处使用较低电压容差的组件(例如晶体管)或两者,以及其它益处。例如,在图5C中,电压590可以是VDD_1,如参考图3和4描述,并且上限595处的电压可以是VDD_2,如参考图3和4描述。当信道325无端接时以及当信道325无端接时,信道325上的信令的上限可例如处于上限595处的电压。

在一些情况下,相对于当信道无端接时的较低数据速率,当信道325端接时,信道325上的信令可以较高数据速率出现。在一些实例中,可以通过提高用于信道325上的信令的调制阶来实现较高数据速率。例如,如上文所讨论,在端接模式下操作信道325可提供信号完整性和相关益处,且因此当在端接模式下时,信道325可支持较高数据速率。相反,也如上文所讨论,在无端接模式下操作信道325可提供功率效率和相关益处,且因此可在较低功率或空闲模式期间利用无端接信道325以节省功率,同时仍然支持信令,尽管可能以降低的数据速率完成。因此,信道325的端接模式在一些情况下可对应于或称为高速、高性能或高功率模式,并且信道325的无端接模式在一些情况下可对应于或称为低速、低性能或低功率模式。

相对于当信道325处于无端接模式时,当信道325处于端接模式时可通过提高信道325上的符号(波特)速率、提高用于信道325上的信令的调制阶或两者来实现数据速率的提高。因此,在一些情况下,接收装置310可基于指示信道325上的数据速率的变化(例如,指示高于或低于阈值的目标数据速率,或不同于当前(存在)的数据速率或数据速率范围的目标数据速率)向传输装置305指示信道325的模式变化。类似地,传输装置305可基于变化(例如,确定变化)或接收到信道325上的数据速率变化的指示来改变信道325的模式。

如上所述,在一些情况下,调制方案可以基于信道325的模式从较低调制阶(例如,二进制)切换到较高调制阶(例如,非二进制),反之亦然(例如,以实现数据速率的变化)。例如,如眼图580所示,当信道处于第一(例如,端接)模式时,驱动器345可以在信道325上输出使用第一调制方案(例如,PAM4)的信令。并且如眼图585所示,当信道处于第二(例如,无端接)模式时,驱动器345可以在信道325上输出使用第二调制方案(例如,NRZ或PAM2)的信令。第一调制方案的阶数可比第二调制方案具有更高阶,且因此第一调制方案可以是例如具有至少三个电压电平的PAM3调制方案或PAM4调制方案。第二调制方案可以是例如PAM2调制方案或NRZ调制方案。因此,在一些实例中,当信道325具有第一阻抗时,接收装置310可以监控信道325以进行对应于第一调制阶的信令,并且当信道325具有第二阻抗时,接收装置310可以监控信道325以进行对应于第二调制阶的信令。

另外,传输装置305和接收装置310可以交换信令以指示信道325的模式(例如,指示在第一模式与第二模式之间切换)。在一些情况下,指示可以是或包含信道325上的数据速率降低的指示。指示信道325的模式的信令可以在信道325(其中信道325是双向的)或在一或多个其它信道(例如,信道325可以是DQ信道190,并且指示可以在一或多个C/A信道186上传输)上传输。

图6示出根据本文公开的实例支持用于驱动多模信道的多电压操作的过程流600的实例。过程流600可以示出传输装置605与接收装置610之间的功能和通信。传输装置605和接收装置610可以经由信道彼此耦合和通信。传输装置605和接收装置610可以分别是如参考图3-5描述的传输装置305和接收装置310的实例。例如,传输装置305可以是存储器装置110,且接收装置可以是存储器装置110的主机装置(例如,外部存储器控制器105),反之亦然。

在615,接收装置610可在第一模式下操作信道。在第一模式下,信道可以具有第一阻抗。例如,当在第一模式下操作时,可以端接信道。在一些情况下,第一模式可对应于包含接收装置610的系统的第一操作模式,例如系统的高速、高性能或高功率模式。

在615-a,当在第一模式下操作信道时,接收装置610可以根据第一模式监控信道以进行信令。根据第一模式的信令可以包含具有第一电压摆幅(范围、上限和下限)的信令。另外或替代地,根据第一模式的信令可以包含在信道上具有第一数据速率(例如,高于阈值数据速率)的信令。另外或替代地,根据第一模式的信令可以包含根据第一调制方案(例如,高阶非二进制调制方案,例如PAM3或PAM4,其可支持高于阈值的第一数据速率)调制的信令。

在620,传输装置605可识别信道在第一模式下操作。在一些情况下,传输装置605可以基于传输装置605(例如,从接收装置610)接收的一或多个信号来识别信道在第一模式下操作。例如,传输装置605可以经由一或多个其它信道接收信道模式的指示(例如,信道可以是DQ信道190,并且传输装置605可以经由C/A信道186接收信道模式的指示)。在一些情况下,信道模式的指示可以是信道的目标或请求的数据速率的指示(例如,高于阈值数据速率的请求的数据速率)。在一些情况下(未示出),传输装置605可以控制信道的模式,并且可以向接收装置610指示信道的模式。

在625,基于信道处于第一模式,传输装置605可将用于驱动器的电压电源设置为对应于第一模式的第一电压(例如,VDD_1),其可支持具有第一电压摆幅的信令。传输装置305还可将驱动器配置成生成且在信道上输出根据第一模式(例如,根据第一调制方案,具有第一数据速率)的信令。在一些情况下,基于信道处于第一模式,传输装置305还可以将驱动器的输出阻抗设置为对应于第一模式的第一输出阻抗。

在630,传输装置605可在信道上输出根据第一模式的信令,所述信令可由接收装置610接收。

在635,接收装置610可以将信道切换到第二模式。在第二模式下,信道可以具有第二阻抗,第二阻抗可高于第一阻抗。例如,当在第二模式下操作时,信道可无端接。在一些情况下,第二模式可对应于包含接收装置610的系统的第二操作模式,例如系统的低速、低性能或低功率模式。

在640,接收装置610可以向传输装置605传输变为第二模式的指示。在一些情况下,变为第二模式的指示可以是第二数据速率、第二调制方案或与第二模式相关联的任何其它特性的指示。可在640处通过与正被变为第二模式的信道不同的信道(例如,C/A信道186)传输指示。在一些情况下(未示出),传输装置605可以控制信道的模式,并且可以将信道切换到第二模式并向接收装置610指示变为第二模式。

在645,接收装置610可在第二模式下操作信道。

在645-a,当在第二模式下操作信道时,接收装置610可以监控信道以进行根据第二模式的信令。根据第二模式的信令可以包含具有与第一电压摆幅相同的第二电压摆幅(范围、上限和下限)的信令。另外或替代地,根据第二模式的信令可以具有低于阈值的上限,其中根据第一模式的信令具有也低于阈值的上限。

另外或替代地,根据第二模式的信令可以包含在信道上具有第二数据速率(例如,低于阈值数据速率,或以其它方式低于第一数据速率)的信令。另外或替代地,根据第二模式的信令可以包含根据第二调制方案调制的信令,所述第二调制方案可以比第一调制方案更低阶(例如,第二调制方案可以是二进制调制方案,例如PAM2或NRZ,其可以对应于低于第一数据速率的第二数据速率)。另外或替代地,根据第二模式的信令可以具有第二波特率,其中根据第一模式的信令可以具有第一(例如,较高)波特率。

在650,传输装置605可识别信道在第二模式下操作。在一些情况下,传输装置605可以基于在640接收到的指示来识别信道在第二模式下操作。

在655,基于信道处于第一模式,传输装置605可将用于驱动器的电压电源调整(设置)为对应于第二模式的第二电压(例如VDD_2)。第二电压可低于第一电压。当信道处于第二模式时,将用于驱动器的电压电源设置为第二电压可支持信道上的具有低于电压阈值(例如,信道的最大操作电压)的上限(例如,电压摆幅)的信令。在一些情况下,第二电压可以等于630处的信令输出的上限(当信道在第一模式下操作时)。另外或替代地,第二电压可以是第一电压的一半。传输装置305还可将驱动器配置成生成且在信道上输出根据第二模式(例如,根据第二调制方案,具有第二数据速率)的信令。

在一些情况下,基于信道处于第二模式,传输装置305还可以将驱动器的输出阻抗设置为对应于第二模式的第二输出阻抗,其可以高于对应于第一模式的第一输出阻抗。

在660,传输装置605可在信道上输出根据第二模式的信令,所述信令第二模式可由接收装置610接收。

尽管实例过程流600示出了信道从第一模式切换到第二模式,并且用于驱动器的电压电源相应地从第一电压切换到第二电压,但应理解,信道也可以从第二模式切换到第一模式,并且用于驱动器的电压电源可相应地从第二电压切换到第一电压。此外,尽管实例过程流600示出了信道切换一次模式,并且用于驱动器的电压电源相应地切换一次电压,但应理解,信道的模式和电压电源的电压可以改变任意次数。类似地,信道可以有任意数量的模式(例如,各种信道阻抗、信道上的数据速率、信道上的信令的调制方案的任意数量的组合),并且用于驱动器的电压电源可以有任意数量的对应电压。

图7示出根据本文公开的实例支持用于驱动多模信道的多电压操作的装置705的框图700。装置705可以是如参考图1-6描述的存储器系统或其它计算系统的方面的实例,例如传输装置305。装置705可以包含模式识别组件710、电压电源组件715、信号输出组件720、信号输出调制组件725、接收组件730、通信组件735和驱动器配置组件740。这些模块中的每一个都可以直接或间接地彼此通信(例如,经由一或多个总线)。

模式识别组件710可以识别第一装置(装置705)与第二装置之间的信道处于第一模式,在所述第一模式下,所述信道端接。在一些实例中,第一装置可以是存储器装置,并且第二装置可以是与存储器装置耦合的主机装置。电压电源组件715可以基于信道端接而将用于与信道耦合的驱动器的电压电源设置为第一电压。在一些实例中,第一装置可以是存储器装置,并且第二装置可以是与存储器装置耦合的主机装置。

在一些实例中,在电压电源组件715将电压电源设置为第一电压之后,模式识别组件710可以识别信道处于第二模式,在所述第二模式下,所述信道无端接。在一些实例中,模式识别组件710可以识别信道从第一模式变为第二模式。在一些实例中,电压电源组件715可以基于信道无端接而将用于驱动器的电压电源调整为低于第一电压的第二电压。在一些实例中,第二电压可以是第一电压的一半。在一些实例中,第一模式可对应于信道与电压基准之间的第一阻抗,第二模式可对应于信道与电压基准之间的第二阻抗,第二阻抗大于第一阻抗,并且第二电压可以至少部分地基于第一阻抗以及驱动器的阻抗。另外,在一些实例中,电压基准可处于低于第二电压的电压。

信号输出组件720可以包含驱动器,并且可以在信道处于第一模式时由驱动器在信道上输出具有小于阈值的第一电压摆幅的信令。在一些实例中,信号输出组件720可以在信道处于第二模式时且基于将电压电源调整为第二电压而由驱动器在信道上输出具有小于阈值的第二电压摆幅的信令。

在一些实例中,信号输出组件720可以在信道处于第一模式时由驱动器输出针对第一模式的具有上限的信令,其中将用于驱动器的电压电源调整为第二电压包含将电压电源设置为等于针对第一模式的信令的上限。在一些实例中,信号输出组件720可以基于信道从第一模式变为第二模式而由驱动器在一段时间内避免在信道上输出信令。

信号输出调制组件725可以在信道处于第一模式时由驱动器在信道上输出使用第一调制方案的信令。在一些实例中,信号输出调制组件725可以在信道处于第二模式时由驱动器在信道上输出使用第二调制方案的信令。在一些实例中,第一调制方案可比第二调制方案具有更高阶。另外,在一些实例中,第一调制方案可以是脉冲振幅调制三(PAM3)或脉冲振幅调制四(PAM4)调制方案,并且第二调制方案可以是脉冲振幅调制二(PAM2)或不归零(NRZ)调制方案。

接收组件730可以在第一装置处接收从信道处于第一模式到信道处于第二模式的变化的指示,其中识别信道处于第二模式是基于接收到所述指示。在一些实例中,变化的指示可以指示与第二模式相关联的数据速率。

通信组件735可以当信道处于第一模式时使用第一数据速率在信道上进行通信。在一些实例中,通信组件735可以当信道处于第二模式时使用低于第一数据速率的第二数据速率在信道上进行通信。

驱动器配置组件740可以将驱动器配置成在信道端接时具有第一阻抗。在一些实例中,驱动器配置组件740可以将驱动器配置成在信道无端接时具有第二阻抗,第二阻抗高于第一阻抗。

图8示出根据本文公开的实例支持用于驱动多模信道的多电压操作的装置805的框图800。装置805可以是如参考图1-6描述的存储器系统或其它计算系统的方面的实例,例如接收装置310。装置805可以包含信道监控组件810、信道操作组件815和传输组件820。这些模块中的每一个都可以直接或间接地彼此通信(例如,经由一或多个总线)。

信道监控组件810可以在使用第一阻抗操作第一装置与第二装置之间的信道时监控信道以进行具有电压摆幅的信令。在一些实例中,信道监控组件810可以在使用第二阻抗操作信道时监控信道以进行具有电压摆幅的信令。在一些实例中,信道监控组件810可以在使用第一阻抗操作信道时监控信道以进行根据第一调制阶的信令。在一些实例中,信道监控组件810可以在使用第二阻抗操作信道时监控信道以进行根据低于第一调制阶的第二调制阶的信令。在一些实例中,根据第一调制阶的信令可以包含三个或更多个电压电平。

信道操作组件815可以操作信道(例如,通过控制如参考图3A描述的终端组件315)。在一些实例中,信道操作组件815可以在信道处于第一模式时使用第一阻抗操作信道,并且在信道处于第二模式时使用第二阻抗操作信道。在一些情况下,信道操作组件815可以将信道切换到具有高于第一阻抗的第二阻抗。

传输组件820可以向第二装置传输从第一阻抗切换到第二阻抗的指示。在一些实例中,从第一阻抗切换到第二阻抗的指示可以包含信道上的数据速率降低的指示。此外,在一些实例中,使用第一阻抗操作信道可以包含在端接模式下操作信道,并且使用第二阻抗操作信道可以包含在无端接模式下操作信道。

图9示出根据本公开的方面支持用于驱动多模信道的多电压操作的一或多种方法900的流程图。方法900的操作可由如本文描述的装置或其组件实施。例如,方法900的操作可由如参考图7描述的装置执行。在一些实例中,装置可执行一组指令以控制装置的功能元件来执行所描述的功能。另外或替代地,装置可使用专用硬件来执行所描述的功能的方面。

在905,装置可以识别第一装置(例如,装置)与第二装置之间的信道处于第一模式,在所述第一模式下,所述信道端接。905的操作可以根据参考图3到6描述的方法来执行。在一些实例中,905的操作的方面可以由如参考图7描述的模式识别组件来执行。

在910,装置可以基于信道端接而将用于与信道耦合的驱动器的电压电源设置为第一电压。910的操作可以根据参考图3到6描述的方法来执行。在一些实例中,910的操作的方面可以由如参考图7描述的电压电源组件来执行。

在915,装置可以识别在将电压电源设置为第一电压之后信道处于第二模式,在所述第二模式下,所述信道无端接。915的操作可以根据参考图3到6描述的方法来执行。在一些实例中,915的操作的方面可以由如参考图7描述的模式识别组件来执行。

在920,装置可以基于信道无端接而将用于驱动器的电压电源调整为低于第一电压的第二电压。920的操作可以根据参考图3到6描述的方法来执行。在一些实例中,920的操作的方面可以由如参考图7描述的电压电源组件来执行。

在一些实例中,如本文描述的设备可以执行一或多种方法,例如方法900。所述设备可以包含用于进行以下操作的特征、构件或指令(例如,存储可由处理器执行的指令的非暂时性计算机可读媒体):识别第一装置(例如,设备)与第二装置之间的信道处于第一模式,在所述第一模式下,所述信道端接;基于信道端接而将用于与信道耦合的驱动器的电压电源设置为第一电压;识别在将电压电源设置为第一电压之后信道处于第二模式,在所述第二模式下,所述信道无端接;以及基于信道无端接而将用于驱动器的电压电源调整为低于第一电压的第二电压。

方法900和本文描述的设备的一些实例可进一步包含用于进行以下操作的操作、特征、构件或指令:当信道可处于第一模式时由驱动器在信道上输出具有可小于阈值的第一电压摆幅的信令;以及当信道可处于第二模式时且基于将电压电源调整为第二电压而由驱动器在信道上输出具有可小于阈值的第二电压摆幅的信令。

方法900和本文描述的设备的一些实例可进一步包含用于进行以下操作的操作、特征、构件或指令:当信道可处于第一模式时,由驱动器输出针对第一模式的可具有上限的信令,其中将用于驱动器的电压电源调整为第二电压包括将电压电源设置为等于针对第一模式的信令的上限。

在方法900和本文描述的设备的一些实例中,第二电压可以是第一电压的一半。

方法900和本文描述的设备的一些实例可进一步包含用于进行以下操作的操作、特征、构件或指令:当信道可处于第一模式时,由驱动器在信道上输出使用第一调制方案的信令;以及当信道可处于第二模式时,由驱动器在信道上输出使用第二调制方案的信令。

在方法900和本文描述的设备的一些实例中,第一调制方案可比第二调制方案具有更高阶。

在方法900和本文描述的设备的一些实例中,第一调制方案可以是脉冲振幅调制三(PAM3)或脉冲振幅调制四(PAM4)调制方案;且第二调制方案可以是脉冲振幅调制二(PAM2)或不归零(NRZ)调制方案。

方法900和本文描述的设备的一些实例可进一步包含用于进行以下操作的操作、特征、构件或指令:在第一装置处接收从信道处于第一模式到信道处于第二模式的变化的指示,其中识别信道处于第二模式可基于接收到指示。

在方法900和本文描述的设备的一些实例中,变化的指示指示与第二模式相关联的数据速率。

方法900和本文描述的设备的一些实例可进一步包含用于进行以下操作的操作、特征、构件或指令:当信道处于第一模式时,使用第一数据速率在信道上进行通信;以及当信道处于第二模式时,使用可低于第一数据速率的第二数据速率在信道上进行通信。

在方法900和本文描述的设备的一些实例中,第一模式对应于信道与电压基准之间的第一阻抗;第二模式对应于信道与电压基准之间的第二阻抗,第二阻抗大于第一阻抗;并且第二电压可基于第一阻抗和驱动器的阻抗。

在方法900和本文描述的设备的一些实例中,电压基准可处于低于第二电压的电压。

方法900和本文描述的设备的一些实例可进一步包含用于进行以下操作的操作、特征、构件或指令:将驱动器配置成在信道端接时具有第一阻抗;以及将驱动器配置成在信道无端接时具有第二阻抗,第二阻抗高于第一阻抗。

方法900和本文描述的设备的一些实例可进一步包含用于进行以下操作的操作、特征、构件或指令:识别信道从第一模式变为第二模式;以及基于信道从第一模式变为第二模式,由驱动器在一段时间内避免在信道上输出信令。

在方法900和本文描述的设备的一些实例中,第一装置可以是存储器装置并且第二装置可以是与存储器装置耦合的主机装置。

图10示出根据本公开的方面支持用于驱动多模信道的多电压操作的一或多种方法1000的流程图。方法1000的操作可由如本文描述的装置或其组件实施。例如,方法1000的操作可由如参考图7描述的装置执行。在一些实例中,装置可执行一组指令以控制装置的功能元件来执行所描述的功能。另外或替代地,装置可使用专用硬件来执行所描述的功能的方面。

在1005,装置可以识别第一装置与第二装置之间的信道处于第一模式,在所述第一模式下,所述信道端接。1005的操作可以根据参考图3到6描述的方法来执行。在一些实例中,1005的操作的方面可以由如参考图7描述的模式识别组件来执行。

在1010,装置可以基于信道端接而将用于与信道耦合的驱动器的电压电源设置为第一电压。1010的操作可以根据参考图3到6描述的方法来执行。在一些实例中,100的操作的方面可以由如参考图7描述的电压电源组件来执行。

在1015,装置可以在信道处于第一模式时由驱动器在信道上输出具有小于阈值的第一电压摆幅的信令。1015的操作可以根据参考图3到6描述的方法来执行。在一些实例中,1015的操作的方面可以由如参考图7描述的信号输出组件来执行。

在1020,装置可以识别在将电压电源设置为第一电压之后信道处于第二模式,在所述第二模式下,所述信道无端接。1020的操作可以根据参考图3到6描述的方法来执行。在一些实例中,1020的操作的方面可以由如参考图7描述的模式识别组件来执行。

在1025,装置可以基于信道无端接而将用于驱动器的电压电源调整为低于第一电压的第二电压。1025的操作可以根据参考图3到6描述的方法来执行。在一些实例中,1025的操作的方面可以由如参考图7描述的电压电源组件来执行。

在1030,装置可以在信道处于第二模式时且基于将电压电源调整为第二电压而由驱动器在信道上输出具有小于阈值的第二电压摆幅的信令。1030的操作可以根据参考图3到6描述的方法来执行。在一些实例中,1030的操作的方面可以由如参考图7描述的信号输出组件来执行。

图11示出根据本公开的方面支持用于驱动多模信道的多电压操作的一或多种方法1100的流程图。方法1100的操作可由如本文描述的装置或其组件实施。例如,方法1100的操作可由如参考图8描述的装置执行。在一些实例中,装置可执行一组指令以控制装置的功能元件来执行所描述的功能。另外或替代地,装置可使用专用硬件来执行所描述的功能的方面。

在1105,装置可以在使用第一阻抗操作第一装置(例如,装置)与第二装置之间的信道时监控信道以进行具有电压摆幅的信令。1105的操作可以根据参考图3到6描述的方法来执行。在一些实例中,1105的操作的方面可以由如参考图8描述的信道监控组件来执行。

在1110,装置可以将信道切换到具有高于第一阻抗的第二阻抗。1110的操作可以根据参考图3到6描述的方法来执行。在一些实例中,1110的操作的方面可以由如参考图8描述的信道切换组件来执行。

在1115,装置可以在使用第二阻抗操作信道时监控信道以进行具有电压摆幅(即,与在1105监控的电压摆幅相同)的信令。1115的操作可以根据参考图3到6描述的方法来执行。在一些实例中,1115的操作的方面可以由如参考图8描述的信道监控组件来执行。

在一些实例中,如本文描述的设备可以执行一或多种方法,例如方法1100。设备可以包含用于进行以下操作的特征、构件或指令(例如,存储可由处理器执行的指令的非暂时性计算机可读媒体):当使用第一阻抗操作第一装置(例如,设备)与第二装置之间的信道时监控信道以进行具有电压摆幅的信令;将信道切换到具有高于第一阻抗的第二阻抗;以及当使用第二阻抗操作信道时监控信道以进行具有电压摆幅的信令。

方法1100和本文描述的设备的一些实例可进一步包含用于进行以下操作的操作、特征、构件或指令:当使用第一阻抗操作信道时监控信道以进行根据第一调制阶的信令;以及当使用第二阻抗操作信道时监控信道以进行根据可低于第一调制阶的第二调制阶的信令。

在方法1100和本文描述的设备的一些实例中,根据第一调制阶的信令包含三个或更多个电压电平。

方法1100和本文描述的设备的一些实例可进一步包含用于进行以下操作的操作、特征、构件或指令:向第二装置传输从第一阻抗切换到第二阻抗的指示。

在方法1100和本文描述的设备的一些实例中,从第一阻抗切换到第二阻抗的指示包含信道上的数据速率降低的指示。

在方法1100和本文描述的设备的一些实例中,使用第一阻抗操作信道可以包含在端接模式下操作信道;并且使用第二阻抗操作信道可以包含在无端接模式下操作信道。

在方法1100和本文描述的设备的一些实例中,第一装置可以是存储器装置并且第二装置可以是与存储器装置耦合的主机装置。

应注意,上文所描述的方法描述了可能的实施方案,且操作和步骤可经重新布置或以其它方式修改,且其它实施方案是可能的。此外,可以组合来自方法中的两个或更多个的部分。

在一些实例中,一种设备或装置可执行本文描述的功能的方面。所述装置可以包含可与信道耦合以与装置通信的驱动器、与驱动器耦合的电压电源,以及与电压电源耦合的控制器。控制器可配置成使得装置进行以下操作:识别信道处于与第一数据速率相关联的第一(端接)模式;将用于驱动器的电压电源设置为对应于第一(端接)模式的第一电压;识别在将电压电源设置为第一电压之后信道处于与低于第一数据速率的第二数据速率相关联的第二(无端接)模式;以及将用于驱动器的电压电源设置为对应于第二(无端接)模式的第二电压,其中第二电压至少部分地基于与端接模式相关联的信道电压。

在一些实例中,控制器可用于使得装置进行以下操作:配置驱动器以在信道处于端接模式时生成各自表示超过一个信息位的符号;以及配置驱动器以在信道处于无端接模式时生成各自表示一个信息位的符号。

在一些实例中,装置可进一步包含与驱动器耦合的输出引脚(驱动器经由所述引脚与信道耦合),其中输出引脚包括DQ引脚或C/A引脚。

在一些实例中,第二电压可至少部分地基于用于端接模式的信道的阻抗与驱动器的阻抗之间的比率。

可使用多种不同技术和技艺中的任一个来表示本文描述的信息和信号。例如,可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信令说明为单个信号;然而,所属领域的一般技术人员应理解,信号可表示信号的总线,其中总线可具有各种位宽度。

如本文所使用,术语“虚拟接地”是指保持在大约零伏(0V)的电压下而不直接与地耦合的电路节点。因此,虚拟接地的电压可能会暂时波动并返回到大约0V。可以使用例如由运算放大器和电阻器构成的分压器等各种电子电路元件来实施虚拟接地。其它实施方案也是可能的。“虚拟接地”或“被虚拟接地”意味着连接到大约0V。

术语“电子连通”、“导电接触”、“连接”和“耦合”可以指组件之间支持电子在组件之间流动的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径,那么组件被视为彼此电子连通(或彼此导电接触,或彼此连接,或彼此耦合)。在任何给定时间,基于包含所连接组件的装置的操作,彼此电子连通(或导电接触或连接或耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径,或所连接组件之间的导电路径可以是可包含如开关、晶体管或其它组件的中间组件的间接导电路径。在一些情况下,可例如使用如开关或晶体管的一或多个中间组件将所连接组件之间的信号流动中断一段时间。

术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件,在开路关系中,信号当前无法通过导电路径在组件之间传达,在闭路关系中,信号能够通过导电路径在组件之间传达。当例如控制器等组件将其它组件耦合在一起时,组件起始允许信号经由先前不准许信号流动的导电路径在其它组件之间流动的改变。

术语“隔离”是指信号当前不能在组件之间流动的组件之间的关系。如果组件之间存在开路,则组件彼此隔离。例如,由定位在两个组件之间的开关间隔开的组件在开关断开时彼此隔离。当控制器分隔开两个组件时,所述控制器实现以下改变:阻止信号使用先前准许信号流动的导电路径在组件之间流动。

如本文所使用,术语“基本上”和“大约”是指经修饰特性(例如由术语基本上或大约修饰的动词或形容词)不必是绝对的但要足够接近以便获得特性的优点。

本文中论述的装置,包含存储器阵列,可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些情况下,衬底是半导体晶片。在其它情况下,衬底可以是绝缘体上硅(SOI)衬底,例如玻璃上硅(SOG)或蓝宝石上硅(SOP),或另一衬底上的半导体材料的外延层。可以通过使用包含但不限于磷、硼或砷的各种化学物种的掺杂来控制衬底或衬底的子时段的导电性。可在衬底的初始形成或生长期间,通过离子植入或通过任何其它掺杂方法执行掺杂。

本文讨论的开关组件或晶体管可以表示场效应晶体管(FET),且包括包含源极、漏极和栅极的三端子装置。端子可通过导电材料(例如金属)连接到其它电子元件。源极和漏极可以是导电的,并且可以包括重掺杂半导体区,例如简并半导体区。源极与漏极可通过轻掺杂半导体区或沟道分离。如果沟道是n型(例如,大部分载流子为信号),那么FET可以被称作n型FET。如果沟道是p型(即,大部分载体为空穴),那么FET可被称为p型FET。沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。例如,将正电压或负电压分别施加到n型FET或p型FET可使得沟道变得导电。当大于或等于晶体管的阈值电压的电压被施加到晶体管栅极时,晶体管可“接通”或“激活”。当小于晶体管的阈值电压的电压被施加到晶体管栅极时,晶体管可“断开”或“去激活”。

本文结合附图阐述的描述内容描述了实例配置,且并不表示可以实施的或在权利要求书的范围内的所有实例。本文所用的术语“示例性”意指“充当实例、例子或说明”,而不是“优选”或“优于其它实例”。详细描述包含具体细节,以提供对所描述技术的理解。然而,可以在没有这些具特定细节的情况下实践这些技术。在一些情况下,以框图形式示出熟知结构和装置,以免混淆所描述实例的概念。

在附图中,类似组件或特征可以具有相同的参考标记。另外,可通过在参考标记之后跟着短划线及在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果说明书中仅使用第一参考标记,那么描述适用于具有相同第一参考标记的类似组件中的任一者,与第二参考标记无关。

可使用多种不同技术和技艺中的任一个来表示本文描述的信息和信号。例如,可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。

结合本公开描述的各种说明性区块和模块可使用通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件、或设计成执行本文描述的功能的其任何组合来实施或执行。通用处理器可以是微处理器,但在替代方案中,处理器可以是任何处理器、控制器、微控制器或状态机。处理器还可以实施为计算装置的组合(例如DSP和微处理器的组合、多个微处理器、与DSP核心结合的一或多个微处理器,或任何其它此类配置)。

本文描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果以由处理器执行的软件来实施,那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体予以传输。其它实例和实施方案在本公开和所附权利要求书的范围内。例如,由于软件的本质,上文描述的功能可以使用由处理器执行的软件、硬件、固件、硬连线或这些中的任一者的组合来实施。实施功能的特征还可物理上位于各种位置处,包含经分布以使得功能的部分在不同物理位置处实施。并且,如本文中所使用,包含在权利要求书中,项目的列表(例如,以例如“中的至少一者”或“中的一或多者”的短语开始的项目的列表)中所使用的“或”指示包含性列表,使得(例如)A、B或C中的至少一者的列表意指A或B或C或AB或AC或BC或ABC(即,A和B和C)。另外,如本文所用,短语“基于”不应理解为提及封闭条件集。例如,在不脱离本公开的范围的情况下,描述为“基于条件A”的示例性步骤可基于条件A和条件B两者。换句话说,如本文所用,短语“基于”应同样地解释为短语“至少部分地基于”。

提供本文中的描述使得所属领域的技术人员能够进行或使用本公开。所属领域技术人员将清楚对本公开的各种修改,且本文中所定义的一般原理可应用于其它变化形式而不会脱离本公开的范围。因此,本公开不限于本文描述的实例和设计,而是被赋予与本文公开的原理和新颖特征一致的最宽范围。

技术分类

06120113803276