2D1R阵列结构及其制备方法

技术领域

本发明涉及运算电路设计技术领域，更为具体地，涉及一种2D1R阵列结构及其制备方法。

背景技术

2D1R(2-diode-1-Resistance，两个二极管和一个电阻)的阵列结构可以实现对双极型电阻随机存储器件进行SET(写操作)、RESET动作(复位操作)以及READ(读操作)。

针对2D1R阵列结构，传统的2D1R阵列结构为先将两个二极管背靠背连接再与电阻串联的方式形成一个控制单元，业界传统的实现方法有如下几种，如专利公开号为CN110047867的专利方案，在该专利方案中，由于存在驱动电流需要流过一个阻值相对较高的阱电阻，因此会产生较大的IR drop(电压降)，使得到达离阱引出端较远的选中电阻时，电压压降较大，不利于进行SET操作或RESET操作。又如专利公开号为CN109427839的专利方案，在该专利方案中，将所有的二极管都采用同一类型的阱(同为n型阱或p型阱)，使得阱与阱之间的隔离性能很难通过深隔离槽实现完全隔离。

基于上述技术问题，亟需一种阱与阱之间的隔离效果好、且能够有效降低阱电阻的IR drop的2D1R阵列。

发明内容

鉴于上述问题，本发明的目的是提供一种2D1R阵列结构及其制备方法，以解决现有的2D1R阵列结构中阱与阱之间的隔离性能差且易产生较大IR drop的问题。

本发明提供的2D1R阵列结构，包括横向设置的一一对应的m条字线和m条复位线以及纵向设置的n条位线；其中，m和n均为整数，m≥2，n≥2；并且，

在各条字线与各条位线的相交处均设置有存储单元；所述存储单元包括第一二极管、第二二极管以及电阻，其中，所述电阻的一端与相对应的位线相连，所述电阻的另一端分别与所述第一二极管的正极以及所述第二二极管的负极相连，所述第一二极管的负极与相对应的字线相连，所述第二二极管的正极与相对应的复位线相连。

此外，优选的方案是，在读取过程中，

对于所述2D1R阵列结构中选中的存储单元，位线置Vrd电压，字线置0V电压，复位线置0V电压；对于所述2D1R阵列结构中未选中的存储单元，位线置0V电压，字线置Vrd电压，复位线置0V电压；

其中，0.3V≤Vrd≤1V。

此外，优选的方案是，在写入过程中，

对于所述2D1R阵列结构中选中的存储单元，位线置Vset电压，字线置0V电压，复位线置0V电压；对于所述2D1R阵列结构中未选中的存储单元，位线置0V电压，字线置Vset电压，复位线置0V电压；

其中，2.0V≤Vset≤3.5V。

此外，优选的方案是，在复位过程中，

对于所述2D1R阵列结构中选中的存储单元，位线置0V电压，字线置Vreset电压，复位线置Vreset电压；对于所述2D1R阵列结构中未选中的存储单元，位线置Vreset电压，字线置Vreset电压，复位线置0V电压；

其中，1.5V≤Vreset≤3.5V。

另一方面，本发明还提供一种如前述的2D1R阵列的制备方法，所述制备方法包括：

通过离子注入的方式形成交替设置的n阱区和p阱区；

通过刻蚀工艺在所述n阱区和所述p阱区的交界处形成深沟区，通过刻蚀工艺在各n阱区和各p阱区内均设置浅沟区；

通过填充与研磨工艺对所述深沟区和所述浅沟区进行处理，以通过所述深沟区将相邻的n阱区与p阱区分离，同时通过所述浅沟区在各n阱区和各p阱区内形成分离的有源区；

通过离子注入的方式对各有源区进行处理，以在各n阱区和各p阱区内均形成n型有源区和p型有源区；

截取相应的n型有源区、p型有源区、深沟区以及浅沟区并与预设的电阻矩阵中的电阻相连构成一个2D1R单元；

将所有的2D1R单元与预设的字线、位线以及复位线相连，以形成2D1R阵列。

此外，优选的方案是，所述2D1R单元的尺寸为12F^2。

此外，优选的方案是，对于各n阱区，每间隔两个p型有源区设置一个n型有源区，并将所述n型有源区作为n+引出端子；

对于各p阱区，每间隔两个n型有源区设置一个p型有源区，并将所述p型有源区作为p+引出端子。

此外，优选的方案是，截取相应的n型有源区、p型有源区、深沟区以及浅沟区并与预设的电阻矩阵中的电阻相连构成一个2D1R单元的过程包括：

选定相邻的一组n阱区和p阱区；

将所述n阱区中的一个p型有源区与所述p阱区中的一个n型有源区并联后与预设的电阻矩阵中的一个电阻的底部相连。

此外，优选的方案是，将所有的2D1R单元与预设的字线、位线以及复位线相连，以形成2D1R阵列的过程包括：

对于各2D1R单元，

将所述电阻的顶部与相对应的位线相连；并将选定的所述n阱区通过n+引出端子与相对应的字线相连，将选定的所述p阱区通过p+引出端子与相对应的复位线相连。

此外，优选的方案是，对于各n阱区，所有的n+引出端子引出后并联，以形成相应的字线；

对于各p阱区，所有的p+引出端子引出后并联，以形成相应的复位线。

和现有技术相比，上述根据本发明的2D1R阵列结构及其制备方法，有如下有益效果：

本发明提供的2D1R阵列结构及其制备方法，通过深隔离槽(即深沟区DTI)将n阱区与p阱区相隔离开，每个n阱区里通过设置p型有源区从而形成pn结，每个p阱区里通过设置n型有源区从而形成pn结；对于n阱区里每个p型有源区相邻设置一个n型的n阱引出端(本质为n型有源区)，同理对于p阱区里每个n型有源区相邻设置一个p型的p阱引出端(本质为p型有源区)，并通过浅隔离槽(即浅沟区STI)将所有的有源区(包括n型有源区和p型有源区)隔离开；通过这样的方式能够在保证阱与阱之间较强的隔离性能的前提下有效降低pn结阵列中的阱电阻，并能够有效提升驱动电流，同时可以实现尺寸为12F^2的紧凑型的电阻随机存储器阵列。

为了实现上述以及相关目的，本发明的一个或多个方面包括后面将详细说明并在权利要求中特别指出的特征。下面的说明以及附图详细说明了本发明的某些示例性方面。然而，这些方面指示的仅仅是可使用本发明的原理的各种方式中的一些方式。此外，本发明旨在包括所有这些方面以及它们的等同物。

附图说明

通过参考以下结合附图的说明及权利要求书的内容，并且随着对本发明的更全面理解，本发明的其它目的及结果将更加明白及易于理解。在附图中：

图1为本发明提供的2D1R阵列结构的电路原理图；

图2为通过离子注入的方式形成的交替设置的n阱区和p阱区的俯视图；

图3为形成了深沟区、浅沟区、n型有源区以及p型有源区的交替设置的n阱区和p阱区的俯视图；

图4为图3沿X1方向切开的剖面图；

图5为图3沿X2方向切开的剖面图；

图6为图3沿Y1方向切开的剖面图；

图7为图3沿Y2方向切开的剖面图；

在所有附图中相同的标号指示相似或相应的特征或功能。

具体实施方式

在下面的描述中，出于说明的目的，为了提供对一个或多个实施例的全面理解，阐述了许多具体细节。然而，很明显，也可以在没有这些具体细节的情况下实现这些实施例。在其它例子中，为了便于描述一个或多个实施例，公知的结构和设备以方框图的形式示出。

在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制；术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性；此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

图1示出了本发明提供的2D1R阵列结构的电路原理。

由图1可知，本发明提供的2D1R阵列结构，包括横向(或纵向)设置的一一对应的m条字线WL和m条复位线R/L以及纵向(或横向)设置的n条位线BL；其中，字线的数量和复位线的数量相等，且一一对应，相对应的字线与复位线相互平行(如图1中的WLn-1和R/Ln-1对应，WLn和R/Ln对应，WLn+1和R/Ln+1对应)，m和n均为整数，m≥2，≥2，即；字线WL和复位线R/L均设置有多条，位线BL与字线WL(或复位线R/L)相垂直；并且，在各条字线与各条位线的相交处均设置有一存储单元；该存储单元包括第一二极管、第二二极管以及电阻，其中，该电阻的一端与相对应的位线BL相连，该电阻的另一端分别与该第一二极管的正极以及该第二二极管的负极相连，该第一二极管的负极与相对应的字线相连，该第二二极管的正极与相对应的复位线相连。

需要说明的是，上述横向设置方式、纵向设置方式、垂直以及平行仅仅是针对附图1的说明，目的是为了说明字线WL以及复位线R/L与位线BL之间的交错分布关系，以表示整个2D1R阵列结构，在实际的电路设计过程中以及实际的矩阵制备过程中，并不一定按照上述设置方式设置。

具体地，对于上述结构的2D1R阵列，在读取过程中，对于该2D1R阵列结构中选中的存储单元，设置如下：位线置Vrd电压，字线置0V电压，复位线置0V电压；对于该2D1R阵列结构中未选中的存储单元，位线置0V电压，字线置Vrd电压，复位线置0V电压；其中，0.3V≤Vrd≤1V。

在写入过程中，对于该2D1R阵列结构中选中的存储单元，位线置Vset电压，字线置0V电压，复位线置0V电压；对于该2D1R阵列结构中未选中的存储单元，位线置0V电压，字线置Vset电压，复位线置0V电压；其中，2.0V≤Vset≤3.5V。

在复位过程中，对于该2D1R阵列结构中选中的存储单元，位线置0V电压，字线置Vreset电压，复位线置Vreset电压；对于该2D1R阵列结构中未选中的存储单元，位线置Vreset电压，字线置Vreset电压，复位线置0V电压；其中，1.5V≤Vreset≤3.5V。

为进一步说明本发明提供的2D1R阵列结构实现读(READ)，写(SET)，擦除(RESET)操作的详细设置过程，下表给出了2D1R阵列结构的具体设置方式：

需要说明的是，在上述读取和写入过程中，复位线(RESET线、R/L)需要抑制漏电，所以将RESET线都置0V。在复位过程时，选中的存储单元的RESET线需要加RESET电压(Vreset)，BL加0V，对于未选中的BL加RESET电压抑制漏电，从而抑制在选中RESET线但未选中BL的存储单元被复位，此时对所有WL加RESET电压来抑制漏电通路。

此外，在读操作时，电流方向从BL流向WL，由于RESET线上二极管反偏，而且二极管可以实现<1e-12A的漏电电流，从表1中可以看出在任何情况下Vwl电压都大于或等于Vrl，因此，可以利用n阱与p阱的反偏效应在实现隔离的情况下，保持良好的工艺窗口。

另一方面，本发明还提供一种如前述的2D1R阵列的制备方法，结合图2至图7可知，该制备方法包括：

通过离子注入的方式形成交替设置的n阱区(NW)和p阱区(PW)；其中，n阱区与p阱区的开口尺寸为2F，间距尺寸为4F；

通过刻蚀工艺在该n阱区和该p阱区的交界处形成深沟区(DTI)，通过刻蚀工艺在各n阱区和各p阱区内均设置浅沟区(STI)；

通过填充与研磨工艺对该深沟区和该浅沟区进行处理，以通过该深沟区将相邻的n阱区与p阱区分离，同时通过该浅沟区在各n阱区和各p阱区内形成分离的有源区；

通过离子注入的方式对各有源区进行处理，以在各n阱区和各p阱区内均形成n型有源区n+和p型有源区p+；其中，n阱区与其内部的p型有源区之间形成PN结(对应第一二极管的PN结)，p阱区与其内部的n型有源区之间形成PN结(对应第二二极管的PN结)；DTI能够更好地隔离n阱区与p阱区，STI能够更好的隔离二级管内部的PN结；

截取相应的n型有源区、p型有源区、深沟区以及浅沟区并通过CT与Metal线与预设的电阻矩阵中的电阻相连构成一个2D1R单元(如图3中框出的区域)；该2D1R单元的尺寸为12F^2；

将所有的2D1R单元与预设的字线、位线以及复位线相连，以形成2D1R阵列。

具体地，对于各n阱区，每间隔两个p型有源区设置一个n型有源区，并将该n型有源区作为n+引出端子；对于各p阱区，每间隔两个n型有源区设置一个p型有源区，并将该p型有源区作为p+引出端子。

更为具体地，截取相应的n型有源区、p型有源区、深沟区以及浅沟区并与预设的电阻矩阵中的电阻相连构成一个2D1R单元的过程包括：

选定相邻的一组n阱区和p阱区；

将该n阱区中的一个p型有源区与该p阱区中的一个n型有源区并联后与预设的电阻矩阵中的一个电阻的底部相连。

此外，将所有的2D1R单元与预设的字线、位线以及复位线相连，以形成2D1R阵列的过程包括：

对于各2D1R单元，

将该电阻的顶部与相对应的位线相连；并将选定的该n阱区通过n+引出端子与相对应的字线相连，将选定的该p阱区通过p+引出端子与相对应的复位线相连。

另外，对于各n阱区，所有的n+引出端子引出后并联，以形成相应的字线；对于各p阱区，所有的p+引出端子引出后并联，以形成相应的复位线。

此外，需要说明的是，对于2D1R阵列的制备方法，对DTI，STI及n阱区与p阱区的形成顺序不限于上述具体实施方式中的顺序，例如，也可以先设置STI再设置n阱区与p阱区，最后设置DTI的工艺流程。

还需要说明的是，本发明提供的2D1R阵列结构及其制备方法不仅限于RRAM的应用，也可以应用于所有的新型存储器，如比如MRAM,PCRAM,FERAM等。

如上参照图1至图7以示例的方式描述根据本发明的2D1R阵列结构及其制备方法。但是，本领域技术人员应当理解，对于上述本发明所提出的2D1R阵列结构及其制备方法，还可以在不脱离本发明内容的基础上做出各种改进。因此，本发明的保护范围应当由所附的权利要求书的内容确定。