掌桥专利:专业的专利平台
掌桥专利
首页

半导体器件

文献发布时间:2023-06-19 10:08:35


半导体器件

本申请文件是2017年2月13日提交的发明名称为“半导体器件及其制造方法”的第201710075833.8号发明专利申请的分案申请。

技术领域

本发明构思涉及半导体器件,更具体地,涉及具有交叉点堆叠结构的存储器件以及制造该存储器件的方法。

背景技术

随着电子产品的变轻、变薄、变短和小型化倾向,对高集成的半导体器件存在增长的需求。为了满足这种需求,已经提出了具有三维(3D)交叉点堆叠结构的存储器件,其中存储单元设置在彼此交叉的两个电极之间的交叉点处。此外,为了满足按比例缩小具有交叉点堆叠结构的存储器件的持续的要求,可能必须减小配置用于每个存储器件的所有层的尺寸。然而,由于存储器件的小型化,可能在制造存储器件的过程中产生各种缺陷,并且所产生的缺陷会降低存储器件的可靠性并会降低生产率。

发明内容

本发明构思的实施方式提供一种存储器件以及制造该存储器件的方法,其中由图案化存储单元的工艺引起的缺陷被最小化,从而提高存储器件的可靠性。

根据本发明构思的一方面,提供一种存储器件,该存储器件包括:第一电极线层,设置在基板之上,第一电极线层包括在第一方向上延伸并在不同于第一方向的第二方向上彼此间隔开的多条第一电极线;第二电极线层,设置在第一电极线层之上,第二电极线层包括在第二方向上延伸并在第一方向上彼此间隔开的多条第二电极线;以及第一存储单元层,设置在第一电极线层和第二电极线层之间,第一存储单元层包括分别设置在所述多条第一电极线交叉所述多条第二电极线所在的部分中,其中所述多个第一存储单元的每个包括在向上或向下方向上堆叠的选择器件层、中间电极层和可变电阻层,在第一方向上延伸的第一绝缘层设置在相邻的第一电极线之间,第二绝缘层设置在相邻的第一存储单元之间,在第二方向上延伸的第三绝缘层设置在相邻的第二电极线之间,并且第二绝缘层的顶部包括在相邻的第二电极线之间的凹陷部分。

根据本发明构思的另一方面,提供一种存储器件,该存储器件包括:第一电极线层,设置在基板之上,第一电极线层包括在第一方向上延伸并在不同于第一方向的第二方向上彼此间隔开的多条第一电极线;第二电极线层,设置在第一电极线层之上,第二电极线层包括在第二方向上延伸并在第一方向彼此间隔开的多条第二电极线;以及第一存储单元层,设置在第一电极线层和第二电极线层之间,第一存储单元层包括分别设置在所述多条第一电极线和所述多条第二电极线交叉所在的部分中,其中所述多个第一存储单元的每个包括在向上或向下方向上堆叠的选择器件层、中间电极层和可变电阻层,选择器件层和可变电阻层的其中之一从下部到上部逐渐变宽,划分单位存储单元的单元绝缘层设置在相邻的第一存储单元之间,以及在第二方向上延伸的顶绝缘层设置在相邻的第二电极线之间,并且单元绝缘层的顶部包括在相邻的第二电极线之间的凹陷部分。

根据本发明构思的另一方面,提供一种制造存储器件的方法,该方法包括:在基板上形成第一电极线层,第一电极线层包括在第一方向上延伸并在不同于第一方向的第二方向上彼此间隔开的多条第一电极线,并且第一绝缘层设置在相邻的第一电极线之间;在第一电极线层和第一绝缘层之上形成第一堆叠结构,第一堆叠结构包括在向上或向下方向上的初始选择器件层、初始中间电极层和初始可变电阻层;图案化第一堆叠结构以在所述多条第一电极线之上形成第一存储单元层,第一存储单元层包括在第一方向和第二方向上彼此间隔开的多个第一存储单元;形成填充相邻的第一存储单元之间的间隙并覆盖所述多个第一存储单元的顶部的第二绝缘层;在第二绝缘层之上形成第三绝缘层并图案化第三绝缘层以形成多个沟槽,该多个沟槽在第二方向上延伸,在第一方向上彼此间隔开并分别暴露所述多个第一存储单元的顶部;以及用导电材料填充所述多个沟槽以形成第二电极线层,该第二电极线层包括在第二方向上延伸并在第一方向上彼此间隔开的多条第二电极线,其中所述多个第一存储单元分别设置在所述多条第一电极线交叉所述多条第二电极线所在的部分中。

根据本发明构思的另一方面,提供一种制造存储器件的方法,该方法包括:在基板上形成第一电极线层,第一电极线层包括在第一方向上延伸并在不同于第一方向的第二方向上彼此间隔开的多条第一电极线以及设置在相邻的第一电极线之间的底部绝缘层;形成第一存储单元层,该第一存储单元层包括多个第一存储单元,该多个第一存储单元设置在所述多条第一电极线之上并且每个包括堆叠在向上或向下方向上的选择器件层、中间电极层和可变电阻层;形成填充相邻的第一存储单元之间的间隙并覆盖所述多个第一存储单元的顶部的单元绝缘层;在单元绝缘层之上形成顶绝缘层并图案化顶绝缘层以形成多个沟槽,该多个沟槽在第二方向上延伸,在第一方向上彼此间隔开并分别暴露所述多个第一存储单元的顶部;以及用导电材料填充所述多个沟槽以形成包括多条第二电极线的第二电极线层,该多条第二电极线在第二方向上延伸并在第一方向上彼此间隔开,其中所述多个第一存储单元分别设置在所述多条第一电极线交叉所述多条第二电极线所在的部分中,选择器件层和可变电阻层的其中之一通过镶嵌工艺形成。

根据本发明构思的另一方面,提供一种存储器件,该存储器件包括:提供在基板上的第一电极线层,第一电极线层包括在第一方向上延伸并在不同于第一方向的第二方向上彼此间隔开的多条第一电极线;第二电极线层,提供在第一电极线层上,第二电极线层包括在第二方向上延伸并在第一方向上彼此间隔开的多条第二电极线;第三电极线层,提供在第二电极线层上,第三电极线层包括在第一方向上延伸并在第二方向上彼此间隔开的多条第三电极线;第一存储单元层,包括分别设置在位于第一电极线层和第二电极线层之间并且在该处所述多条第一电极线和所述多条第二电极线交叉的部分中的多个第一存储单元;以及第二存储单元层,包括分别设置在位于第二电极线层和第三电极线层之间并且在该处所述多条第二电极线和所述多条第三电极线交叉的部分中的多个第二存储单元,其中对于所述多条第二电极线中的每条和所述多条第三电极线中的每条,上部的宽度分别大于下部的宽度。

附图说明

从以下结合附图的详细描述,本发明构思的示范性实施方式将被更清楚地理解,附图中:

图1是根据本发明构思的一示范性实施方式的存储器件的等效电路图;

图2是根据本发明构思的一示范性实施方式的存储器件的透视图;

图3是沿图2的线X-X'和线Y-Y'截取的截面图;

图4是示意地示出具有双向阈值开关(OTS)特性的选择器件层的电压-电流曲线的图形;

图5至14B是根据本发明构思的示范性的存储器件的截面图并对应于图3的截面图;

图15是根据本发明构思的一示范性实施方式的存储器件的透视图;

图16是沿图15的线2X-2X'和线2Y-2Y'截取的截面图;

图17A至17B是根据本发明构思的一示范性实施方式的存储器件的截面图并对应于图16的截面图;

图18是根据本发明构思的一示范性实施方式的存储器件的透视图;

图19是沿图18的线3X-3X'和线3Y-3Y'截取的截面图;

图20A至20D是示意地示出根据本发明构思的一示范性实施方式的制造图2的存储器件的工艺的透视图;

图21A至21K是示意地示出根据本发明构思的一示范性实施方式的制造图2或15的存储器件的工艺的截面图并对应于图3或16的截面图;

图22A至22D是示意地示出根据本发明构思的一示范性实施方式的制造图2或15的存储器件的工艺的截面图;

图23A至23F是示意地示出根据本发明构思的一示范性实施方式的制造图9的存储器件的工艺的截面图并对应于图3的截面图;

图24A至24C是示意地示出根据本发明构思的一示范性实施方式的制造图10的存储器件的工艺的截面图并对应于图3的截面图;以及

图25是根据本发明构思的一示范性实施方式的计算机系统的框图。

由于图1-25中的附图旨在用于说明目的,所以附图中的元件不必按比例绘制。例如,为了清晰的目的,一些元件可以被放大或夸大。

具体实施方式

图1是根据本发明构思的一示范性实施方式的存储器件100的等效电路图。

参照图1,存储器件100可以包括:多条底部字线WL11和WL12,其沿第一方向(X方向)延伸并在垂直于第一方向的第二方向(Y方向)上彼此间隔开;以及多条顶部字线WL21和WL22,其在第二方向上彼此间隔开,在垂直于第一方向和第二方向的第三方向(Z方向)上与底部字线WL11和WL12间隔开,并沿第一方向延伸。此外,存储器件100可以包括多条公共位线BL1至BL4,该多条公共位线BL1至BL4在第三方向上与顶部字线WL21和WL22以及底部字线WL11和WL12间隔开并沿第二方向延伸。

第一存储单元MC1和第二存储单元MC2可以分别设置在公共位线BL1至BL4与底部字线WL11和WL12之间以及在公共位线BL1至BL4与顶部字线WL21和WL22之间。具体地,多个第一存储单元MC1可以分别设置在公共位线BL1至BL4与底部字线WL11和WL12之间的交叉点处,并可以均包括用于存储信息的可变电阻层ME和用于选择存储单元(例如选择可变电阻层ME)的选择器件层SW。此外,多个第二存储单元MC2可以分别设置在公共位线BL1至BL4和顶部字线WL21和WL22之间的交叉点处,并可以均包括用于存储信息的可变电阻层ME和用于选择存储单元的选择器件层SW。此外,选择器件层SW可以被称为开关器件层、隔离器件层或存取器件层。选择器件层SW可以用于在可变电阻层ME的编程或读取期间访问可变电阻层ME。

第一存储单元MC1和第二存储单元MC2可以具有基本上相同的结构,并可以沿第三方向设置。例如,在设置在底部字线WL11和公共位线BL1之间的第一存储单元MC1中,选择器件层SW可以电连接到底部字线WL11,可变电阻层ME可以电连接到公共位线BL1,可变电阻层ME和选择器件层SW可以串联连接到彼此。此外,在设置在顶部字线WL21和公共位线BL1之间的第二存储单元MC2中,可变电阻层ME可以电连接到顶部字线WL21,选择器件层SW可以电连接到公共位线BL1,并且可变电阻层ME和选择器件层SW可以串联连接到彼此。

本发明构思的技术精神不限于以上示例。在本发明构思的一示范性实施方式中,与图1中示出的不同,在第一存储单元MC1和第二存储单元MC2的每个中,选择器件层SW和可变电阻层ME可以将它们的设置位置相互交换。此外,第一存储单元MC1和第二存储单元MC2可以沿第三方向设置为关于公共位线BL1至BL4形成对称结构。例如,在第一存储单元MC1中,可变电阻层ME可以连接到底部字线WL11并且选择器件层SW可以连接到公共位线BL1,并且在第二存储单元MC2中,可变电阻层ME可以连接到顶部字线WL21并且选择器件层SW可以连接到公共位线BL1,从而第一存储单元MC1和第二存储单元MC2可以关于公共位线BL1对称地设置。

在下文,将简要地描述驱动存储器件100的方法。例如,电压可以通过字线WL11、WL12、WL21和WL22以及公共位线BL1至BL4施加到第一存储单元MC1或第二存储单元MC2的可变电阻层ME,因此电流可以在可变电阻层ME中流动。例如,可变电阻层ME可以包括在第一状态和第二状态之间可逆地转换(切换)的相变材料(PCM)层。然而,可变电阻层ME不限于此。在本发明构思的示范性实施方式中,可变电阻层ME可以包括其电阻值根据施加到其的电压改变的任意的可变电阻器。例如,在被选择的第一存储单元MC1和第二存储单元MC2中,可变电阻层ME的电阻可以根据施加到可变电阻层ME的电压而在第一状态和第二状态之间可逆地转换。

根据可变电阻层ME的电阻变化,第一存储单元MC1和第二存储单元MC2可以存储数字信息诸如0或1,数字信息可以被从第一存储单元MC1和第二存储单元MC2擦除。例如,数据可以在第一存储单元MC1和第二存储单元MC2中被写为高电阻状态“0”和低电阻状态“1”。这里,从高电阻状态“0”到低电阻状态“1”的写入可以称为设定操作,从低电阻状态“1”到高电阻状态“0”的写入可以被称为复位操作。然而,在根据本发明构思的一示范性实施方式的第一存储单元MC1和第二存储单元MC2中存储的数字数据不限于高电阻状态“0”和低电阻状态“1”,而是各种电阻状态可以被存储在第一存储单元MC1和第二存储单元MC2中。例如,通过施加不同振幅的电压到某些材料,电阻可以切换为多个值。代替二元电阻状态的这些多个电阻值可以被用于存储数据。

任意的存储单元MC1和MC2可以通过选择字线WL11、WL12、WL21和WL22以及公共位线BL1至BL4被寻址,并可以通过在字线WL11、WL12、WL21和WL22与公共位线BL1至BL4之间施加某信号而被编程,并且基于任意存储单元MC1和MC2的每个的可变电阻层ME的电阻值的信息可以通过借助公共位线BL1至BL4测量电流值而被读出。

图2是根据本发明构思的一示范性实施方式的存储器件100的透视图,图3是沿图2的线X-X'和线Y-Y'截取的截面图。图3示出在X方向和Y方向上被略微地放大并在外部显示的绝缘层。

参照图2和3,存储器件100可以包括设置在基板101上的第一电极线层110L、第二电极线层120L和存储单元层MCL。

如示出的,层间绝缘层105可以设置在基板101上。例如,层间绝缘层105可以包括诸如硅氧化物等的氧化物或诸如硅氮化物等的氮化物。层间绝缘层105可以使第一电极线层110L与基板101电分离。在根据本实施方式的存储器件100中,层间绝缘层105可以设置在基板101上,但是这仅是一示例。例如,在根据本实施方式的存储器件100中,集成电路层可以设置在基板101上,并且多个存储单元可以设置在集成电路层上。集成电路层可以包括例如用于存储单元的操作的周边电路和/或用于算术操作的核心电路等。供参考,其中包括周边电路和/或核心电路的集成电路层设置在基板上并且存储单元设置在集成电路层上的结构被称为周边上单元(COP)结构。

第一电极线层110L可以包括在第一方向(X方向)上彼此平行地延伸并在垂直于第一方向的第二方向(Y方向)上彼此间隔开的多条第一电极线110。第二电极线层120L可以包括在第二方向(Y方向)上彼此平行地延伸并在第一方向(X方向)上彼此间隔开的多条第二电极线120。就存储器件100的驱动而言,第一电极线110可以对应于字线,第二电极线120可以对应于位线。另一方面,第一电极线110可以对应于位线,第二电极线120可以对应于字线。

第一电极线110和第二电极线120可以均由例如金属、导电的金属氮化物、导电的金属氧化物或其组合形成。例如,第一电极线110和第二电极线120可以均由钨(W)、钨氮化物(WN)、金(Au)、银(Ag)、铜(Cu)、铝(Al)、钛铝氮化物(TiAlN)、铱(Ir)、铂(Pt)、钯(Pd)、钌(Ru)、锆(Zr)、铑(Rh)、镍(Ni)、钴(Co)、铬(Cr)、锡(Sn)、锌(Zn)、铟锡氧化物(ITO)、其合金、或其组合形成。此外,第一电极线110和第二电极线120可以均包括金属层和覆盖金属层的至少一部分的导电的阻挡层。导电的阻挡层可以由例如钛(Ti)、钛氮化物(TiN)、钽(Ta)、钽氮化物(TaN)或其组合形成。

在根据本实施方式的存储器件100中,第一电极线110和第二电极线120可以具有镶嵌结构。此外,第一电极线110和第二电极线120可以通过与形成多个存储单元130的工艺不同的工艺形成。由于第一电极线110和第二电极线120形成为镶嵌结构,如所示的,所以第一电极线110和第二电极线120可以具有其中宽度在朝向下部的方向上逐渐地变窄的结构。例如,每条第一电极线110的下部可以具有第一下宽度Wb1,上部可以具有第一上宽度Wu1。此外,每条第二电极线120的下部可以具有第一宽度W1,上部可以具有第二宽度W2。如所示的,第一下宽度Wb1可以小于第一上宽度Wu1,第一宽度W1可以小于第二宽度W2。

在半导体器件中,结构可以通常通过蚀刻工艺或镶嵌工艺形成。当结构通过蚀刻工艺形成时,该结构的下部可以比该结构的上部宽,当结构通过镶嵌工艺形成时,该结构的上部可以比该结构的下部宽。此外,当结构通过镶嵌工艺形成时,该结构可以被认为具有镶嵌结构。

为了提供详细的说明,在蚀刻工艺中,可以首先形成将配置为期望的结构的材料层,并且通过用掩模图案干蚀刻材料层,可以形成期望的结构。由于上部被相对更多地蚀刻并且下部被相对更少地蚀刻是蚀刻工艺的特点,所以通过蚀刻形成的结构可以通常具有下部比上部宽的结构。另一方面,在镶嵌工艺中,绝缘层或牺牲层可以在配置为期望结构的材料层之前形成,并且沟槽可以通过用掩模图案蚀刻该绝缘层或牺牲层而形成。随后,通过填充材料层到沟槽中,该结构可以被形成。在填充沟槽之后沉积在绝缘层或牺牲层上的任何过量的材料会需要借助于用于形成该结构的化学机械抛光(CMP)被除去。在镶嵌工艺中,由于沟槽形成在通过蚀刻被除去的部分中,所以沟槽可以具有其中上部比下部宽的结构。因此,通过填充沟槽形成的结构也可以具有上部比下部宽的结构。

在蚀刻工艺或镶嵌工艺中,通过精确控制蚀刻,材料层可以被蚀刻以便该结构的侧表面大致垂直于基板101的顶部,例如具有大致垂直的轮廓,因此,在该结构的上部和下部之间几乎没有差异。因此,在根据本实施方式的存储器件100中,通过精确控制镶嵌工艺中的蚀刻,第一电极线110的侧表面和第二电极线120的侧表面可以形成得大致垂直于基板101的顶部。在图2和3中,侧斜坡(side slope)被区别地示出用于强调第一电极线110和第二电极线120通过镶嵌工艺形成。将参照图20A至24C详细描述形成第一电极线110和第二电极线120的方法。

多个第一凹陷R1可以形成在第一电极线110的相应的顶部中并且在沿第一方向(X方向)设置的存储单元130之间。如所示的,第一凹陷R1可以通过设置在存储单元130之间的多个第二绝缘层144的下部被分别地填充。每条第一电极线110的上部的一部分可以在经由蚀刻工艺形成存储单元130时通过过蚀刻被除去,因此可以形成第一凹陷R1。此外,通过精确控制蚀刻,可以几乎不形成第一凹陷R1。

存储单元层MCL可以包括在第一方向和第二方向上彼此间隔开的多个存储单元130(图1中的MC1)。如所示的,第一电极线110和第二电极线120可以彼此交叉。存储单元130可以分别设置在位于第一电极线层110L和第二电极线层120L之间在该处第一电极线110和第二电极线120彼此交叉的部分中。

存储单元130可以形成为具有有四方柱形状的柱结构。然而,每个存储单元130的结构不限于具有四方柱形状。例如,存储单元130可以具有各种柱形状,诸如例如圆形柱、椭圆柱、多边形柱等。此外,取决于形成方法,存储单元130可以具有下部比上部宽的结构,或可以具有上部比下部宽的结构。在根据本实施方式的存储器件100中,存储单元130可以主要地具有下部比上部宽的结构。例如,存储单元130可以通过蚀刻工艺形成。通过精确控制蚀刻工艺中的蚀刻,存储单元130的侧表面可以大致垂直于基板101的顶部形成,例如具有大致垂直的轮廓。将参照图20A至24C详细描述形成存储单元130的方法。

存储单元130可以均包括底电极层131、选择器件层133、中间电极层135、可变电阻层137以及顶电极层139。

在本发明构思的一示范性实施方式中,可变电阻层137(图1中的ME)可以包括根据加热持续时间而在结晶态和非晶态之间可逆变化的相变材料。通常,相变材料可以以非晶以及一种或有时几种晶相存在,它们能够在这些相之间快速地并且反复地转换。例如,可变电阻层137可以包括具有通过焦耳热可逆地改变的相以及通过相变而变化的电阻的材料,该焦耳热通过跨可变电阻层137的两端施加的电压而产生。具体地,相变材料可以在非晶相进入高电阻状态,并可以在晶相进入低电阻状态。高电阻状态可以被定义为0,低电阻状态可以被定义为1,从而数据可以被存储在可变电阻层137中。

在本发明构思的一示范性实施方式中,可变电阻层137可以包括来自周期表第Ⅵ族的一种或多种元素(例如硫族元素)并可以选择性地包括来自第Ⅲ族、第Ⅳ族或第Ⅴ族的一种或多种化学调节剂。例如,可变电阻层137可以包括Ge-Sb-Te(锗-锑-碲,GST)。这里,包括连字符(-)的化学组成标记可以表示特定化合物或包括在化合物中的元素,并可以表示包括所代表的元素和/或特定化合物的全部化学式结构。例如,Ge-Sb-Te可以表示诸如Ge

除了以上材料Ge-Sb-Te之外,可变电阻层137还可以包括各种相变材料。用于可变电阻层137的相变材料的成分可以包含各种元素的混合物,该各种元素包括但是不限于:锗(Ge)、锑(Sb)、碲(Te)、铟(In)、硒(Se)、镓(Ga)、砷(As)、铝(Al)、铋(Bi)、锡(Sn)、氧(O)、硫(S)、氮(N)、金(Au)、钯(Pd)、钛(Ti)、钴(Co)、银(Ag)和镍(Ni)。例如,可变电阻层137可以包括Ge-Te、Sb-Te、In-Se、Ga-Sb、GeSb、In-Sb、As-Te、Al-Te、Bi-Sb-Te(BST)、In-Sb-Te(IST)、Ge-Sb-Te(GST)、Te-Ge-As、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、In-Ge-Te、Ge-Sn-Te、Ge-Bi-Te、Ge-Te-Se、As-Sb-Te、Sn-Sb-Bi、Ge-Te-O、GeSbTeN、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、GeBiSbTe、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd和Ge-Te-Sn-Pt、GeInSbTe、In-Sn-Sb-Te、As-Ge-Sb-Te和其组合中的至少一种。

在可变电阻层137中包括的相变材料可以具有各种化学计量比用于其成分。可变电阻层137的结晶温度、熔化温度、根据结晶能量的相变速度、和数据保持特性可以根据包括在可变电阻层137中的元素的化学计量比来调整。

可变电阻层137还可以包括例如碳(C)、氮(N)、硅(Si)、氧(O)、铋(Bi)、硼(B)、铟(In)和锡(Sn)中的至少一种杂质。存储器件100的驱动电流可以通过所包括的至少一种杂质而改变。此外,可变电阻层137还可以包括金属。例如,可变电阻层137可以包括铝(Al)、镓(Ga)、锡(Sn)、钛(Ti)、铬(Cr)、锰(Mn)、铁(Fe)、钴(Co)、镍(Ni)、钼(Mo)、钌(Ru)、钯(Pd)、铪(Hf)、镧(LA)、钽(Ta)、铱(Ir)、铂(Pt)、锆(Zr)、铊(Tl)、铅(Pb)、钛(Ti)、钯(Pd)和钋(Po)中的至少一种。这样的金属材料可以增大可变电阻层137的电导率和热导率以提高结晶速度,从而提高设定速度。此外,金属材料可以增强可变电阻层137的数据保持特性。

可变电阻层137可以具有其中具有不同物理性质的两个或更多层堆叠的多层结构。层的数目或厚度可以被有目的地选择。阻挡层可以进一步形成在所述层之间。阻挡层防止材料在所述层之间扩散。也就是说,阻挡层在形成所述层当中的随后的层时减少先前的层的材料扩散到随后的层中。阻挡层可以包括但是不限于:SiN、TiN、Ta

可变电阻层137可以具有其中包括彼此不同的材料的多个层被交替地堆叠的超晶格结构。例如,可变电阻层137可以包括其中包括Ge-Te的第一层和包括Sb-Te的第二层被交替地堆叠的结构。然而,第一层的材料不限于Ge-Te,第二层的材料不限于Sb-Te。第一层和第二层可以均包括以上描述的各种材料。

在上文,可变电阻层137已经在上面被描述为包括相变材料,但是本发明构思的技术精神不限于此。在本发明构思的一示范性实施方式中,存储器件100的可变电阻层137可以包括具有电阻变化特性的各种材料。

在本发明构思的一示范性实施方式中,当可变电阻层137包括过渡金属氧化物时,存储器件100可以是电阻随机存取存储器(ReRAM)。在包括过渡金属氧化物的可变电阻层137中,至少一个电路径可以通过编程操作而在可变电阻层137中形成或破坏。当形成电路径时,可变电阻层137可以具有低电阻值,当电路径被破坏时,可变电阻层137可以具有高电阻值。存储器件100可以通过利用可变电阻层137的电阻值差异来存储数据。

当可变电阻层137包括过渡金属氧化物时,过渡金属氧化物可以包括Ta、Zr、Ti、Hf、Mn、钇(Y)、Ni、Co、Zn、铌(Nb)、Cu、Fe和Cr中的至少一种金属。例如,过渡金属氧化物可以由包括Ta

在本发明构思的一示范性实施方式中,当可变电阻层137具有磁隧道结(MJT)结构(其包括包含磁性材料的两个电极和设置在这两个磁性电极之间的电介质)时,存储器件100可以是磁随机存取存储器(MRAM)。

上面描述的所述两个电极可以分别是磁化固定层和磁化自由层,设置在两者之间的电介质可以是隧道势垒层。磁化固定层可以具有固定在一个方向上的磁化方向,磁化自由层可以具有可改变为平行或反平行于磁化固定层的磁化方向的磁化方向。磁化固定层和磁化自由层的磁化方向可以平行于隧道势垒层的一个表面,但是不限于此。在本发明构思的一示范性实施方式中,磁化固定层的磁化方向和磁化自由层的磁化方向可以垂直于隧道势垒层的所述一个表面。

当磁化自由层的磁化方向平行于磁化固定层的磁化方向时,可变电阻层137可以具有第一电阻值。当磁化自由层的磁化方向反平行于磁化固定层的磁化方向时,可变电阻层137可以具有第二电阻值。通过利用这样的电阻值差异,存储器件100可以存储数据。磁化自由层的磁化方向可以通过在编程电流中包括的电子的自旋扭矩而改变。

磁化固定层和磁化自由层可以均包括磁性材料。在这种情况下,磁化固定层还可以包括固定在磁化固定层中包括的铁磁材料的磁化方向的反铁磁材料。隧道势垒层可以由Mg、Ti、Al、MgZn和MgB中的至少一种材料的氧化物形成,但是不限于以上描述的示例。铁磁材料的示例可以包括,但不限于:Fe、Ni、Co和许多它们的合金。反铁磁的示例可以包括,但是不限于:MnO、FeO、CoO、NiO、Cr、Mn、MnO

选择器件层133(图1中的SW)可以是用于控制电流的流动的电流控制层。选择器件层133可以包括具有根据跨选择器件层133的两端施加的电压的电平而变化的电阻的材料层。例如,选择器件层133可以包括具有OTS特性的材料层。为了基于OTS材料层简要地描述选择器件层133的功能,当低于阈值电压VT的电压被施加到选择器件层133时,选择器件层133可以处于其中电流几乎不流动的高电阻状态,当比阈值电压VT高的电压被施加到选择器件层133时,选择器件层133可以处于低电阻状态,因此电流可以开始流动。此外,当流过选择器件层133的电流变得低于保持电流时,选择器件层133可以被改变为高电阻状态。以下将参照图4详细地描述选择器件层133的OTS特性。

选择器件层133可以包括硫族化物材料作为OTS材料层。OTS材料和相变材料(PCM)可以处于相同的类别,但是OTS材料通常在非晶相凝固。换句话说,OTS材料在转换期间不经受结晶转变并在切换之后在除去施加的电压时保持非晶。硫族化物材料的代表性示例可以包括来自周期表第Ⅵ族的一种或多种元素(例如硫族元素),并可以选择性地包括来自第Ⅲ族、第Ⅳ族或第Ⅴ族的一种或多种化学调节剂。能够被包括在选择器件层133中的硫族元素的最一般示例可以包括硫(S)、硒(Se)和碲(Te)。硫族元素的特征点在于包括二价键和孤对电子。二价键通过键合用于形成硫族化物材料的硫族元素而导致链结构和环结构的形成,孤对电子可以用作用于形成导电细丝的电子源。例如,三价和四价的调节剂诸如Al、Ga、In、Ge、Sn、Si、P、As和Sb可以被添加到硫族元素的链和环结构中以确定硫族化物材料的结构刚度,并且根据进行结晶化或其它的结构重排的能力,可以将硫族化物材料分类为开关材料和相变材料。在本发明构思的一示范性实施方式中,OTS材料可以包括Si、Ge、Sb、Te、Se、In、Sn和As中的至少两种或至少三种。在OTS材料中包括的元素内,Se、Te或As可以在成分上具有最高的原子百分数。

在本发明构思的一示范性实施方式中,选择器件层133可以包括Si、Te、As、Ge、In或其组合。例如,选择器件层133的成分可以包括约14%的Si、约39%的Te、约37%的As、约9%的Ge和约1%的In。这里,百分比表示原子元素总共为100%的原子百分数比率,在下文是相同的。

在本发明构思的一示范性实施方式中,选择器件层133可以包括Si、Te、As、Ge、S、Se或其组合。例如,选择器件层133的成分可以包括约5%的Si、约34%的Te、约28%的As、约11%的Ge、约21%的S和约1%的Se。

在本发明构思的一示范性实施方式中,选择器件层133可以包括Te、As、Ge、S、Se、Sb或其组合。例如,选择器件层133的成分可以包括约21%的Te、约10%的As、约15%的Ge、约2%的S、约50%的Se和约2%的Sb。

在根据本发明构思的一示范性实施方式的存储器件100中,选择器件层133不限于OTS材料层。例如,选择器件层133可以包括具有选择器件的功能的各种材料层而不限于OTS材料层。例如,选择器件层133可以包括二极管、隧道结、PNP二极管或双极结晶体管(BJT)、混合离子-电子导电(MIEC)等。

底电极层131、中间电极层135和顶电极层139可以均是用作电流路径的层,并可以均包括导电材料。例如,底电极层131、中间电极层135和顶电极层139中的至少一个可以包括金属、导电的金属氮化物、导电的金属氧化物或其组合。例如,底电极层131、中间电极层135和顶电极层139中的至少一个可以包括TiN层,但是不限于此。在本发明构思的一示范性实施方式中,底电极层131、中间电极层135和顶电极层139中的至少一个可以包括由金属或导电的金属氮化物形成的导电层以及覆盖该导电层的至少一部分的至少一个导电的阻挡层。导电的阻挡层可以包括例如金属氧化物、金属氮化物或其组合,但是不限于此。

中间电极层135和顶电极层139中的至少一个可以包括接触可变电阻层137的加热单元。加热单元可以配置在中间电极层135和/或顶电极层139中。当加热单元配置在中间电极层135和/或顶电极层139中时,加热单元可以配置为中间电极层135和/或顶电极层139的一部分或全部。例如,杂质(例如碳)可以在形成中间电极层135和/或顶电极层139的过程中对中间电极层135和/或顶电极层139的接触可变电阻层137的部分掺杂,从而允许中间电极层135和/或顶电极层139的一部分用作加热单元。

加热单元可以被添加到中间电极层135和/或顶电极层139中以形成其中加热单元作为隔离层堆叠在具有电极功能的电极单元上的结构。将参照图5至7详细描述其中中间电极层135或顶电极层139包括加热单元和电极单元的结构。

在根据本实施方式的存储器件100中,包括在中间电极层135和/或顶电极层139中的加热单元可以在设定操作或复位操作中加热可变电阻层137。加热单元可以包括产生足以使可变电阻层137相变且不与可变电阻层137反应的热的导电材料。在本发明构思的一示范性实施方式中,加热单元可以由例如TiN、TiSiN、TiAlN、TaSiN、TaAlN、TaN、WSi、WN、TiW、MoN、NbN、TiBN、ZrSiN、WSiN、WBN、ZrAlN、MoAlN、TiAl、TiON、TiAlON、WON、TaON、碳(C)、硅碳化物(SiC)、硅碳氮化物(SiCN)、碳氮化物(CN)、钛碳氮化物(TiCN)、钽碳氮化物(TaCN)、包含其组合的高熔点金属、或其氮化物形成,或包括上述材料。然而,加热单元的材料不限于此。

在本发明构思的一示范性实施方式中,加热单元可以由基于碳的导电材料形成,基于碳的材料包括,但是不限于:无定形碳(C)、石墨烯、石墨、碳纳米管(CNT)、非晶类金刚石碳(DLC)、硅碳化物(SiC)、硼碳化物(BC)、硅碳氮化物(SiCN)、碳氮化物(CN)、钛碳氮化物(TiCN)、钽碳氮化物(TaCN)以及其它类似的基于碳的导电材料。

尽管没有示出,但是可以形成围绕每个存储单元130的侧表面的间隔物。由于间隔物围绕每个存储单元130的侧表面,所以间隔物保护存储单元130,具体地,保护可变电阻层137和/或选择器件层133。例如,间隔物防止存储单元130在随后的工艺例如清洁工艺或金属层图案化工艺中被不必要地污染。例如,间隔物可以具有对于在随后的图案化工艺中使用的蚀刻剂的抗蚀刻性或对于随后的清洁工艺中使用的化学药品的耐化学性。间隔物可以包括能够保护存储单元130的材料(例如诸如硅氧化物(SiO

第一绝缘层142可以设置在第一电极线110之间,第二绝缘层144可以设置在存储单元层MCL的存储单元130之间。此外,第三绝缘层145可以设置在第二电极线120之间。

第一绝缘层142可以形成为沿第一方向(X方向)在第一电极线110之间延伸的结构,并可以提供为与第一电极线110对应的多个。第二凹陷R2可以形成在每个第一绝缘层142的顶部中且在沿第二方向(Y方向)设置的存储单元130之间。第二凹陷R2可以通过设置在存储单元130之间的第二绝缘层144的下部填充。第一绝缘层142的上部的一部分可以在借助蚀刻工艺形成存储单元130时通过过蚀刻被除去,因此可以形成第二凹陷R2。因此,形成在第一绝缘层142中的第二凹陷R2可以形成得比形成在每条第一电极线110(金属层)中的第一凹陷R1深。R1和R2之间的深度差异可以取决于当第一电极线110的金属材料和第一绝缘层142的绝缘材料在用于形成存储单元130的蚀刻条件下被蚀刻时第一电极线110的金属材料和第一绝缘层142的绝缘材料之间的蚀刻速率差异。

取决于该情形,第一绝缘层142和第二绝缘层144可以由相同的材料形成。在这种情况下,由于第一绝缘层142和第二绝缘层144没有彼此区分开,所以第二凹陷R2可以在概念上存在。

第二绝缘层144可以设置在存储单元130之间并可以使存储单元130电分离。由于第二绝缘层144设置为使得存储单元130在第一方向和第二方向上彼此间隔开,所以第二绝缘层144可以具有所有的第二绝缘层144被连接为一体的集成结构。

如所示的,第二绝缘层144可以具有围绕第二电极线120的两个侧表面的下部的结构。由于第二绝缘层144具有围绕第二电极线120的两个侧表面的下部的结构,所以凹陷部分A可以形成在第二电极线120之间的第二绝缘层144的顶部中。凹陷部分A可以在第二电极线120延伸的第二方向(Y方向)上延伸。此外,尽管未示出,但是凹陷部分A可以具有在第二电极线120之间延伸的结构。为了提供详细说明,凹陷部分A可以具有在四个相邻的存储单元130之间的中间部分中凹陷得最深的结构。

具有凹陷部分A的第二绝缘层144的顶部结构可以基于在其中形成第二电极线120的镶嵌结构。这是由于当第二电极线120形成为镶嵌结构时,对于第二绝缘层144而言,平坦化工艺诸如CMP工艺和/或类似工艺不是必需的,因此,第二绝缘层144保持初始形状,除了在该处形成第二电极线120的部分之外。如果第二电极线120通过蚀刻工艺形成,则沉积在存储单元130的顶部之上的过多的第二绝缘层144需要在沉积导电材料并蚀刻导电材料以形成第二电极线120之前通过CMP平坦化工艺被除去。将参照图20A至20D详细描述形成第二绝缘层144的顶部结构的工艺。

第三绝缘层145可以形成为具有其在第二电极线120之间在第二方向(Y方向)上延伸的结构,并可以提供为与第二电极线120对应的多个。由于第三绝缘层145形成在第二绝缘层144上,所以第二绝缘层144的凹陷部分A可以通过第三绝缘层145的下部填充。

第一至第三绝缘层142、144和145可以形成为包括相同材料的绝缘层,或者其至少一个可以形成为包括不同材料的绝缘层。第一至第三绝缘层142、144和145可以包括例如电介质材料诸如氧化物或氮化物,并可以电分离相应的层的器件。多个气隙而不是第二绝缘层144可以形成在存储单元130之间。如果形成气隙,则具有特定厚度的绝热衬层可以形成在气隙和存储单元130之间。此外,与第二绝缘层144的上部结构对应的凹陷部分可以形成在绝热衬层的上部结构中。

在根据本实施方式的存储器件100中,由于第一电极线110和第二电极线120通过与形成存储单元130的工艺不同的工艺形成,所以可以形成使缺陷或污染被最小化的存储单元130。此外,在根据本实施方式的存储器件100中,由于第二电极线120形成为镶嵌结构,所以第二绝缘层144可以保持在存储单元130上,从而保护存储单元130并解决当对第二绝缘层144过度进行或不足地进行CMP时发生的问题。对于通过镶嵌工艺形成的第二电极线120,第三绝缘层145形成在第二绝缘层144上,然后第二绝缘层144和第三绝缘层145两者被蚀刻以形成用于第二电极线120的沟槽。对第二绝缘层144不实施CMP工艺。因而,在根据本实施方式的存储器件100中,存储单元130的缺陷或污染被防止,并且当对第二绝缘层144过度地进行或不充分地进行CMP时发生的问题被解决,从而实现具有3D交叉点堆叠结构、高集成度和提高的可靠性的存储器件。

图4是示意地示出具有OTS特性的选择器件层的电压-电流曲线的图形。

参照图4,第一曲线61表示在电流不在选择器件层中流动的状态下的电压-电流关系。这里,选择器件层可以用作具有处于第一电压电平63的阈值电压V

第二曲线62表示在电流在选择器件层中流动的状态下的电压-电流关系。在选择器件层中流动的电流具有比第一电流水平66高的水平时,施加到选择器件层的电压可以比第二电压电平64进一步略微地增大。例如,当在选择器件层中流动的电流从第一电流水平66显著地增大到第二电流水平67时,施加到选择器件层的电压可以从第二电压电平64略微地增大。也就是说,一旦电流流过选择器件层,施加到选择器件层的电压就可以保持接近饱和电压V

图5至14B是根据本发明构思的示范性实施方式的存储器件的截面图并对应于图3的截面图。在下文,以上参照图2和3描述的细节将被简要地描述或被省略。

参照图5,在根据本发明构思的一示范性实施方式的存储器件100a中,多个存储单元130a的每个的中间电极层135'可以包括电极单元135e和加热单元135h。为此,存储器件100a可以不同于图3的存储器件100。也就是说,在根据本实施方式的存储器件100a中,中间电极层135'可以包括其中具有加热功能的加热单元135h的薄层堆叠在具有电极功能的电极单元135e的薄层上的结构。加热单元135h可以接触可变电阻层137,电极单元135e可以设置在加热单元135h和选择器件层133之间。电极单元135e和加热单元135h的材料或功能如以上参照图2和3所述的。

通常,当选择器件层133基于OTS特性时,选择器件层133可以包括非晶硫族化物材料。然而,随着具有3D交叉点堆叠结构的存储器件的按比例缩小的趋势,可变电阻层137、选择器件层133、底电极层131、中间电极层135'和顶电极层139的厚度和宽度以及其间的距离可以减小。因此,在驱动存储器件的操作中,当中间电极层135'的加热单元135h产生热以使可变电阻层137相变时,热可以影响邻近于可变电阻层137设置的选择器件层133。例如,由于来自邻近于选择器件层133的中间电极层135'的加热单元135h的热,像选择器件层133被部分地结晶一样,选择器件层133劣化并被损坏。部分结晶的选择器件层会不适当地进行开关,因为OTS材料在开关期间不经受结晶转变并在开关之后除去施加的电压时保持非晶。

在根据本实施方式的存储器件100a中,中间电极层135'可以包括接触可变电阻层137的加热单元135h,此外,可以包括设置在加热单元135h和选择器件层133之间的电极单元135e。电极单元135e可以形成得厚以便来自加热单元135h的热不被传输到选择器件层133。因此,与所示出的不同,电极单元135e可以形成得比底电极层131或顶电极层139厚,用于阻挡热。例如,电极单元135e可以具有在约10nm至约100nm的范围内的厚度。然而,电极单元135e的厚度不限于以上数值。

在根据本实施方式的存储器件100a中,中间电极层135'可以包括用于阻挡热的至少一个薄的热阻挡层。如果中间电极层135'包括两个或更多个薄的热阻挡层,则中间电极层135'可以具有其中薄的热阻挡层和电极单元135e的薄层交替地堆叠在加热单元135h下面的结构。

参照图6,在根据本发明构思的一示范性实施方式的存储器件100b中,多个存储单元130b的每个的顶电极层139'可以包括电极单元139e和加热单元139h。为此,存储器件100b可以不同于图3的存储器件100。也就是说,在根据本实施方式的存储器件100b中,顶电极层139'可以包括接触多条第二电极线120的电极单元139e和接触可变电阻层137的加热单元139h。

如在根据本实施方式的存储器件100b中,如果顶电极层139'包括加热单元139h,则中间电极层135和可变电阻层137设置在顶电极层139'和选择器件层133之间,热从加热单元139h传递到选择器件层的问题不显著。因此,在根据本发明的存储器件100b中,电极单元139e可以被省略,并且加热单元139h可以配置为顶电极层139'。然而,为了防止加热单元139h和/或可变电阻层137在随后的工艺(例如清洁工艺或金属层图案化工艺)中被污染或不必要地蚀刻,电极单元139e可以与加热单元139h分开地形成并可以被包括在顶电极层139'中。中间电极层135可以形成得厚或可以包括至少一个薄的热阻挡层,用于阻挡热传递。

参照图7,在根据本发明构思的一示范性实施方式的存储器件100c中包括的多个存储单元130c中,选择器件层133和可变电阻层137的设置位置可以彼此互换,不同于图5的存储器件100a。为此,根据本实施方式的存储器件100c不同于图5的存储器件100a。例如,在根据本实施方式的存储器件100c的存储单元130c中,可变电阻层137、中间电极层135"、选择器件层133和顶电极层139可以顺序地堆叠在底电极层131之上。

中间电极层135"可以包括电极单元135e和加热单元135h,类似于图5的存储器件100a。然而,可变电阻层137可以设置在中间电极层135"下面,因此,中间电极层135"可以具有加热单元135h设置在下部并且电极单元135e设置在上部的结构。

在根据本实施方式的存储器件100c中,中间电极层135"可以包括电极单元135e和加热单元135h,但是每个存储单元130c的结构不限于此。例如,存储单元130c可以具有其中中间电极层由单层形成并且底电极层包括电极单元和加热单元的结构。此外,如图3的存储器件中那样,底电极层131和中间电极层135"中的至少一个可以包括加热单元,但是可以具有不单独提供加热单元的薄层的结构。另外,中间电极层135"或电极单元135e可以形成得厚或可以包括至少一个薄的热阻挡层,用于阻挡热传递。

参照图8,在根据本发明构思的一示范性实施方式的存储器件100d中,多条第一电极线110a可以从上部到下部逐渐地变宽,或者每条第一电极线110a的下部和上部可以具有大致相同的宽度。为此,存储器件100d不同于图3的存储器件100。例如,在根据本实施方式的存储器件100d中,第一电极线110a可以通过蚀刻工艺形成,而第二电极线120可以通过镶嵌工艺形成。

为了提供详细描述,在图3的存储器件100中,由于第一电极线110通过镶嵌工艺形成,所以第一电极线110可以具有上部比下部宽的结构。另一方面,根据本实施方式的存储器件100d的第一电极线110a可以通过蚀刻工艺形成,因此可以具有上部比下部窄的结构。例如,如果每条第一电极线110a的下部具有第二下宽度Wb2,则每条第一电极线110a的上部可以具有比第二下宽度Wb2窄的第二上宽度Wu2。通过精确控制蚀刻工艺中的蚀刻,每条第一电极线110a的侧表面可以形成得基本上垂直于基板101的顶部,例如具有大致垂直的轮廓,因此第二上宽度Wu2和第二下宽度Wb2可以基本上相同。

在第一方向(X方向)上延伸的第一绝缘层142a可以设置在第一电极线110a之间,并且在这种情况下,第一绝缘层142a的侧表面可以具有与第一电极线110a的斜坡相对的斜度。因此,第一绝缘层142a可以具有从上部到下部逐渐地变窄的结构。此外,第一凹陷R1可以形成在每条第一电极线110a的顶部中,第二凹陷R2可以形成在第一绝缘层142a的顶部中。

参照图9,在根据本发明构思的一示范性实施方式的存储器件100e中,多个存储单元130d可以具有其中每个存储单元130d的下部朝向其上部逐渐地变宽并且每个存储单元130d的上部朝向其顶部逐渐地变窄的结构。为此,存储器件100e不同于根据先前实施方式的存储器件100以及100a至100d。具体地,在根据本实施方式的存储器件100e的存储单元130d中,底电极层131a和选择器件层133a可以具有朝向上部逐渐地变宽的结构,并且中间电极层135、可变电阻层137和顶电极层139可以具有朝向顶部逐渐地变窄的结构。每个存储单元130d的结构可以基于底电极层131a和选择器件层133a可以通过镶嵌工艺形成并且中间电极层135、可变电阻层137和顶电极层139可以通过蚀刻工艺形成。类似于存储器件100以及100a至100d,存储器件100e的第二电极线120可以通过镶嵌工艺形成。

不同于根据先前实施方式的存储器件100以及100a至100d,在根据本实施方式的存储器件100e中,底电极层131a和选择器件层133a可以设置在相邻的第一绝缘层142之间。因此,仅中间电极层135、可变电阻层137和顶电极层139可以设置在相邻的第二绝缘层144a之间。因此,第二绝缘层144a的厚度可以减小了底电极层131a和选择器件层133a的厚度。结果,与根据先前实施方式的存储器件100和100a至100d相比,根据本实施方式的存储器件100e的高度可以减小底电极层131a和选择器件层133a的厚度。因此,在实现具有3D交叉点堆叠结构的存储器件中,根据本实施方式的存储器件100e可以在集成度方面提供优良的结构。

根据本实施方式的存储器件100e可以具有以下结构,其中多个底电极层131a在第一方向(X方向)上延伸并在第二方向(Y方向)上彼此间隔开,多个选择器件层133a在第一方向(X方向)上延伸并在第二方向(Y方向)上彼此间隔开,类似于第一电极线110b。该结构可以基于底电极层131a和选择器件层133a形成在通过除去每条第一电极线110b的上部的一部分而形成的沟槽中。为此,每条第一电极线110b可以具有相对于第一绝缘层142的顶部凹陷的结构。此外,即使底电极层131a和选择器件层133a具有在一个方向上延伸的结构,像也在第一方向上延伸的第一电极线110b一样,存储单元130d的操作也完全不受影响。换句话说,如果多个可变电阻层137彼此间隔开,则每个存储单元130d在用作存储器件上不具有任何问题。

由于底电极层131a和选择器件层133a通过镶嵌工艺形成,所以凹陷可以不形成在每条第一电极线110b的顶部中。此外,由于中间电极层135、可变电阻层137和顶电极层139通过蚀刻工艺形成,所以第二凹陷R2可以形成在第一绝缘层142的顶部中。此外,凹陷可能在蚀刻中间电极层135、可变电阻层137和顶电极层139的过程中发生在选择器件层133a的顶部中。凹陷发生在选择器件层133a的顶部中的程度通过精确控制蚀刻工艺而被最小化。此外,选择器件层133a的均匀厚度有助于使选择器件层133a的电特性(例如阈值电压(V

将参照图23A至23F详细描述根据本实施方式的存储器件100e的制造方法。

参照图10,在根据本发明构思的一示范性实施方式的存储器件100f中,多个存储单元130e可以具有其中每个存储单元130e的下部朝向其上部逐渐地变宽并且每个存储单元130e的上部朝向其顶部逐渐地变窄的结构。为此,存储器件100f类似于图9的存储器件100e。然而,在根据本实施方式的存储器件100f中,底电极层131b和选择器件层133b可以不形成在相邻的第一绝缘层142之间,而是可以形成在相邻的模制绝缘层142m之间。为此,根据本实施方式的存储器件100f不同于图9的存储器件100e。

在根据本实施方式的存储器件100f的存储单元130e中,底电极层131b和选择器件层133b可以具有朝向上部逐渐地变宽的结构,中间电极层135、可变电阻层137和顶电极层139可以具有朝向顶部逐渐地变窄的结构。底电极层131b和选择器件层133b可以通过镶嵌工艺形成,中间电极层135、可变电阻层137和顶电极层139可以通过蚀刻工艺形成。类似于存储器件100和100a至100e,存储器件100f的第二电极线120可以通过镶嵌工艺形成。由于底电极层131b和选择器件层133b形成在相邻的模制绝缘层142m之间,所以根据本实施方式的存储器件100f的高度可以大于图9的存储器件100e的高度。例如,根据本实施方式的存储器件100f的高度可以与根据先前实施方式的存储器件100和100a至100d(其中存储单元130和130a至130c全部通过蚀刻形成)的每个的高度基本上相同。

第二凹陷R'2可以形成在模制绝缘层142m的顶部中。第二凹陷R'2可以在蚀刻中间电极层135、可变电阻层137和顶电极层139期间形成。由于底电极层131b和选择器件层133b形成在模制绝缘层142m中,所以凹陷可以不形成在多条第一电极线110和第一绝缘层142中。每条第一电极线110的顶部的在沟槽形成在模制绝缘层142m中时暴露的部分可以被蚀刻,因此可以形成精细的凹陷。此外,第一绝缘层142和模制绝缘层142m可以包括相同的材料。在这种情况下,第一绝缘层142和模制绝缘层142m没有彼此区分开,因此可以被认为是一个绝缘层。

将参照图24A至24C详细描述根据本实施方式的存储器件100f的制造方法。

参照图11,在根据本发明构思的一示范性实施方式的存储器件100g中,多个存储单元130f可以具有其中每个存储单元130f的下部朝向其上部逐渐地变宽并且每个存储单元130f的上部朝向其顶部逐渐地变窄的结构,此外,可以使用模制绝缘层142m。为此,根据本实施方式的存储器件100g类似于图10的存储器件100f。然而,在根据本实施方式的存储器件100g中,底电极层131c和选择器件层133c可以第一方向(X方向)以及第二方向(Y方向)上彼此间隔开。为此,根据本实施方式的存储器件100g不同于图10的存储器件100f。

例如,图10的存储器件100f可以具有以下的结构,其中底电极层131b在第一方向(X方向)上延伸并在第二方向(Y方向)上彼此间隔开,选择器件层133b在第一方向(X方向)上延伸并在第二方向(Y方向)上彼此间隔开,像也在第一方向上延伸并在第二方向上彼此间隔开的第一电极线110一样。另一方面,根据本实施方式的存储器件100g可以具有以下结构,其中多个底电极层131c在第一方向和第二方向上彼此间隔开,并且多个选择器件层133c在第一方向和第二方向上彼此间隔开。这样的结构差异可以基于当在模制绝缘层142m中图案化时形成的形状。例如,当沟槽可以在模制绝缘层142m中形成为像第一电极线110一样的线型并且底电极层和选择器件层通过填充该线型沟槽而形成时,可以形成在图10的存储器件100f中包括的每个存储单元130e的结构。另一方面,当多个孔可以形成为其中孔在第一方向和第二方向上彼此间隔开的岛型并且底电极层和选择器件层通过填充该岛型的孔而形成时,可以形成在根据本实施方式的存储器件100g中包括的每个存储单元130f的结构。类似于存储器件100和100a至100f,存储器件100g的第二电极线120可以通过镶嵌工艺形成。

参照图12,在根据本发明构思的一示范性实施方式的存储器件100h中,多个存储单元130g可以具有其中每个存储单元130g的下部朝向其上部逐渐地变宽并且每个存储单元130g的上部朝向其顶部逐渐地变窄的结构,此外,可以使用模制绝缘层142m。为此,根据本实施方式的存储器件100h类似于图11的存储器件100g。然而,在根据本实施方式的存储器件100h中,可变电阻层137a和选择器件层133d的设置位置可以彼此交换。为此,根据本实施方式的存储器件100h不同于图11的存储器件100g。例如,在根据本实施方式的存储器件100h中包括的每个存储单元130g的结构中,底电极层131c和可变电阻层137a可以通过镶嵌工艺形成并可以设置在下部中,中间电极层135、选择器件层133d和顶电极层139可以通过蚀刻工艺形成并可以设置在上部中。

在根据本实施方式的存储器件100h中包括的每个存储单元130g可以具有以下结构,其中多个底电极层131c在第一方向(X方向)和第二方向(Y方向)上彼此间隔开,并且多个可变电阻层137a在第一方向和第二方向上彼此间隔开。如上所述,在存储器件100h中,为了使可变电阻层137a配置为形成一个单位存储单元,多个可变电阻层137a可以彼此电绝缘。除了可变电阻层137a而不是选择器件层133d通过镶嵌工艺形成之外,在根据本实施方式的制造存储器件100h的方法和制造图11的存储器件100g的方法之间几乎没有差异。类似于存储器件100和100a至100g,存储器件100h的第二电极线120可以通过镶嵌工艺形成。

参照图13A,在根据本发明构思的一示范性实施方式的存储器件100i中,多个存储单元130h可以具有如下结构,其中每个存储单元130h的下部朝向其上部逐渐地变宽并且每个存储单元130h的上部朝向其顶部逐渐地变窄,此外,可以使用模制绝缘层142m。为此,根据本实施方式的存储器件100i类似于图10的存储器件100f。然而,在根据本实施方式的存储器件100i中,多个选择器件层133c可以在第一方向(X方向)以及第二方向(Y方向)上彼此间隔开。为此,根据本实施方式的存储器件100i不同于图10的存储器件100f。换句话说,以如同也在第一方向上延伸的多条第一电极线110一样的形状,底电极层131b可以形成为在第一方向上延伸的结构,而选择器件层133c可以形成为其中选择器件层133c在第一方向和第二方向上彼此间隔开的结构。

在存储单元130h中,由于选择器件层133c形成为其中选择器件层133c彼此间隔开的结构,所以存储单元130h的电特性是均匀的。根据本实施方式的存储器件100i可以通过使用两个模制绝缘层142m来制造。具有线型的底电极层131b可以通过使用第一模制绝缘层形成,具有岛型的选择器件层133c可以通过使用第二模制绝缘层形成。此外,在另一方法中,底电极层131b可以通过蚀刻形成,然后,具有岛型的选择器件层133c可以通过使用一个模制绝缘层形成。类似于存储器件100和100a至100g,存储器件100i的第二电极线120可以通过镶嵌工艺形成。

参照图13B,在根据本发明构思的一示范性实施方式的存储器件100j中,多个存储单元130i可以具有如下结构,其中每个存储单元130i的下部朝向其上部逐渐地变宽并且每个存储单元130i的上部朝向其顶部逐渐地变窄,此外,可以使用模制绝缘层142m。为此,根据本实施方式的存储器件100j类似于图12的存储器件100h。然而,在根据本实施方式的存储器件100j中,多个底电极层131b可以具有其中底电极层131b在第一方向(X方向)上延伸并在第二方向(Y方向)上彼此间隔开的结构。为此,根据本实施方式的存储器件100j不同于图12的存储器件100h。换句话说,在图12的存储器件100h中,底电极层131c可以形成为其中底电极层131c在第一方向和第二方向上彼此间隔开的结构,可变电阻层137a可以形成为其中可变电阻层137a在第一方向和第二方向上彼此间隔开的结构。然而,在根据本实施方式的存储器件100j中,仅多个可变电阻层137a可以形成为其中可变电阻层137a在第一方向和第二方向上彼此间隔开的结构,以如同也在第一方向上延伸的多条第一电极线110一样的类型,底电极层131b可以形成为在第一方向上延伸的结构。

即使在可变电阻层137a设置在下部并且底电极层131b具有在一个方向上延伸的结构的情形下,如果可变电阻层137a彼此间隔开,则每个存储单元130i在操作上也没有任何问题。除了可变电阻层137a而不是选择器件层133d通过镶嵌工艺形成之外,在根据本实施方式的制造存储器件100j的方法和制造图13A的存储器件100i的方法之间几乎没有差异。类似于存储器件100和100a至100i,存储器件100j的第二电极线120可以通过镶嵌工艺形成。

存储器件100和100a至100j的存储单元130和130a至130i可以通过蚀刻工艺或蚀刻工艺和镶嵌工艺的组合形成,因此选择器件层和可变电阻层中的至少一个可以通过蚀刻工艺形成。由于通过蚀刻工艺形成的结构可以具有下部比上部宽的结构,所以存储器件100和100a至100j的选择器件层和可变电阻层中的至少一个从下部到上部逐渐地变窄。

参照图14A和14B,根据本发明构思的一示范性实施方式的存储器件100k可以包括提供在基板101上的第一水平的驱动电路区域DCR和提供在基板101上的第二水平的存储单元区域MCR。这里,术语“水平”表示自基板101起在垂直方向(图2中的Z方向)上的高度。第一水平可以比第二水平更靠近基板101。

驱动电路区域DCR可以是在该处设置用于驱动存储单元区域MCR中的存储单元的周边电路或驱动电路的区域,并可以对应于以上参照图2和3描述的集成电路层。例如,设置在驱动电路区域DCR中的周边电路可以是用于以高速处理输入到存储单元区域MCR/从存储单元区域MCR输出的数据的电路。例如,周边电路可以是页缓冲器、锁存电路、高速缓冲存储器电路、列解码器、感测放大器、数据输入/输出电路、行解码器和/或类似物。

用于驱动电路的有源区AC可以通过隔离层102被限定在基板101上。配置在驱动电路区域DCR中的多个晶体管TR可以形成在基板101的有源区AC中。所述多个晶体管TR可以均包括栅极G、栅绝缘层GD和源/漏区域SD。栅极G的两个侧壁可以被绝缘间隔物103覆盖,蚀刻停止物104可以形成在栅极G和绝缘间隔物103上。蚀刻停止物104可以包括绝缘材料诸如例如硅氮化物、硅氮氧化物等。

多个底部层间绝缘层172A至172C可以顺序地堆叠在蚀刻停止物104上。所述多个底部层间绝缘层172A至172C可以均包括例如硅氧化物、硅氮氧化物、硅氮化物和/或类似物。

驱动电路区域DCR可以包括电连接到所述多个晶体管TR的多层布线结构170。该多层布线结构170可以通过所述多个底部层间绝缘层172A至172C绝缘。

该多层布线结构170可以包括顺序地堆叠在基板101上并电连接到彼此的第一接触176A、第一布线层178A、第二接触176B和第二布线层178B。在本发明构思的一示范性实施方式中,第一布线层178A和第二布线层178B可以均包括例如金属、导电的金属氮化物、金属硅化物或其组合。例如,第一布线层178A和第二布线层178B可以均包括导电材料诸如钨(W)、钼(Mo)、钛(Ti)、钴(Co)、钽(Ta)、镍(Ni)、钨硅化物、钛硅化物、钴硅化物、镍硅化物等。

在根据本实施方式的存储器件100k中,该多层布线结构170被示范地示为包括第一布线层178A和第二布线层178B的双层布线结构,但是不限于此。例如,根据驱动电路区域DCR的布局和栅极G的布置种类,该多层布线结构170可以具有包括三个或更多层的多层布线结构。

层间绝缘层105可以形成在所述多个底部层间绝缘层172A至172C上。存储单元区域MCR可以设置在层间绝缘层105上。层间绝缘层105和存储单元区域MCR如对图2和3的存储器件100所述的。例如,存储单元区域MCR可以包括第一电极线层110L、存储单元层MCL和第二电极线层120L。存储单元区域MCR不限于图2和3的存储器件100的结构,图5至13B的存储器件100a至100j的每个的结构可以应用于存储单元区域MCR。

连接在存储单元区域MCR和驱动电路区域DCR之间的布线结构可以设置为穿过层间绝缘层105。根据本实施方式的存储器件100k可以具有存储单元区域MCR设置在驱动电路区域DCR上的结构,因此,存储器件的集成度被极大地提高。

在上文,已经描述具有交叉点结构的各种存储器件,但是本发明构思的技术精神不限于此。例如,本发明构思的技术精神可以应用于具有以下结构的所有类型的存储器件,其中存储单元与电极线分开地图案化,设置在存储单元上的电极线形成为镶嵌结构,并且相邻的存储单元之间的绝缘层围绕电极线的两个侧表面的下部。

图15是根据本发明构思的一示范性实施方式的存储器件200的透视图,图16是沿图15的线2X-2X'和线2Y-2Y'截取的截面图。图16示出在X方向和Y方向上略微地放大并在外部中显示出的绝缘层。在下文中,以上参照图2和3描述的细节将被简要地描述或被省略。

参照图15和16,根据本实施方式的存储器件200可以具有包括堆叠的两个存储单元层MCL1和MCL2的双层结构。

第一电极线层110L可以包括在第一方向(X方向)上平行地延伸的多条第一电极线110,第二电极线层120L可以包括在垂直于第一方向的第二方向(Y方向)上平行地延伸的多条第二电极线120a。此外,第三电极线层150L可以包括在第一方向(X方向)上平行地延伸的多条第三电极线150。第三电极线150仅在对应于第三方向(Z方向)的位置上不同于第一电极线110,而可以在延伸方向和/或设置结构上与第一电极线110基本上相同。因此,第三电极线150可以被称为第三电极线层150L的第一电极线。

在存储器件200的驱动方面,第一电极线110和第三电极线150可以对应于字线,第二电极线120a可以对应于位线。另一方面,第一电极线110和第三电极线150可以对应于位线,第二电极线120a可以对应于字线。如果第一电极线110和第三电极线150对应于字线,则第一电极线110可以对应于底部字线,第三电极线150可以对应于顶部字线。在这种情况下,由于第二电极线120a被底部字线和顶部字线共用,所以第二电极线120a可以对应于公共位线。

第一电极线110至第三电极线150的材料如参照图2和3对第一电极线110和第二电极线120所述的。此外,第一电极线110的结构如参照图2和3对第一电极线110所述的。第二电极线120a的结构类似于图2和3中示出的存储器件100的第二电极线120的结构,但是由于多个第二存储单元130-2设置在上部,所以第三凹陷R3可以形成在每条第二电极线120a的顶部中并在设置于第二方向(Y方向)上的第二存储单元130-2之间。第三凹陷R3可以通过设置在第二存储单元130-2之间的第四绝缘层146的下部填充。

第三电极线150可以形成为镶嵌结构并可以具有宽度从上部到下部逐渐地变窄的结构。此外,类似于其两个侧表面的下部可以被第二绝缘层144覆盖的第二电极线120a,第三电极线150的两个侧表面的下部可以被第四绝缘层146覆盖。

第一存储单元层MCL1可以包括在第一方向(X方向)和第二方向(Y方向)上彼此间隔开的多个存储单元130-1(图1中的MC1)。第二存储单元层MCL2可以包括在第一方向和第二方向上彼此间隔开的多个存储单元130-2(图1中的MC2)。如示出的,第一电极线110和第二电极线120a可以彼此交叉,第二电极线120a和第三电极线150可以彼此交叉。第一存储单元130-1可以分别设置在位于第一电极线层110L和第二电极线层120L之间并且在该处第一电极线110和第二电极线120a彼此交叉的部分中。第二存储单元130-2可以分别设置在位于第二电极线层120L和第三电极线层150L之间并且在该处第二电极线120a和第三电极线150彼此交叉的部分中。

第一存储单元130-1和第二存储单元130-2可以具有柱结构,该柱结构具有四方柱形状,像图2和3中示出的存储器件100的存储单元130一样。第一存储单元130-1和第二存储单元130-2可以具有各种柱形状,诸如例如圆柱、椭圆柱、多边形柱等,而不限于四边形柱。此外,如示出的,第一存储单元130-1和第二存储单元130-2可以具有下部比上部宽的结构。例如,第一存储单元130-1和第二存储单元130-2可以通过蚀刻工艺形成。

第一存储单元130-1可以均包括底电极层131-1、选择器件层133-1、中间电极层135-1、可变电阻层137-1和顶电极层139-1。第二存储单元130-2可以均包括底电极层131-2、选择器件层133-2、中间电极层135-2、可变电阻层137-2和顶电极层139-2。底电极层131-1和131-2、选择器件层133-1和133-2、中间电极层135-1和135-2、可变电阻层137-1和137-2和顶电极层139-1和139-2如参照图2和图3对底电极层131、选择器件层133、中间电极层135、可变电阻层137和顶电极层139所述的。

第一绝缘层142可以设置在第一电极线110之间,第二绝缘层144可以设置在第一存储层MCL1的第一存储单元130-1之间。此外,第三绝缘层145a可以设置在第二电极线120a之间,第四绝缘层146可以设置在第二存储层MCL2的第二存储单元130-2之间。第五绝缘层148可以设置在第三电极线150之间。

第一至第五绝缘层142、144、145a、146和148的材料或功能如参照图2和图3对第一至第三绝缘层142、144和145所述的。此外,第一和第二绝缘层142和144的结构如参照图2和图3对第一和第二绝缘层142和144所述的。第三绝缘层145a的结构类似于图2和3中示出的存储器件100的第三绝缘层145的结构,但是由于所述多个第二存储单元130-2设置在上部,所以第四凹陷R4可以形成在第三绝缘层145a的顶部中并在设置于第一方向(X方向)上的第二存储单元130-2之间。第四凹陷R4可以通过设置在第二存储单元130-2之间的第四绝缘层146的下部填充。

除了第四绝缘层146设置在第二存储单元130-2之间之外,第四绝缘层146可以具有类似于第二绝缘层144的结构的结构。例如,第四绝缘层146可以具有围绕第三电极线150的两个侧表面的下部的结构,凹陷部分B可以形成在第三电极线150之间的第四绝缘层146的顶部中。凹陷部分B可以具有在第一方向(X方向)上延伸且在第三电极线150之间延伸的结构,第三电极线150在第一方向上延伸。此外,凹陷部分B可以具有在四个相邻的第二存储单元130-2之间的中间部分中凹陷得最深的结构。凹陷部分B形成在第四绝缘层146的顶部中的原因如参照图2和3对第二绝缘层144的凹陷部分A所述的。

第五绝缘层148可以形成为在第一方向(X方向)上在第三电极线150之间延伸的结构,并可以提供为对应于第三电极线150的多个。由于第五绝缘层148形成在第四绝缘层146上,所以第五绝缘层148的下部可以填充第四绝缘层146的凹陷部分B。

多个气隙,而不是第二绝缘层144和/或第四绝缘层146,可以形成在第一存储单元130-1和/或第二存储单元130-2之间。如果气隙被形成,则具有特定厚度的绝热衬层可以形成在气隙与存储单元130-1和130-2之间。此外,对应于第二绝缘层144和/或第四绝缘层146的上部结构的凹陷部分A和B可以形成在绝热衬层的上部结构中。

在上文,存储器件200已经被描述为具有其中图2和3的存储器件100的存储单元130堆叠为两层的结构,但是根据本实施方式的存储器件200的结构不限于此。例如,根据本实施方式的存储器件200可以形成为具有其中分别在图5至8中示出的存储器件100a至100d的存储单元130a至130c堆叠成两层的结构。

在根据本实施方式的存储器件200中,由于第一电极线110至第三电极线150通过与形成存储单元130-1和130-2的工艺不同的工艺形成,所以存储单元130-1和130-2的缺陷或污染被防止。此外,在根据本实施方式的存储器件200中,由于第二电极线120a和第三电极线150形成为镶嵌结构,所以第二绝缘层144可以保持在第一存储单元130-1上,并且第四绝缘层146可以保持在第二存储单元130-2上,从而保护存储单元130-1和130-2并解决当对第二绝缘层144和第四绝缘层146过度地进行或不足地进行CMP时发生的问题。利用通过镶嵌工艺形成的第二电极线120a和第三电极线150,绝缘层145a形成在第二绝缘层144上,然后第二绝缘层144和第三绝缘层145a两者被蚀刻以形成用于第二电极线120a的沟槽,类似地,第五绝缘层148形成在第四绝缘层146上,然后第四绝缘层146和第五绝缘层148两者被蚀刻以形成用于第三电极线150的沟槽。在镶嵌工艺期间,没有对第二绝缘层144和第四绝缘层146进行CMP工艺。结果,在根据本实施方式的存储器件200中,存储单元130-1和130-2的缺陷或污染被防止,并且当对第二绝缘层144和第四绝缘层146过度地进行或不足地进行CMP时发生的问题被解决,从而实现具有3D交叉点堆叠结构、高集成度和提高的可靠性的存储器件。

图17A至17B是根据本发明构思的示范性实施方式的存储器件的截面图并对应于图16的截面图。在下文,以上参照图2、3、15和16描述的细节将被简要地描述或被省略。

参照图17A,根据本发明构思的一示范性实施方式的存储器件200a可以具有包括堆叠的两个存储单元层MCL1和MCL2的双层结构,为此,存储器件200a类似于图16的存储器件200。然而,图9的存储器件100e的存储单元130d可以在根据本实施方式的存储器件200a中提供为双层结构,为此,存储器件200a不同于图16的存储器件200。

为了提供详细描述,在根据本实施方式的存储器件200a中包括的多条第一电极线110b、多个第一存储单元130d-1和第一至第三绝缘层142、144a和145a可以每个具有与图9的存储器件100e的结构基本上相同的结构。第四凹陷R4可以形成在第三绝缘层145a的顶部中。

多条第二电极线120b可以均具有比图9的存储器件100e的每条第二电极线120薄的厚度。此外,被包括在每个第二存储单元130d-2中的底电极层131a-2和选择器件层133a-2可以具有镶嵌结构,并可以设置在第二电极线120b上且在相邻的第三绝缘层145a之间。在每个第二存储单元130d-2中包括的中间电极层135-2、可变电阻层137-2和顶电极层139-2可以设置在第四绝缘层146a中。由于三个层设置在第四绝缘层146a中,所以第四绝缘层146a可以比图16的存储器件200的第四绝缘层146薄。多个第三电极线150可以具有与图16的存储器件200的第三电极线150的结构基本上相同的结构,第五绝缘层148可以具有与图16的存储器件200的第五绝缘层148的结构基本上相同的结构。

在根据本实施方式的存储器件200a中,每个第一存储单元130d-1的底电极层131a-1和选择器件层133a-1以及每个第二存储单元130d-2的底电极层131a-2和选择器件层133a-2可以形成为镶嵌结构,并可以分别设置在第一绝缘层142之间和第三绝缘层145a之间。换句话说,底电极层131a-1和131a-2以及选择器件层133a-1和133a-2可以分别形成在通过除去每条第一电极线110b的上部的一部分和每条第二电极线120b的上部的一部分而形成的沟槽中。因此,根据本实施方式的存储器件200a的高度可以被减小与底电极层131a-1和131a-2以及选择器件层133a-1和133a-2的厚度相对应的高度。结果,在实现具有3D交叉点堆叠结构的存储器件期间,根据本实施方式的存储器件200a可以在集成度方面提供优良的结构。类似于存储器件200,存储器件200a的第二电极线120b和第三电极线150可以通过镶嵌工艺形成。

参照图17B,根据本发明构思的一示范性实施方式的存储器件200b可以具有包括堆叠的两个存储单元层MCL1和MCL2的双层结构,多个底电极层131b-1和131b-2以及多个选择器件层133b-1和133b-2可以具有镶嵌结构。为此,存储器件200b类似于图17A的存储器件200a。然而,图10的存储器件100f的存储单元130e可以在根据本实施方式的存储器件200b中提供为双层结构,为此,存储器件200b不同于图17A的存储器件200a。

多条第一电极线110和多条第二电极线120、多个第一存储单元130e-1、第一至第三绝缘层142、144a和145以及第一模制绝缘层142m-1可以每个具有与图10的存储器件100f的结构基本上相同的结构。此外,第二模制绝缘层142m-2可以设置在第二电极线120和第三绝缘层145上,每个第二存储单元130e-2的底电极层131b-2和选择器件层133b-2可以在第二模制绝缘层142m-2中设置为镶嵌结构。此外,在每个第二存储单元130e-2中包括的中间电极层135-2、可变电阻层137-2和顶电极层139-2可以设置在第四绝缘层146a中。由于三个层设置在第四绝缘层146a中,所以第四绝缘层146a可以比图16的存储器件200的第四绝缘层146薄。多条第三电极线150可以具有与图16的存储器件200的第三电极线150的结构基本上相同的结构,第五绝缘层148可以具有与图16的存储器件200的第五绝缘层148的结构基本上相同的结构。类似于存储器件200,存储器件200b的第二电极线120和第三电极线150可以通过镶嵌工艺形成。

在根据本实施方式的存储器件200b中,第二绝缘层144a和第四绝缘层146a可以形成得薄,但是第一模制绝缘层142m-1和第二模制绝缘层142m-2可以被额外地设置。因此,根据本实施方式的存储器件200b的高度可以与图16的存储器件200的高度基本上相同。

在上文,存储器件200a和200b已经被描述为具有其中图9的存储器件100e的存储单元130d或图10的存储器件100f的存储单元130e堆叠成两层的结构,但是根据本实施方式的存储器件200a和200b的结构不限于此。例如,根据本实施方式的存储器件200a和200b可以形成为其中分别在图11至14B中示出的存储器件100g至100k的存储单元130f至130i堆叠成两层的结构。

本发明构思的技术精神不限于以上描述的存储器件200、200a和200b。例如,本发明构思的技术精神可以应用于包括双层交叉点堆叠结构以及一结构的所有类型的存储器件,在该结构中,存储单元与电极线分开地图案化,设置在存储单元上的电极线形成为镶嵌结构,并且相邻的存储单元之间的绝缘层围绕电极线的两个侧表面的下部。

图18是根据本发明构思的一示范性实施方式的存储器件的透视图,图19是沿图18的线3X-3X'和线3Y-3Y'截取的截面图。图19示出在X方向和Y方向上略微地放大并在外部中被显示出的绝缘层。在下文,以上参照图2、3、15和16描述的细节将被简要地描述或被省略。

参照图18和19,根据本实施方式的存储器件1000可以具有包括堆叠的四个存储单元层MCL1至MCL4的四层结构。具体地,第一存储单元层MCL1可以设置在第一电极线层110L和第二电极线层120L之间,第二存储单元层MCL2可以设置在第二电极线层120L和第三电极线层150L之间。第二层间绝缘层160可以形成在第三电极线层150L上,第一顶电极线层210L、第二顶电极线层220L和第三顶电极线层250L可以设置在第二层间绝缘层160上。第一顶电极线层210L可以包括具有与第一电极线110的结构相同的结构的多条第一顶电极线210,第二顶电极线层220L可以包括具有与第二电极线120的结构相同的结构的多条第二顶电极线220,第三顶电极线层250L可以包括具有与第三电极线150或第一电极线110的结构相同的结构的多条第三顶电极线250。第一顶存储单元层MCL3可以设置在第一顶电极线层210L和第二顶电极线层220L之间,第二顶存储单元层MCL4可以设置在第二顶电极线层220L和第三顶电极线层250L之间。

第一电极线层110L至第三电极线层150L、第一存储单元MCL1和第二存储单元层MCL2如以上参照图15和16所述的。除了被设置在第二层间绝缘层160上而不是层间绝缘层105上之外,第一顶电极线层210L至第三顶电极线层250L、第一顶存储单元层MCL3和第二顶存储单元层MCL4也可以与第一电极线层110L至第三电极线层150L、第一存储单元层MCL1和第二存储单元层MCL2基本上相同。此外,第一顶绝缘层242、第二顶绝缘层244、第三顶绝缘层245、第四顶绝缘层246和第五顶绝缘层248可以分别与第一绝缘层142、第二绝缘层144、第三绝缘层145a、第四绝缘层146和第五绝缘层148相同。此外,包括底电极层231-1、选择器件层233-1、中间电极层235-1、可变电阻层237-1和顶电极层239-1的第一顶存储单元230-1以及包括底电极层231-2、选择器件层233-2、中间电极层235-2、可变电阻层237-2和顶电极层239-2的第二顶存储单元230-2可以分别与包括底电极层131-1、选择器件层133-1、中间电极层135-1、可变电阻层137-1和顶电极层139-1的第一存储单元130-1以及包括底电极层131-2、选择器件层133-2、中间电极层135-2、可变电阻层137-2和顶电极层139-2的第二存储单元130-2基本上相同。因此,元件的详细描述被省略。

根据本实施方式的存储器件1000可以总体上具有以下结构,其中图15和16中示出的具有双层结构的存储器件200重复地堆叠,并且第二层间绝缘层160插设在其间。然而,根据本实施方式的存储器件1000的结构不限于此。例如,根据本实施方式的存储器件1000可以具有以下结构,其中分别在图17A和17B中示出的具有双层结构的存储器件200a和200b被重复地堆叠,并且第二层间绝缘层160插设在其间。此外,根据本实施方式的存储器件1000可以具有以下结构,其中分别在图5至8中示出的存储器件100a至100d的存储单元130a至130c被堆叠成两层,被重复地堆叠并且第二层间绝缘层160插设在其间,或者可以具有以下结构,其中分别在图11至14B中示出的存储器件100g至100k的存储单元130f至130i堆叠成两层,被重复地堆叠并且第二层间绝缘层160插设在其间。

根据本实施方式的存储器件1000可以具有包括四个存储单元层MCL1至MCL4的四层结构,但是本发明构思的技术精神不限于此。例如,本发明构思的技术精神可以应用于包括以下所有类型的存储器件:3D交叉点堆叠结构和以下结构,其中具有双层结构的至少三个存储器件被堆叠并且层间绝缘层插设在相邻的存储器件之间,存储单元与电极线被分开地图案化,设置在存储单元上的电极线形成为镶嵌结构,并且相邻的存储单元之间的绝缘层围绕电极线的两个侧表面的下部。

图20A至20D是示意地示出根据本发明构思的一示范性实施方式的制造图2的存储器件的工艺的透视图。

参照图20A,首先,第一电极线层110L可以形成在基板101的层间绝缘层105上,第一电极线层110L包括在第一方向(X方向)上延伸并彼此间隔开的多条第一电极线110。第一电极线110可以通过镶嵌工艺形成。因此,第一电极线110可以具有从上部到下部逐渐地变窄的结构。第一电极线110的材料如以上参照图2和3所述的。在第一方向上延伸的第一绝缘层142可以设置在第一电极线110之间。

第一电极线110可以通过蚀刻工艺形成。当第一电极线110通过蚀刻工艺形成时,第一电极线110可以具有从上部到下部逐渐地变宽的结构。

参照图20B,堆叠结构130l可以通过在第一电极线层110L和第一绝缘层142上顺序地堆叠底电极材料层131l、选择器件材料层133l、中间电极材料层135l、可变电阻材料层137l和顶电极材料层139l而形成。配置在堆叠结构130l中的每个材料层的材料或功能如以上参照图2和3所述的。

岛型掩模图案190可以形成在顶电极材料层139l上,岛型掩模图案190包括在第一方向(X方向)和第二方向(Y方向)上彼此间隔开的岛型掩模特征。取决于情况,线型掩模图案可以形成在顶电极材料层139l上,该线型掩模图案包括在第一方向或第二方向上延伸的线型掩模特征。岛型掩模图案190或线型掩模图案可以是光致抗蚀剂图案,并可以通过光刻工艺形成。

参照图20C,多个存储单元130可以通过用掩模图案190蚀刻堆叠结构130l以暴露第一绝缘层142和第一电极线110的每个的顶部的一部分而形成。存储单元130可以根据掩模图案190的结构而在第一方向和第二方向上彼此间隔开,并可以电连接到设置在下部中的第一电极线110。存储单元130可以均包括底电极层131、选择器件层133、中间电极层135、可变电阻层137和顶电极层139。

在形成存储单元130之后,剩余的掩模图案190可以通过灰化和/或剥离工艺被除去。

参照图20D,第二电极线层120L可以形成在存储单元130上,第二电极线层120L包括在第二方向(Y方向)上延伸并在第一方向上彼此间隔开的多条第二电极线120。第二电极线120可以通过镶嵌工艺形成。由于第二电极线120通过镶嵌工艺形成,所以可以形成第二绝缘层144的结构。例如,第二电极线120的两个侧表面的下部可以被第二绝缘层144覆盖。此外,凹陷部分(图3的A)可以形成在第二绝缘层144的顶部中。将参照图23A至23F详细描述形成第二电极线120的详细工艺。

在根据本实施方式的制造存储器件100的工艺中,存储单元130与第一电极线110和第二电极线120分开地形成,从而解决当存储单元130可以与第一电极线110和/或第二电极线120一起形成时发生的问题。此外,第二电极线120可以镶嵌工艺形成,该工艺不包括对设置在存储单元130上的绝缘层施加CMP工艺,从而避免伴随CMP被过度或不足地施加的复杂情况。

供参考,与根据本实施方式的制造存储器件100的工艺不同,存储单元130可以与第一电极线110和第二电极线120一起被图案化。例如,存储单元130可以通过使用线型第一掩模与图案化第一电极线110同时地被图案化,因此,存储单元130可以形成为其中存储单元130在第一方向(X方向)上延伸并在第二方向(Y方向)上彼此间隔开的结构。随后,第一电极线110和存储单元130之间的间隙可以用绝缘层填充并可以通过CMP被平坦化。用于第二电极线的导电层可以形成在存储单元130和绝缘层上,导电层和存储单元130可以通过使用线型第二掩模被蚀刻以形成其中导电层和存储单元130在第二方向(Y方向)上延伸并在第一方向(X方向)上彼此间隔开的结构。

上面描述的制造工艺具有以下问题。首先,在进行第一方向(X方向)上的蚀刻和间隙填充之后,不同的层在进行第二方向(Y方向)上的蚀刻期间被蚀刻,为此,蚀刻纵梁发生,在相邻的存储单元连接到彼此的地方引起桥接缺陷。第二,可变电阻层和选择器件层的每个的侧表面在蚀刻第一电极线(例如字线)或第二电极线(例如位线)时被暴露,为此,可变电阻层和选择器件层被蚀刻损伤并被污染。第三,当图案化金属层诸如第一电极线或第二电极线时金属被再沉积在可变电阻层和选择器件层的每个的侧表面上,引起可变电阻层和选择器件层之间的金属短路。第四,当在蚀刻存储单元之后形成第二电极线(例如位线)时,对绝缘层进行的CMP工艺的余量是不够的。为此,当CMP被过度进行时,缺陷可能发生在顶电极层被除去的地方,并且当CMP被不足地进行时,接触缺陷可能发生在顶电极层和第二电极线之间。第五,由于第一电极线或第二电极线和存储单元被一起蚀刻,所以难以调整临界尺寸(CD)或高度以提高字线(W/L)电阻和位线(B/L)电阻。

在根据本实施方式的制造存储器件100的工艺中,第一电极线110和第二电极线120可以通过与形成存储单元130的工艺不同的工艺形成,第二电极线120可以形成为镶嵌结构,从而解决所述问题。换句话说,由于存储单元130在图案化存储单元130时在第一方向(X方向)和第二方向(Y方向)上被同时蚀刻,所以纵梁缺陷不能发生。此外,由于与电极线(其是金属层)分开地对存储单元130进行蚀刻工艺,所以缺陷诸如金属污染或再沉积不会发生。此外,由于电极线与存储单元130分开地形成,所以电极线的期望电阻特性通过控制高度或CD而容易地调整。此外,由于镶嵌工艺和蚀刻工艺两者都能够被进行,所以具有期望电阻率的材料可以被多样地选择并用作金属材料。

图21A至21K是示意地示出根据本发明构思的一示范性实施方式的制造图2或15的存储器件的工艺的截面图,并对应于图3或16的截面图。

参照图21A,首先,第一电极线层110L可以形成在基板101的层间绝缘层105上,第一电极线层110L包括在第一方向(X方向)上延伸并在第二方向(Y方向)上彼此间隔开的多条第一电极线110。第一电极线110可以通过镶嵌工艺形成。因此,第一电极线110可以具有从上部到下部逐渐地变窄的结构。第一电极线110的材料如以上参照图2和3所述的。在第一方向上延伸的第一绝缘层142可以设置在第一电极线110之间。

第一电极线110可以通过蚀刻工艺形成。当第一电极线110通过蚀刻工艺形成时,第一电极线110可以具有从上部到下部逐渐地变宽的结构。

参照图21B,第一堆叠结构130l-1可以通过在第一电极线层110L和第一绝缘层142上顺序地堆叠底电极材料层131l-1、选择器件材料层133l-1、中间电极材料层135l-1、可变电阻材料层137l-1和顶电极材料层139l-1而形成。配置在第一堆叠结构130l-1中的每个材料层的材料或功能如以上参照图2和3所述的。

参照图21C,岛型掩模图案190可以形成在顶电极材料层139l-1上,岛型掩模图案190具有在第一方向(X方向)和第二方向(Y方向)上彼此间隔开的岛型掩模特征。

参照图21D,多个第一存储单元130-1可以通过用掩模图案190蚀刻第一堆叠结构130l-1以暴露第一绝缘层142和第一电极线110的每个的顶部的一部分而形成。第一存储单元130-1可以基于掩模图案190的结构而在第一方向和第二方向上彼此间隔开,并可以电连接到设置在下部中的第一电极线110。第一存储单元130-1可以均包括底电极层131-1、选择器件层133-1、中间电极层135-1、可变电阻层137-1和顶电极层139-1。

第一凹陷R1可以形成在每条第一电极线110的顶部中且在两个相邻的第一存储单元130-1之间。此外,第二凹陷R2可以形成在每个第一绝缘层142的顶部中且在两个相邻的第一存储单元130-1之间。第一电极线110和第一绝缘层142的每个的顶部的一部分可以在蚀刻第一堆叠结构130-1时被蚀刻,因此,可以形成第一凹陷R1和第二凹陷R2。

在形成第一存储单元130-1之后,剩余的掩模图案190可以通过灰化和/或剥离工艺被除去。

参照图21E,在除去掩模图案190之后,可以形成填充第一存储单元130-1之间的间隙并覆盖每个第一存储单元130-1的顶部的第二绝缘材料层144a。由于沉积工艺,第二绝缘材料层144a的顶部可以具有在所述多个第一存储单元130-1的顶部上被浮雕(凸出)并在相邻的第一存储单元130-1之间的间隙上凹陷的结构。第三绝缘材料层145a可以形成在第二绝缘材料层144a上,然后,第三绝缘材料层145a的顶部可以通过平坦化工艺诸如CMP被平坦化。

参照图21F,在第三绝缘材料层145a被平坦化之后,多个线型沟槽T可以通过使用包括在第二方向(Y方向)上延伸的线型掩模特征的线型掩模图案而形成在第三绝缘材料层145a中。通过形成沟槽T,可以形成第二绝缘层144和第三绝缘层145。

顶电极层139-1的顶部和第二绝缘层144的顶部可以暴露于每个沟槽T的底部。此外,第二绝缘层144可以暴露于沟槽T的两个侧壁的每个的下部,第三绝缘层145可以暴露于所述两个侧壁的每个的上部。

参照图21G,包括多条第二电极线120的第二电极线层120L可以通过填充导电材料层到沟槽T中而形成。具体地,导电材料层可以厚地形成以充分地填充沟槽T,然后,第二电极线可以通过借助由CMP和/或类似工艺平坦化导电材料层以使第三绝缘层145的顶部被暴露而形成。图2的存储器件100的结构可以通过形成第二电极线层120L来完成。

参照图21H,在形成第二电极线层120L之后,第二堆叠结构130l-2可以通过在第二电极线层120L和第三绝缘层145上顺序地堆叠底电极材料层131l-2、选择器件材料层133l-2、中间电极材料层135l-2、可变电阻材料层137l-2和顶电极材料层139l-2而形成。配置在第二堆叠结构130l-2中的每个材料层的材料或功能如以上参照图2和3所述的。

参照图21I,如以上参照图21C所述的,岛型掩模图案可以形成在顶电极材料层上,该岛型掩模图案具有在第一方向(X方向)和第二方向(Y方向)上彼此间隔开的岛型掩模特征,多个第二存储单元130-2可以通过用掩模图案蚀刻第二堆叠结构而形成。第二存储单元130-2可以在第一方向和第二方向上彼此间隔开并可以电连接到设置在下部中的第二电极线120a。第二存储单元130-2可以均包括底电极层131-2、选择器件层133-2、中间电极层135-2、可变电阻层137-2和顶电极层139-2。

第三凹陷R3可以形成在每条第二电极线120a的顶部中且在第二存储单元130-2之间。此外,第四凹陷R4可以形成在每个第三绝缘层145a的顶部中且在第二存储单元130-2之间。第二电极线120a和第三绝缘层145a的每个的顶部的一部分可以在蚀刻第二堆叠结构时被蚀刻,因此第三凹陷R3和第四凹陷R4可以被形成。

在形成第二存储单元130-2之后,剩余的掩模图案可以通过灰化和/或剥离工艺被除去。

参照图21J,在除去掩模图案之后,可以形成填充第二存储单元130-2之间的间隙并覆盖每个第二存储单元130-2的顶部的第四绝缘材料层146a。第五绝缘材料层148a可以形成在第四绝缘材料层146a上,然后,第五绝缘材料层148a的顶部可以通过平坦化工艺诸如CMP被平坦化。

参照图21K,在平坦化第五绝缘材料层148a之后,多个线型沟槽可以通过使用具有在第一方向(X方向)上延伸的线型掩模特征的线型掩模图案而形成在第五绝缘材料层148a中,包括多条第三电极线150的第三电极线层150L可以通过填充导电材料层到沟槽中而形成。通过形成沟槽,可以形成第四绝缘层146和第五绝缘层148。

图15的存储器件200的结构可以通过形成第三电极线层150L来完成。第二层间绝缘层(图18的160)可以形成在第三电极线层150L和第五绝缘层148上,通过在第二层间绝缘层上重复地进行图21A到21K的工艺,可以获得具有包括四个存储单元层的四层结构的存储器件。此外,多个层间绝缘层可以被提供,并且通过重复地进行所述工艺,可以获得具有包括六层或更多层的结构的存储器件。

图22A至22D是示意地示出根据本发明构思的一示范性实施方式的制造图2或15的存储器件的工艺的截面图,对应于图3或16的截面图,并示出形成图21D的第一存储单元130-1的另一方法。在下文,以上参照21A至21K描述的细节将被简要地描述或被省略。

参照图22A,如在图21B中,第一堆叠结构130l-1可以形成在第一电极线层110L和第一绝缘层142上,然后,具有在第一方向(X方向)上延伸并在第二方向(Y方向)上彼此间隔开的线型掩模特征的线型第一掩模图案190x可以形成在顶电极材料层139l-1上。

参照图22B,多个第一线堆叠结构130x-1可以通过用第一掩模图案190x蚀刻第一堆叠结构130l-1以暴露第一绝缘层142和多条第一电极线110的每个的顶部的一部分而形成。第一线堆叠结构130x-1可以在第一方向上延伸,可以基于第一掩模图案190x的结构而在第二方向上彼此间隔开,并可以电连接到设置在下部中的第一电极线110,并且可以包括底电极材料层131x-1、选择器件材料层133x-1、中间电极材料层135x-1、可变电阻材料层137x-1和顶电极材料层139x-1。随后,可以形成填充第一线堆叠结构130x-1和第一掩模图案190x之间的间隙并覆盖第一掩模图案190x的顶部的间隙填充材料层195。

参照图22C,间隙填充材料层195和第一掩模图案190x的上部可以经由平坦化工艺诸如CMP被除去。顶电极材料层139x-1的顶部可以通过平坦化工艺暴露。

参照图22D,具有在第二方向(Y方向)上延伸并在第一方向(X方向)上彼此间隔开的线型掩模特征的线型第二掩模图案190y可以形成在顶电极材料层139x-1的顶部和剩余的间隙填充材料层195'的顶部上。随后,剩余的间隙填充材料层195'和第一线堆叠结构130x-1可以通过使用第二掩模图案190y而被蚀刻以暴露第一绝缘层142和第一电极线110的每个的顶部的一部分。随后,通过除去剩余的间隙填充材料层195'和剩余的掩模图案190y,可以形成多个第一存储单元(图21D的130-1)。第一存储单元130-1可以具有与图21D的存储单元130-1的结构基本上相同的结构。

图23A至23F是示意地示出根据本发明构思的一示范性实施方式的制造图9的存储器件的工艺的截面图并对应于图3的截面图。在下文,以上参照21A至21K描述的细节将被简要地描述或被省略。

参照图23A,如在图21A中,第一电极线层110L可以形成在基板101的层间绝缘层105上,第一电极线层110L包括在第一方向(X方向)上延伸并彼此间隔开的多条初始第一电极线110。随后,在第一方向上延伸的多个底部沟槽T2可以通过除去初始第一电极线110的上部而形成。初始第一电极线110的上部可以通过干法或湿法回蚀刻被除去。如所示的,多条电极线110a可以通过形成底部沟槽T2而形成。第一电极线110a可以在高度上比初始第一电极线110低每个底部沟槽T2的深度。

参照图23B,底电极层131a可以形成在每个底部沟槽T2中。具体地,底电极材料层首先充分地填充底部沟槽T2,然后底电极材料层可以通过回蚀刻而仅在每个底部沟槽T2的下部中留下特定厚度,从而形成底电极层131a。

参照图23C,选择器件层133a可以形成在每个底部沟槽T2中的底电极层131a上。具体地,选择器件材料层可以形成为充分地填充其中形成底电极层131a的每个底部沟槽T2,然后,通过经由回蚀刻和/或CMP而平坦化选择器件材料层以使第一绝缘层142的顶部暴露,因而可以形成选择器件层133a。

参照图23D,顶堆叠结构130ul可以形成在选择器件层133a和第一绝缘层142上,顶堆叠结构130ul包括顺序地堆叠的中间电极材料层135l、可变电阻材料层137l和顶电极材料层139l。随后,岛型掩模图案190可以形成在顶电极材料层139l上,岛型掩模图案190具有在第一方向(X方向)和第二方向(Y方向)上彼此间隔开的岛型掩模特征。

参照图23E,多个存储单元130d可以通过用掩模图案190蚀刻顶堆叠结构130ul以暴露第一绝缘层142和选择器件层133a的每个的顶部的一部分而形成。存储单元130d可以基于掩模图案190的结构而在第一方向和第二方向上彼此间隔开,并可以电连接到设置在下部中的第一电极线110a。存储单元130d可以均包括底电极层131a、选择器件层133a、中间电极层135、可变电阻层137和顶电极层139。第二凹陷R2可以形成在第一绝缘层142的顶部中。随后,剩余的掩模图案190可以被除去,填充存储单元130d之间的间隙并覆盖每个存储单元130d的顶部的第二绝缘材料层144a可以被形成,第三绝缘材料层145a可以形成在第二绝缘材料层144a上,第三绝缘材料层145a的顶部可以经由平坦化工艺被平坦化。

参照图23F,如以上参照图21F和21G所述的,包括多条第二电极线120的第二电极线层120L可以通过镶嵌工艺形成。图9的存储器件100e的结构可以通过形成第二电极线层120L来完成。此外,通过重复图23A至23F的工艺,图17A的存储器件200a的结构可以在第二电极线层120L和第三绝缘层145上完成。

在根据本实施方式的制造存储器件100e的方法中,由于形成选择器件层133a的工艺和形成可变电阻层137的工艺被分开地进行,所以防止了选择器件层133a和可变电阻层137被污染或损伤。此外,由于通过使用岛形掩模蚀刻的存储单元在高度上降低,所以蚀刻工艺的困难程度降低。此外,由于可变电阻层137与选择器件层133a分开地形成,所以可变电阻层137的尺寸(CD、高度)被容易地调整。

图24A至24C是示意地示出根据本发明构思的一示范性实施方式的制造图10的存储器件的工艺的截面图并对应于图3的截面图。在下文,以上参照21A至21K描述的细节将被简要地描述或被省略。

参照图24A,如在图21A中,第一电极线层110L可以形成在基板101的层间绝缘层105上,第一电极线层110L包括在第一方向(X方向)上延伸并在第二方向(Y方向)上彼此间隔开的多条第一电极线110。随后,模制层可以形成在第一绝缘层142和第一电极线层110L上,并且通过用线型掩模图案蚀刻该模制层,可以形成包括多个底部沟槽T3的模制绝缘层142m。底部沟槽T3可以在第一方向上延伸并可以在第二方向上彼此间隔开,像也在第一方向上延伸并在第二方向上彼此间隔开的第一电极线110一样。底部沟槽T3可以暴露第一电极线110的顶部。

参照图24B,底电极层131b和选择器件层133b可以形成在每个底部沟槽T3中。具体地,首先,底电极材料层充分地填充底部沟槽T3,然后,底电极材料层可以通过回蚀刻而仅在每个底部沟槽T3的下部中保留至特定厚度,从而形成底电极层131b。随后,选择器件材料层可以形成为充分地填充在其中形成底电极层131b的每个底部沟槽T3,然后,通过经由回蚀刻和/或CMP平坦化选择器件材料层以使模制绝缘层142m的顶部暴露,因此可以形成选择器件层133b。

参照图24C,多个存储单元130e、第二绝缘层144a和第三绝缘材料层145a可以通过图23D至23E的工艺形成。具体地,包括顺序地堆叠的中间电极材料层135l、可变电阻材料层137l和顶电极材料层139l的顶堆叠结构130ul可以形成在选择器件层133b和模制绝缘层142m上,然后,岛型掩模图案190可以形成在顶堆叠结构130ul上。随后,如所示的,所述多个存储单元130e可以通过用掩模图案190蚀刻顶堆叠结构130ul而形成。

在形成存储单元130e之后,剩余的掩模图案190可以被除去,填充存储单元130e之间的间隙并覆盖每个存储单元130e的顶部的第二绝缘材料层144a可以形成,第三绝缘材料层145a可以形成在第二绝缘材料层144a上,第三绝缘材料层145a的顶部可以通过平坦化工艺被平坦化,从而形成如所示的结构。

如以上参照图23F所述的,第二电极线层120L可以通过镶嵌工艺形成,从而完成图10的存储器件100f的结构。此外,通过重复图24A至24C和图23F的工艺,图17B的存储器件200b的结构可以在第二电极线层120L和第三绝缘层145上完成。此外,根据本实施方式的制造存储器件100f的方法提供与制造图10中示出的存储器件100f的方法的效果大致相同的效果。

图25是根据本发明构思的一示范性实施方式的计算机系统的框图。

参照图25,计算机系统1200可以包括处理器1220和存储器系统1210。处理器1220可以包括执行指令并处理数据的多个芯以及用于存储该命令和该数据的一个或更多个处理器高速缓冲存储器。此外,处理器1220可以包括用于控制存储器系统1210的存储器和高速缓冲存储器的存储器控制器。例如,处理器1220可以包括存储器侧高速缓冲存储器(MSC)控制器、非易失性RAM控制器(NVRAM CTRL)和集成存储器控制器。此外,处理器1220可以包括输入/输出(I/O)子系统,在这种情况下,处理器1220可以通过I/O子系统而与外部网络和/或非存储I/O装置通信。

存储器系统1210可以包括第一存储器件1210-1和第二存储器件1210-2。第一存储器件1210-1和第二存储器件1210-2可以取决于使用哪个通道来连接它们到处理器1220而被区分开。第一存储器件1210-1可以通过第一通道CH1连接到处理器1220。第一存储器件1210-1可以在内部包括两种存储器。例如,第一存储器件1210-1可以包括第一级存储器1202-1和第二级存储器1204-1。第一级存储器1202-1可以具有第一操作速度,例如第一读访问速度和第一写访问速度。第二级存储器1204-1可以具有第二操作速度,例如第二读访问速度和第二写访问速度。这里,第一操作速度可以比第二操作速度快。在操作上相对更快的第一级存储器1202-1可以用作用于临时存储将被存储在第二级存储器1204-1中的命令或数据的高速缓冲存储器。

第二存储器件1210-2可以通过第二通道CH2连接到处理器1220。此外,第二存储器件1210-2可以在内部包括两种存储器。例如,第二存储器件1210-2可以包括第一级存储器1202-2和第二级存储器1204-2。第一级存储器1202-2可以具有第一操作速度,第二级存储器1204-2可以具有第二操作速度。甚至在第二存储器件1210-2中,在操作上相对更快的第一级存储器1202-2可以用作用于临时存储将被存储在第二级存储器1204-2中的命令或数据的高速缓冲存储器。

第一级存储器1202-1和1202-2可以均包括例如DRAM。此外,第二级存储器1204-1和1204-2可以均包括例如非易失性RAM。这里,非易失性RAM的示例可以包括相变随机存取存储器(PRAM)、电阻随机存取存储器(ReRAM)、磁阻随机存取存储器(MRAM)等。此外,非易失性RAM可以包括图1至3中示出的存储器件100、图5至14B中示出的存储器件100a至100k、图15至17B中示出的存储器件200、200a和200b以及图18和19中示出的存储器件1000中的至少一个。

如上所述,在根据本发明构思的示范性实施方式的存储器件以及制造该存储器件的方法中,由于存储单元与第一电极线和第二电极线分开地形成,所以解决了当存储单元与第一电极线和第二电极线一起形成时发生的问题。此外,由于第二电极线通过镶嵌工艺(其不包括对设置在存储单元上的绝缘层施加CMP工艺)形成,所以解决了当对存储单元上的绝缘层过度地进行或不足地进行CMP时发生的问题。

虽然已经参照本发明构思的示范性实施方式具体示出和描述了本发明构思,但是将理解,可以在其中进行形式和细节上的各种变化,而没有背离权利要求书的精神和范围。

本申请要求于2016年2月22日在韩国知识产权局提交的韩国专利申请第10-2016-0020696号的权益,该韩国专利申请的公开内容通过引用整体结合于此。

技术分类

06120112434096