基本电子电路

本发明公开了一种陷波滤波器、滤波方法及带隙基准电压产生电路，其可提升斩波带隙基准电路输出电压的精度和稳定性，同时可避免芯片面积增大，陷波滤波器包括若干开关、若干电容、第一输入端、第一输出端，第一输入端输入将失调电压从低频调制高频的第一带隙基准电压，第一输出端输出一次滤波后的第二带隙基准电压，滤波方法包括：使开关S9～S12依次闭合，分别给电容C4、C5、C3、C2连续采样信号，使上个周期电容C2、C3采集的电荷共享求平均，并给电容C6充电，使上个周期所述电容C4、C5采集的电荷共享求平均，并给电容C6充电，带隙基准电压产生电路包括依次连接的斩波带隙基准电路、陷波滤波器、RC滤波器。

本发明公开了一种体声波双工器及其优化方法，涉及滤波器器件技术领域。该体声波双工器包括封装基板，发送滤波器晶圆和接收滤波器晶圆。本发明分别在发送滤波器和接收滤波器外围设置第一金属环和第二金属环，在晶圆上将发送滤波器和接收滤波器隔开，从而减弱发送滤波器与接收滤波器之间的耦合；并且通过金属环与发送滤波器和接收滤波器的输入输出端口以及并联谐振器接地PAD之间形成的耦合电容，从而在天线端与发送端口之间以及接收端口之间均产生额外的耦合支路，通过调整耦合支路电路结构，优化双工器中发送滤波器以及接收滤波器零点的落点位置，进而优化双工器的隔离度。

本申请公开一种LDPC解码方法及相关设备，涉及数据处理技术领域，能够提高用于数据处理的电固体器件的LDPC解码的纠错能力，可以用于固态硬盘主控制器的数据处理。LDPC解码方法，包括：判断奇偶校验矩阵中的每个校验节点信息所属的数值空间范围，其中，所述奇偶校验矩阵用于表征固态硬盘控制器的低密度奇偶校验码LDPC；根据所述校验节点信息所属的所述数值空间范围，对所述校验节点信息进行压缩运算，得到压缩信息，其中，不同的所述数值空间范围对应不同的所述压缩运算；将所述压缩信息发送至判决模块。

本发明公开了一种基于灵敏放大器的低功耗高性能的触发器及其工作方法，该触发器包括触发器主级和触发器从级；其中，触发器主级中包括：预充电部分、类RAM结构、数据输入部分、开关管、短路管；触发器从级包括两个反相器inv3、inv4和一个C单元。本发明能够极大程度降低触发器内部产生毛刺的可能，以降低功耗；并能摆脱Q和QB的依赖性，使得运行速度提高；同时，能大大降低外部负载对触发器性能的影响。

本发明公开了一种调节半导体开关导通速度的驱动电路系统，用来调节电压控制型半导体开关的导通速度，包括驱动电压可调的驱动电路，用来提供幅值不同的驱动电压信号；双极型晶体管，串联在驱动电路的输出端，调节驱动电流的大小；齐纳二极管和电阻，串联在晶体管的基极，与驱动电路构成一个闭合回路，控制晶体管的基极电流；二极管和电阻，并联在晶体管的集电极与发射极两端，用以实现半导体开关的快速关断；以及选择性的阻容支路，用以扩大米勒平台的调节范围和抑制米勒震荡。本发明通过调节驱动电压的幅值和晶体管来控制驱动电流的大小，从而调控米勒平台时间，进而控制电压控制型半导体开关的导通速度，实现了对于半导体开关的导通速度调节。

本发明涉及声表面波滤波器及其制造方法，其可提高声表面波滤波器CSP封装的气密性和产品可靠性，并保护芯片避免解剖。声表面波滤波器包括：基板，该基板的上表面四周形成有台阶；芯片，该芯片倒装焊接在基板上；及封装层，该封装层覆盖于基板和芯片的上方，在基板的上表面四周形成阶梯式覆盖。

本发明公开了一种带宽可重构的低噪声放大器，包括：一级放大模块，包括一级放大器单元和一级反馈开关，一级放大器单元包括一级放大器和第一接地端；二级放大模块，包括二级放大器单元和二级反馈开关，二级放大器单元包括二级放大器和第二接地端；三级放大模块，包括三级放大器单元和三级反馈开关，三级放大器单元包括三级放大器、四级放大器、第三接地端以及第四接地端；通过设置相互并联的三级放大模块，且每级放大模块包括一个反馈开关，通过设置反馈开关的状态以改变电路状态，从而实现低噪声放大器的重构，进而能够根据不同频段下的指标要求配置不同频段下的最优增益、噪声系数、IIP3、输入反射系数等。

本发明提供的一阶IIR低通滤波器，配置单元配置截止频率为上限值时获取滤波系数数组，以得到滤波参数最大值；配置截止频率为下限值时获取滤波系数数组，以得到滤波参数最小值；采集单元采集待滤波数据；指标确定单元计算自适应调整指标；自适应调整单元根据滤波参数最大值、滤波参数最小值、自适应调整指标调整滤波参数，以得到调整后的滤波系数数组；滤波单元根据调整后的滤波系数数组滤除待滤波数据中的高频噪声。一阶IIR低通滤波器采用自适应调整方式，在待滤波数据发生剧烈变化时具有更快的收敛速度，使得滤波后的数据对于原始数据的跟随性更好，在待滤波数据保持较低波动时，使得滤波后的数据更加的平稳，滤除更多的高频噪声干扰。

一种线性调频连续波电路及实现方法，应用于导弹制导以及雷达测距测速电路中，连续波电路包括混频器模块U2，其第一输入端连接参考源模块U1，输出端连接滤波器模块U3；加法器模块U4，其第一个输入端连接滤波器模块U3，输出端连接VCO模块U5；耦合器模块U6，其输入端连接VCO模块U5，第一输出端作为信号输出Fo，第二输出端连接混频器模块U2的第二输入端；DAC模块U7，其输入端连接控制器模块U8，输出端连接加法器模块U4的第二输入端。本方案的相位噪声不受传统锁相环中的N分频器限制，拥有更低的相噪指标，并可将预置电压馈入到VCO中，加快环路锁定，也可以将三角波调制信号馈入到VCO中，生成线性调频连续波电路，电路简单，成本低廉。

本发明的实施例提供了一种晶体谐振器和照明设备，其中晶体谐振器包括：基座；安装座，安装座的一侧绕设于基座；盖板，设于安装座的另一侧，盖板、安装座与基座围设出腔体；晶片，设于腔体内，晶片与基座连接，晶片具有相互垂直的第一方向和第二方向，第一方向与电轴之间的夹角为第一预设角度，第二方向与光轴之间的夹角为第二预设角度。本发明的技术方案中，晶片的第一方向与电轴之间的夹角为第一预设角度，晶片的第二方向与光轴之间的夹角为第二预设角度。晶片采用双转角切型，具体为FC切型，在高温范围内，频率的温度特性和温度稳定性都比AT切型更好，有利于提高晶体谐振器的稳定性和精度。

本发明公开了一种应用于低电源电压ADC的比较器，包括第一至第二十三MOS管。其为两级结构，第一级为第一至八MOS管以及第二十三MOS管构成的动态预放大器，通过第七MOS管、第八MOS管控制积分时间从而调整动态放大器的增益；复位状态时通过第四MOS管构成一路小的常通电流调节复位时第一级共模电平来减小放大时的共模建立时间。第二级由第九MOS管至第二十二MOS管组成，在第二级的放大阶段，第十九MOS管导通，与第十七、十五、十一MOS管构成了另外一条正反馈回路，使得Vx‑/Vx+累计更多的差分电压，保证第十三、十四MOS管的源极被第十七/第十八MOS管钳在接近VDD，第十三/第十四MOS管更久地工作在饱和区，增加第二级在放大阶段的增益。

本发明公开了一种频分器。该频分器包括至少两个滤波单元，每个滤波单元的第一端与频分器的第一端连接，每个滤波单元的第二端作为频分器的一个第二端；每个滤波单元包括至少一个电感元件，相邻位置的电感元件的信号传输方向相反，可以减小相邻位置的电感元件产生的磁场之间的互相干扰，进而可以减小滤波单元之间的互相干扰，提高了频分器不同通道之间的隔离度。

一种滤波器模组的埋入结构，将滤波器模组内全器件封装改为部分封装加部分基板内埋，解决了滤波器空腔覆膜与倒装开关芯片铜柱空隙充分填充的冲突问题，解决了电感被动元件两极间空隙填充问题，解决了滤波器封装体极致缩小体积造成可靠性隐患问题，解决了全器件封装多种不同材质内应力不均衡导致产品变形和失效隐患，解决了元器件密集缝隙小环氧树脂填充不充分问题。同时，可以选择滤波器不同封装方案，可以有效降低使用高成本特殊覆膜材料方案的成本控制。

本发明公开了一种信号级高边驱动电路及系统，涉及高边驱动电路技术领域，包括：第一NPN型三极管、第一PNP型三极管、第一电阻、第二电阻、第三电阻、第四电阻以及驱动电源；第一电阻的第一端与高低电平输入控制端连接，第一电阻的第二端与第一NPN型三极管的基极连接，第一NPN型三极管的发射极接地；第二电阻的第一端与第一NPN型三极管的集电极连接，第二电阻的第二端与第一PNP型三极管的基极连接；第三电阻的第一端与第一PNP型三极管的基极连接，第三电阻的第二端与第一PNP型三极管的发射极连接；第四电阻的第一端连接驱动电源，第四电阻的第二端与第一PNP型三极管的发射极连接；第一PNP型三极管的集电极为输出端。本发明可以有效降低使用成本。

本发明涉及一种小数‑N分频锁相环及系统。补偿模块生成补偿因子，并基于校正模块和滤波器来实现。校正模块生成包含第一频率校正因子和第二频率校正因子的校正信号。第一频率校正因子和第二频率校正因子用于第一周期和第二周期。第一周期和第二周期构成每对连续周期。校正信号还包含直流噪声分量。滤波器从校正信号中去除直流噪声分量，以生成包含第一频率校正因子和第二频率校正因子的补偿因子。由此产生的补偿因子可以提供用作小数‑N分频锁相环的分频器模块的分频因子生成器的输入，这样可以获得零误差频率合成。

本发明公开了一种应用于分段式逐次逼近模数转换器的浮空节点校准方法，涉及微电子学与固体电子学领域。本发明在MSB电容阵列上极板依次连接一个开关Sev、一个基准电容Cev、单刀双掷开关，单刀双掷开关连接正端参考电压VREFP或负端参考电压VREFN；在LSB电容阵列上极板通过可调整电容CA与地连接，可调整电容CA中单位电容CD的值比SAR ADC电容阵列中单位电容C的值小两个数量级；通过控制开关的闭合来控制校准电容下极板是否与地相连，从而控制可调整电容CA的值。只需要在MSB电容阵列上极板连接一个基准电容Cev以及在LSB电容阵列上极板连接一个可调整电容CA，方法简单便于电路设计；在SAR ADC上电后就进行浮空节点校准，不会影响其逐次逼近过程。

本发明公开一种相位可调的ADPLL电路，属于数字电路领域，包括鉴相器、失锁检测模块、相位可调模块、数字滤波器、DCO、AFC模块和分频器；其中，所述鉴相器、所述失锁检测模块、所述相位可调模块、所述数字滤波器和所述DCO依次相连，所述失锁检测模块、所述AFC和所述DCO组成环路，所述DCO、所述分频器和是鉴相器组成环路。本发明通过在鉴相器后添加失锁检测模块和相位可调模块，所述失锁检测模块用于产生锁定信号Lock，所述相位可调模块用于产生调整后的相位差信号PD_adj，实现了在ADPLL内部环路中进行相位可调以及对环路是否锁定的监测，而且本发明的电路结构简单，容易实现，可复用性高。

本发明涉及隔离器技术领域，尤其涉及一种高瞬态共模抑制的隔离器接收端输入电路，包括依次电连接的一对差分高压隔离电容、直流共模偏置电路和瞬态共模干扰抑制电路，直流共模偏置电路包括一对偏置电阻和一个偏置电路，瞬态共模干扰抑制电路包括一对共模偏置电阻和一个共模变化检测电路。本发明极大改善数字隔离器的瞬态共模抑制能力，使得其可以在嘈杂的环境中使用，减少其误码率。

本发明涉及推挽式肖特基二极管堆倍频电路及其倍频装置，推挽式肖特基二极管堆倍频电路包括推挽式二极管倍频电路，所述推挽式二极管倍频电路包括多个逐个电连接的肖特基二极管，所述肖特基二极管构成二极管推挽式结构；推挽式肖特基二极管堆倍频电路的倍频装置，所述倍频装置包括上述的推挽式肖特基二极管堆倍频电路。本发明电路简单；无需外加电源供电，电路功耗小；不引入任何额外能量和干扰，倍频相噪恶化小。

本发明公开了一种户外设备用电源滤波器，包括壳体，所述壳体内设有滤波设备，所述壳体外设有与滤波设备电性相连的接线端子，所述壳体内底部设有导热板，且所述滤波设备固定安装在导热板上，所述壳体内顶部设有除湿箱，所述除湿箱内安装有对空气进行降温的降温装置，所述除湿箱的侧壁上固定设有与其内部相通的进气管，所述进气管由塑胶部分与橡胶部分组成。本发明通过冷却装置对流经的空气进行主动降温，如此可使空气中的水汽冷凝并由导流管排出，从而完成对壳体内部空气的除湿，保持壳体内部空气的干燥，防止出现短路，同时以滤波设备产生的振动动能作为动力驱动，也可降低振动幅度及噪音强度。

本发明公开了一种频率交织并行采样与重构方法，涉及信号采样与处理领域。在频带[0～fc]内对初始输入模拟信号使用功率互补模拟滤波器对V0和W0将其分割成两路模拟信号，依次类推，通过N对功率互补模拟滤波器对VN和WN将模拟信号的频带分割成M＝2N路子频段模拟信号，随后对每路模拟信号进行M倍的低速ADC下采样、量化和M倍的上采样，最后通过M路的数字滤波器对M路的数字信号按照完美重构条件进行信号重构，实现对初始输入模拟信号的高速采样。本发明降低了对模拟滤波器的性能要求，简化了模拟电路的设计，提高了采样系统的整体性能，降低了对单个ADC的带宽要求。

本发明提供了一种体声波谐振器、制备方法以及体声波滤波器。该体声波谐振器的制备方法包括：提供衬底；在衬底之上形成底电极和压电层；在压电层背离底电极的表面的边缘形成牺牲层，其中，牺牲层包括空气桥结构牺牲层以及悬翼结构牺牲层中的至少一种；通过表面处理工艺在牺牲层背离压电层的至少部分表面形成凹凸不平的表面，以形成第一粗糙表面；在牺牲层背离压电层的表面形成顶电极；释放牺牲层。本发明实施例提供的技术方案，通过在空气桥结构或者悬翼结构设置粗糙散射表面，有效消耗进入空气桥结构或者悬翼结构的横波和杂波，从而提升了体声波谐振器的Q值。

本发明公开了一种新型的平衡式肖特基二倍频结构及其使用方法，该结构包括：能够为电路提供两路幅度相等、相位差90°的输入信号的输入波导定向耦合器、两对对称镜像设置的肖特基二极管对、两个直流馈电网络以及三端口差分输出探针；利用本发明公开的二倍频结构能够实现奇次谐波和2N次谐波(N为偶数)的本征抑制，该结构具备高效率、带宽较宽、电路集成度高和寄生损耗小的有点，其功率容量和倍频效率相比现有的平衡式肖特基二倍频结构均得到提升。

本发明涉及电子封装技术领域，提出了一种声表面滤波器封装方法及结构，一种声表面滤波器的封装结构，该声表面滤波器的封装结构包括管座、内置电极、熔接环、金属盖板、压电基片、吸声胶和硅铝丝；管座内安装有若干个内置电极，内置电极一端裸露于管座内表面，另一端裸露于管座的外表面，管座四个侧面上均设置有若干个弧形凹槽；管座上连接有熔接环，熔接环顶部连接有金属盖板。通过上述技术方案，解决了现有技术中在声表面滤波器进行封装过程中，由于管壳、焊环和金属盖板拐角位置存在圆角区域，拐角位置与滚轮电极接触的角度和直线区域与滚轮电极接触的角度不同，导致拐角处产生变形和损伤的问题。

本发明属于无线通信技术领域，公开了一种5G毫米波双频带双模混频器及无线通信终端，所述5G毫米波双频带双模混频器中第一MOS管通过漏极与第二MOS管和第三MOS管的源极相连，第一MOS管通过漏极与第四MOS管的漏极连接；第二MOS管通过栅极与第一电容一端连接，第一电容另一端与第三MOS管的漏极连接；第三MOS管通过栅极与第二电容一端连接，第二电容另一端与第二MOS管的漏极连接。本发明基于单平衡混频器结构，具有本振基波混频和本振二次谐波混频两种混频模式，通过差模和共模的提取，输出中频，使用一个混频器实现了两个频带信号的下变频，抑制了两个频带信号之间的相互干扰，不会引入较大的功率、面积消耗。

本发明公开了集总参数滤波耦合器，其上的端口Port1、Port2、Port3和Port4分别与一个谐振模块相连接；四个谐振模块与同一个耦合模块相连；当端口Port1为信号输入端口时，端口Port2和Port3为同向输出端口，端口Port4作为隔离端口，端口Port2和Port3输出信号的中心频率均为预设中心频率，并且等功率及相位相差预设角度；当端口Port4为信号输入端口，端口Port2和Port3作为反向输出端口，端口Port1作为隔离端口，端口Port2和Port3输出信号的中心频率均为预设中心频率，并且等功率及相位相差预设角度。本发明使用集总参数同时实现滤波耦合功能，有效降低电路的尺寸。

本发明涉及碳化硅MOSFET驱动技术领域,公开了碳化硅MOSFET驱动电路，包括发光电路，被置于提供光源；感光电路，包括输出端和输入端，感光电路接收到所述发光电路发出的光时产生充电电流，输出端被配置于与碳化硅MOSFE的栅极电连接；负载电流回路，包括第一连接端和第二连接端，第一连接端与碳化硅MOSFET的源极电连接，第二连接端与所述输入端电连接，在实际使用时，本发明的电路结构简单，通过设置发光电路和感光电路，当发光电路发出光时，感光电路基于发光电路产生的光产生充电电流，该充电电流输入到碳化硅MOSFET的栅极进行充电，使碳化硅MOSFET栅极电压上升，当碳化硅MOSFET的栅极和源极的电压差大于其阈值电压时，碳化硅MOSFET导通，从而实现碳化硅MOSFET的导通和关断驱动。

本发明公开一种延时校准电路、方法、信号接收装置、传感器及电子设备，延时校准电路用于配置在SAR模数转换器中，SAR模数转换器用于将一个采样周期内所采样的模拟信号转换成N比特位的数字信号，N＞1；延时校准电路包括监测电路单元及可调的延时校准电路单元，监测电路单元用于监测当前采样周期所转换的最后一比特位的完成时刻，输出相应的检测信号；可调的延时校准电路单元用于根据检测信号和下一采样周期的采样时钟信号之间的时序，调整在下一采样周期内供SAR模数转换器生成至少一个比特位所对应的延时时长。本实施例在不影响SAR逻辑电路正常工作的情况下，调节SARADC下一周期多个比特的延迟时间，提高异步SARADC的鲁棒性，代价和风险低，设计难度降低。

本申请公开了一种耐高压的EFUSE烧写单元、电路及烧写读取方法，属于集成电路设计技术领域。EFUSE烧写单元中第一EFUSE的第二端分别与第一NMOS管的漏极和第二NMOS管的源极相连；第一NMOS管的栅极与偏置电压端相连，第一NMOS管的源极与第一开关的漏极相连，第一开关的栅极与第一控制端相连，第一开关的源极接地；第二NMOS管的栅极与偏置电压端相连，第二NMOS管的漏极与第二开关的源极相连，第二开关的栅极与第二控制端相连；EFUSE烧写单元的最大烧写电压是NMOS管的可靠工作电压的两倍。本申请避免高烧写电压对烧写链路上所有NMOS管造成的损坏，使EFUSE烧写单元具有耐高烧写电压的功能。

本发明属于RC振荡器技术领域，具体提供一种基于激光修调的RC振荡器电路，包括：用于产生标准电压VREF的偏置电压产生电路、RC充放电电路、比较器电路以及用于减小时钟抖动的时钟抖动电路；所述时钟抖动电路的输入端接电源，所述时钟抖动电路的输出端与所述RC充放电电路的一端连接后，再一起接入至所述比较器的第一输入端，所述RC充放电电路的另一端接地；所述比较器的第二输入端接标准电压VREF，所述比较器的输出端输出振荡信号。该电路采用电流对电容充放电加一个比较器的结构，相对于传统的电容充放电加两个比较器结构节省了芯片的面积。且校准精度在0.5％，该电路可以应用于任何需要时钟的需求电路。另一方面，该电路输出的时钟抖动较小。

本申请公开了一种缩减锁相环锁定时间的方法、锁相环电路、本地振荡器及电子设备，其中锁相环电路包括：初始锁相环路、相位快锁环路和频率快锁环路。初始锁相环路包括依次连接的鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和反馈分频器；相位快锁环路的第一输入端连接于鉴频鉴相器的参考时钟输入端，其第二输入端用于接收外部输入的相位快锁控制信号，其输出端连接于压控振荡器的相位快锁端；频率快锁环路的输入端用于接收外部输入的频率段设定参数，其输出端连接于环路滤波器的频率快锁端。本申请中，频率快锁环路使得锁相环路可以快速锁定时钟频率，相位快锁环路使得锁相环路可以快速锁定时钟相位，从而减少锁定时间。

本申请公开了一种薄膜体声波谐振器，涉及微电子技术领域。该薄膜体声波谐振器包括衬底，以及在衬底上层叠设置的底电极、压电层和顶电极，所述顶电极包括位于有效谐振区的第一顶电极，以及位于所述第一顶电极外圈的第二顶电极，和/或，所述底电极包括位于所述有效谐振区的第一底电极，以及位于所述第一底电极外圈的第二底电极，其中，所述第一顶电极和所述第二顶电极的声阻抗不同，所述第一底电极和所述第二底电极的声阻抗不同。该薄膜体声波谐振器能够抑制横向波的泄露，增大Q值，进而提升薄膜体声波谐振器的性能。

一种弹性波装置，包含布线基板、共振器、设有电连接于所述共振器的布线图案并电连接于所述布线基板的装置芯片，及密封所述装置芯片的密封部，所述布线图案包括第一布线层与第二布线层，所述第二布线层具有连接于所述第一布线层上表面的下层金属层、连接于所述下层金属层上表面且为金属层的隔层，及连接于所述隔层上表面的上层金属层，所述隔层为电导率比所述下层金属层的电导率与所述上层金属层的电导率低的金属。借此，可提供一种具有高品质的布线结构的弹性波装置与包含所述弹性波装置的模块。

本发明请求保护一种基于有限元和COM模型的DMS滤波器设计方法，属于电子元件设计领域。包括利用COMSOL中提取COM参数，随后利用SimplyFortran建立DMS滤波器的COM模型并计算结构参数的方法。其提取COM耦合模型参数的计算方法包括模态分析和频域分析，其中模态分析求得反射系数，中心频率，声表面波波速以及机电耦合系数；频域分析求得换能系数，以及静电容。随后利用提取的COM参数在Simply Fortran中计算滤波器的电极厚度，输入输出叉指对数(Interdigital Transducer,IDT)，反射栅数量等参数。本发明目在于能够利用COMSOL仿真的方式提取COM模型参数，不采用实验的方式进行参数提取，缩短了设计时间，提高了设计效率。最后利用COM参数在SimplyFortran中便捷的设计出DMS滤波器，并得到其散射参数(S21)。

本申请公开一种曼彻斯特解码方法、装置及可读存储介质，涉及电子信息领域。本申请所提供的曼彻斯特解码方法，通过预先设置预设标准值，然后通过接收计量芯片反馈的计量数据，并根据计量数据获取得到各载波周期的ADC值，并通过计算各载波周期的ADC值与预设标准值的相似度，选择相似度最高的预设标准值的解码结果作为ADC值的解码结果，与现有的直接通过上升沿的ADC值进行解码的方式相比，本方案中由于是采取载波周期作为ADC值的采样数据，因此采样点更多，容错率更高，避免了由于bit位受到干扰从而出现的解码错误的问题，提高了解码的效率以及稳定性。

一种模拟数字转换系统及模拟数字转换方法，模拟数字转换系统包含模拟数字转换器及电源供应器。模拟数字转换器用以转换模拟输入信号以产生数字输出信号，以及用以依据转换模拟输入信号的状态产生控制信号。电源供应器用以提供供应电压至模拟数字转换器，并依据控制信号改变电源供应器提供供应电流的能力，以稳定供应电压。

本发明属于无线收发机中的无源被动混频器，尤其涉及一种应用于无源被动电压混频器的时钟缓冲器的电路，第三电容C3和第五电容C5，第二电容C2和第六电容C6作为电容分压器，进行信号分压处理，配合第一电压偏置VB1、第二电压偏置VB2、第三电压偏置VB3和第四电压偏置VB4，使得第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4处于良好的工作区间。第一晶体管M1和第二晶体管M2或第三晶体管M3和第四晶体管M4形成了双栅，共源共栅的形式，使第二晶体管M2保护第一晶体管M1，第三晶体管M3保护第四晶体管M4。在可靠安全的前提下，合理提高时钟的摆幅，使得混频器开关性能进一步获得提高。

本发明涉及一种电压比较器电路、电源管理电路、及电子设备。本发明提供一种改善了精度的电压比较器电路。电压比较器电路(100)将正极输入端子(INP)与负极输入端子(INN)之间的电位差(Vin)与阈值电压(Vth)进行比较。放大电路(110)具有第1输入节点(IN1)及第2输入节点(IN2)，将第1输入节点(IN1)与第2输入节点(IN2)的电位差(Vx)放大。输入开关电路(120)在第1相位(φ1)中，对放大电路(110)的第1输入节点(IN1)及第2输入节点(IN2)施加正极输入端子(INP)及负极输入端子(INN)中特定一者的电压，在第2相位(φ2)中，对放大电路(110)的第1输入节点(IN1)施加正极输入端子(INP)的电压(Vp)，对第2输入节点(IN2)施加负极输入端子(INN)的电压(Vn)。电压源(140)在第1相位(φ1)中输出第1电压(Vref1)，在第2相位(φ2)中输出相对于第1电压(Vref1)具有与阈值电压(Vth)对应的电位差的第2电压(Vref2)。

本发明涉及一种基于改进型级间匹配的Doherty功率放大器，属于射频功率放大器技术领域，解决了现有的Doherty功率放大器将驱动输出匹配网络和功分器分离造成的放大器尺寸较大且工作效率较低的问题。驱动功率放大电路包括驱动功率晶体管和改进型级间匹配网络，改进型级间匹配网络连接在驱动功率晶体管的漏极；载波功率放大电路，连接在改进型级间匹配网络的一个输出端，载波功率放大电路包括载波输出匹配网络；峰值功率放大电路，连接在改进型级间匹配网络的另一个输出端，峰值功率放大电路包括峰值输出匹配网络和π型微带补偿线。实现了紧凑布局，缩小了整个放大器的尺寸并提高了工作效率。

本发明公开一种解串器的接收电路。解串器的接收电路接收输入信号，并且包括：信号接收端，用来接收该输入信号；链路均衡器，具有耦接该信号接收端的第一输入端；带外信号发送电路，具有耦接该信号接收端的第二输入端；第一电阻器，耦接于该信号接收端与第一参考电压之间；第二电阻器，耦接于该信号接收端与第二参考电压之间；以及缓冲电路，具有第三输入端及输出端，其中该第三输入端接收电压，且该输出端耦接该链路均衡器或该带外信号发送电路。该链路均衡器的该第一输入端与该带外信号发送电路的该第二输入端不电连接，且该电压为可调。

本发明提供一种连续时间线性均衡器及其次级极点频率提升方法，本发明提供的连续时间线性均衡器在现有连续时间线性均衡器模块的基础上增设负值电容产生模块，通过负值电容产生模块产生的负值电容对连续时间线性均衡器模块的负载电容进行减小或者完全抵消等调节，使得连续时间线性均衡器模块的负载电容变得可调，进而可以在不调整连续时间线性均衡器模块的负载电阻的前提下调节提升连续时间线性均衡器的次级极点频率，且负载电容的改变对连续时间线性均衡器模块的影响可忽略不计。

一种改进的RTR分频电路，涉及一种分频技术领域，包括适用频段范围为f0的变压器、电阻R1、电阻R2、电阻R3，频段范围为L的信号输入端的其中一路通过电阻R1与变压器的初级线圈绕组连接，变压器的次级线圈绕组的输出端是反相的频段范围为f0的输出端，频段范围为L的信号输入端的另一路通过电阻R2与其中一路串接有电阻R3的反相的频段范围为f0的输出端连通后成为频段范围为F0=L‑f0的信号输出端，反相的频段范围为f0的输出端的另一路为频段范围为f0的信号输出端。本发明与已有技术相比，具有能平衡阻抗与电感间关系，以使分频频段足够大的优点。

本发明公开了一种光放大和电放大组合控制的高功率重频固态开关及方法，开关包括光脉冲单元、光放大器件、光耦合器件和光电半导体结构；光电半导体结构为以光电效应材料为基底，在光电效应材料上制作多层掺杂结构；光脉冲单元用于向光放大器件输出光脉冲信号；光放大器件用于将光脉冲信号放大；光耦合器件用于将放大后的光脉冲信号整形扩散成阵列光脉冲信号输出至光电半导体结构；光电效应材料在光脉冲信号照射下产生光生载流子，光生载流子在多层掺杂结构中进行光致线性模式放大和/或场致非线性模式放大，实现高功率放大导通。本发明采用光放大和电放大结合控制的方式，使得开关器件获得高电压、大电流、快导通速度、高电荷转移量等优点。

一种部分脉冲电位能调的栅极驱动电路及装置，所述栅极驱动电路适用于接收第一驱动信号及第二驱动信号，并输出相应的栅极驱动信号，包含低电位端、第一驱动模块、第二驱动模块、驱动输出端及单向模块。所述第一驱动模块与所述第二驱动模块各自包括输入端、并联于所述输入端与所述驱动输出端间的输入电容与输入电阻，及串联于所述驱动输出端与所述低电位端间的第一二极管与可调电源。所述单向模块用于供所述第二驱动模块输出的正向信号单向通过至所述驱动输出端。借此，可以仅动态调整所述栅极驱动信号中的部分信号，而能适用于第三代半导体材料的元件测试。

本公开涉及半导体装置。本发明的半导体装置包括：P型输出晶体管，被配置为具有被施加电源电压的源极和连接到外部连接焊盘的漏极；栅极布线，被配置为连接到输出晶体管的栅极；信号传输部，被配置为将输入信号传输到栅极布线；以及电压击穿保护部，被配置为：如果外部连接焊盘上的电压等于或低于电源电压，则将电源电压施加到输出晶体管的背部栅极，或者如果施加在外部连接焊盘上的电压高于电源电压，则电压击穿保护部使信号传输部进入断开状态，并且将外部连接焊盘上的电压施加到输出晶体管的栅极和背部栅极。

本申请提供一种电平移位电路，所述电路包括：并联的高压输出支路和低压输出支路，其中，所述高压输出支路包括第一NMOS管、若干第二NMOS管，第一PMOS管、第二PMOS管；所述低压输出支路包括第一反相器、第三NMOS管、若干第四NMOS管。本申请所述的一种电平移位电路中，增加与第一NOMS管并联的若干第二NMOS管和与第三NMOS管并联的若干第四NMOS管，可以提高电平移位电路将低压信号转换为高压信号的能力。

本发明实施例公开了一种体波滤波器，依次包括：基底层、聚合物空腔层、支撑膜、底电极、压电膜层和上电极，其中，聚合物空腔层中空气腔上部与支撑膜接触的边界厚度为1～3um。本发明实施例利用双光子聚合工艺制造聚合物空气微腔，并在聚合物层直接制造支撑膜，可以极大的简化工艺。当体声波在聚合物空腔层和压电薄膜层之间来回反射时会产生谐波，从而有效的提高该类器件的滤波频段。

本公开是关于一种信号宽度修复电路、方法及电子设备，涉及集成电路技术领域。该信号宽度修复电路包括：延迟单元，用于接入输入信号，并将输入信号延迟预设时间，获得延迟信号，输入信号为低电平信号；信号重建单元，用于接入输入信号和延迟信号，并对输入信号和延迟信号进行修复处理，获得修复信号；信号选择单元，用于接入输入信号和修复信号，并对输入信号和修复信号进行选择输出，以获得宽度满足预设宽度的目标信号；其中，预设时间等于或大于预设宽度的时长。本公开提供一种对信号的宽度进行修复，使得修复后的信号宽度满足下一级电路使用要求的方法。

本发明公开了一种高频波形信号生成方法，包括步骤：步骤A：通过高频芯片发出多个时钟信号，且相邻时钟信号之间均有延迟；步骤B：在同一时序内对相邻两个时钟信号的电压峰值进行比较，比较后取同一时序内时钟信号电压峰值最高的信号段；步骤C：从所有峰值最高的信号段中选择所需的信号段按时序组成波形信号。其还公开了一种使用高频波形信号生成方法的波形信号生成系统，包括FPGA器件、多个电压比较器和用于使所需的信号段组成波形信号的波形合成器，FPGA器件与波形合成器信号连接，FPGA器件输出多路时钟信号，其中相邻两路时钟信号均信号连接电压比较器，每个电压比较器均信号连接波形合成器。其能生成多种高频波形信号，适合工业推广。

本发明提供了一种芯片、时钟生成电路及时钟控制电路，该时钟控制电路包括控制信号生成单元、分频单元、同步D触发器、或门以及输出时钟开关。时钟源开启或关闭过程中产生的时钟毛刺不能从输出时钟开关输出，即减少或避免最终时钟中含有由时钟源开启而带来的时钟毛刺，从而提高产品稳定性，提升用户体验。