模数转换电路、模数转换器及降噪装置

技术领域

本发明涉及集成电路技术领域，特别是涉及一种模数转换电路、模数转换器及降噪装置。

背景技术

在汽车场景应用中，尤其是电动汽车应用，需要降低汽车底盘带来的噪声。虽然相对于传统的汽油汽车，电动汽车没有了内燃机的轰鸣声，似乎在噪声方面有天生的优势，但事实上，车内的人员更多的会听到原本被内燃机淹没的道路噪音。这些噪声会通过汽车的轮胎、悬架和汽车的其他部件传递进车内。更重要的是其会使驾驶员困倦，从而产生驾驶安全上的风险。一般采用模数转换器(Analog to Digital Converter，ADC)来处理噪声，将模拟的音频信号转化为数字信号，再传输至数字滤波器进行降噪处理。通常情况下，需要处理音频信号需要ADC的带宽达到16-20kHz以上，16bit精度以上的ADC数据，以及尽可能大的输入信号摆幅。

目前，降噪装置的设计中，一般转换音频信号的ADC采用精度达到13bit以上的逐次逼近式(successive approximation register，SAR)ADC。虽然使用SAR ADC可以比较轻松的满足ADC在输入信号带宽和信号幅度上的需求，但使用SAR ADC由于DAC中电阻电容的匹配精度的限制，通常只能达到12bit。需要采用额外的匹配校正技术才能使SAR ADC达到12bit以上，校正技术不仅增加了面积，同时也增加了电路设计的复杂性。

发明内容

基于此，有必要针对上述技术问题，提供一种在不需要额外增加匹配校正电路的情况下，实现高精度和高输入摆幅的模数转换电路、模数转换器及降噪装置。

第一方面，本申请提供了一种模数转换电路。所述电路包括：依次电连接的采集模块、积分模块、运算放大模块、第一模数转换模块和数字模块，其中，

在第i个时钟周期中，在第一控制信号的作用下，所述采集模块用于采集输入信号，并传输至所述积分模块进行存储；以及在第二控制信号的作用下，所述采集模块还用于采集参考信号，所述积分模块用于根据所述参考信号对存储的所述输入信号进行校准、积分处理，以生成第一积分信号；

在第i+1个时钟周期中，在所述第一控制信号的作用下，所述积分模块还用于对所述第一积分信号进行积分处理，以生成第二积分信号；在所述第二控制信号的作用下，所述积分模块还用于将所述第二积分信号传输至所述第一模数转换模块进行处理，以生成第一量化信号；其中，所述第一控制信号和所述第二控制信号在同一时钟周期内分时产生；

所述运算放大模块用于根据第i+n个时钟周期的所述第一控制信号以及所述第二控制信号，对第i+n个时钟周期中所述积分模块生成的所述第二积分信号进行放大处理，以生成放大信号，并将所述放大信号传输至所述第一模数转换模块进行处理，以生成第二量化信号；其中，i为大于或等于1的正整数,n为大于或等于1的正整数；

所述数字模块，用于对所述第一模数转换器输出的所述第一量化信号和所述第二量化信号进行逻辑组合处理，以生成数字输出信号。

在其中一个实施例中，所述采集模块包括用于采集所述输入信号的第一采集电路以及用于采集所述参考信号的第二采集电路；其中，所述模数转换电路还包括：

第二模数转换模块，用于对接收的所述输入信号进行模数转换处理，以输出第一数字信号；

数字逻辑运算模块，分别与所述第一模数转换模块、所述第二模数转换模块、所述第二采集电路连接，用于根据接收的所述第一量化信号和所述第一数字信号生成控制信号，以控制所述第二采集电路根据所述第二控制信号采集所述参考信号。

在其中一个实施例中，所述积分模块包括第一积分单元和第二积分单元，所述第二积分单元分别与所述采集模块和所述第一积分单元连接，其中，

在第i个时钟周期中，在所述第一控制信号的作用下，所述第一积分单元用于存储所述输入信号；以及在所述第二控制信号的作用下，所述第一积分单元还用于根据所述参考信号对存储的所述输入信号进行校准、积分处理，以生成所述第一积分信号，并将所述第一积分信号传输至所述第二积分单元；

在第i+1个时钟周期中，在所述第一控制信号的作用下，所述第二积分单元用于对所述第一积分信号进行积分处理，以生成所述第二积分信号；在所述第二控制信号的作用下，所述第二积分单元还用于将所述第二积分信号传输至所述第一模数转换模块进行处理，以生成所述第一量化信号；

第一开关单元，分别与所述第一积分单元、所述第二积分单元连接，用于选择导通或断开所述第一积分单元和所述第二积分单元之间的通路。

在其中一个实施例中，所述第一积分单元包括：第一运算放大器、第一电容、第一开关、第二开关、第二电容、第三开关和第四开关，其中，

所述第一电容的第一端经过所述第二开关分别连接所述第一开关的第一端、所述第一运算放大器的负输入端，所述第一电容的第二端分别连接所述第一开关的第二端、所述第一运算放大器的正输出端；

所述第二电容的第一端经过所述第四开关分别连接所述第三开关的第一端及所述第一运算放大器的正输入端，所述第二电容的第二端分别连接所述第三开关的第二端、所述第一运算放大器的负输出端。

在其中一个实施例中，所述第一积分单元还包括第五开关、第六开关、第七开关和第八开关，其中，

所述第五开关的第一端分别连接所述第二开关的第一端、所述第一开关的第一端、所述第一运算放大器的负输入端；

所述第六开关的第一端分别连接所述第五开关的第二端、所述第二开关的第二端、所述第一电容的第一端，所述第六开关的第二端分别连接所述第一电容的第二端、所述第一开关的第二端；

所述第七开关的第一端分别连接所述第四开关的第一端、所述第三开关的第一端、所述第一运算放大器的正输入端；

所述第八开关的第一端分别连接所述第七开关的第二端、所述第四开关的第二端、所述第二电容的第一端，所述第八开关的第二端分别连接所述第二电容的第二端、所述第三开关的第二端。

在其中一个实施例中，所述第二积分单元包括：第二运算放大器、第三电容、第四电容、第五电容、第六电容、第七电容、第八电容、第九开关、第十开关、第十一开关、第十二开关、第十三开关、第十四开关、第十五开关、第十六开关、第十七开关、第十八开关、第十九开关和第二十开关；其中，

所述第三电容的第一端连接所述第二运算放大器的负输入端，所述第三电容的第二端连接所述第二运算放大器的正输出端；

所述第四电容的第一端连接所述第二运算放大器的正输入端，所述第三电容的第二端连接所述第二运算放大器的负输出端；

所述第五电容的第一端经所述第九开关、所述第十开关与所述第六电容的第一端连接，所述第五电容的第二端经所述第十一开关、所述第十二开关与所述第六电容的第二端连接，所述第五电容的第二端还经所述第十三开关分别与所述第三电容的第一端、所述第二运算放大器的负输入端连接，所述第六电容的第二端还经所述第十四开关分别与所述第四电容的第一端、所述第二运算放大器的正输入端连接；

所述第七电容的第一端经所述第十五开关分别与所述第三电容的第二端、所述第二运算放大器的正输出端连接，所述第八电容的第一端经所述第十六开关分别与所述第四电容的第二端、所述第二运算放大器的负输出端连接，所述第七电容的第一端还经所述第十七开关、所述第十八开关与所述第八电容的第一端连接，所述第七电容的第二端经所述第十九开关、所述第二十开关与所述第八电容的第二端连接。

在其中一个实施例中，所述第二积分单元还包括：第二十一开关和第二十二开关；其中，

所述第二十一开关的第一端分别连接所述第二运算放大器的负输入端、所述第三电容的第一端，所述第二十一开关的第二端分别连接所述第二运算放大器的正输出端、所述第三电容的第二端；

所述第二十二开关的第一端分别连接所述第二运算放大器的正输入端、所述第四电容的第一端，所述第二十二开关的第二端分别连接所述第二运算放大器的负输出端、所述第四电容的第二端。

在其中一个实施例中，所述运算放大模块包括：第二开关单元、第三运算放大器、第九电容、第十电容、第二十三开关和第二十四开关；其中，

第二开关单元，与所述积分模块连接，用于选择导通或断开所述积分模块和所述运算放大模块之间的通路；

所述第九电容的第一端分别连接所述第二十三开关的第一端、所述第三运算放大器的负输入端、所述第二开关单元的第一输出端，所述第九电容的第二端分别连接所述第二十三开关的第二端、所述第三运算放大器的正输出端、所述第一模数转换模块的第一输入端；

所述第十电容的第一端分别连接所述第二十四开关的第一端、所述第三运算放大器的正输入端、所述第二开关单元的第二输出端，所述第十电容的第二端分别连接所述第二十四开关的第二端、所述第三运算放大器的负输出端、所述第一模数转换模块的第二输入端。

第二方面，本申请还提供了一种模数转换器。所述模数转换器包括本申请实施例中任一项所述的模数转换电路。

第三方面，本申请提供了一种降噪装置。所述降噪装置包括音频电路，以及本申请实施例中的所述模数转换器，其中，所述模数转换器与所述音频电路连接，用于将所述音频电路输出的音频信号从模拟量转换到数字量。

上述模数转换电路、模数转换器和降噪电路，通过采集模块采集输入信号、参考信号并传输给积分模块进行积分处理生成第一积分信号、第二积分信号，再通过第一模数转换模块对第二积分信号做第一次量化生成第一量化信号，通过运算放大模块第n个时钟周期后的对第二积分信号进行多次放大处理生成放大信号，在传输给第一模数转换模块做第二次量化生成第二量化信号，两次量化在保持低功耗的同时实现扩展计数功能，用较少的周期有效的提升输出的位数以实现高精度和高输入摆幅的将模拟信号转换为数字信号。

附图说明

为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请一实施例中提供的模数转换电路的框架示意图；

图2为本申请另一实施例中提供的模数转换电路的框架示意图；

图3为本申请一实施例中提供的模数转换电路的结构示意图；

图4为本申请一实施例中提供的降噪装置的框架示意图。

附图标记说明：

10、模数转换电路；11、采集模块；12、积分模块；13、运算放大模块；14、第一模数转换模块；15、数字模块；111、第一采集电路；112、第二采集电路；16、第二模数转换模块；17、数字逻辑运算模块；121、第一积分单元；122、第二积分单元；123、第一开关单元；131、第二开关单元；40、降噪装置；41、音频电路；42、模数转换器。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本申请的范围的情况下，可以将第一电阻称为第二电阻，且类似地，可将第二电阻称为第一电阻。第一电阻和第二电阻两者都是电阻，但其不是同一电阻。

可以理解，以下实施例中的“连接”，如果被连接的电路、模块、单元等相互之间具有电信号或数据的传递，则应理解为“电连接”、“通信连接”等。

在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、操作、组件、部分或它们的组合的可能性。

在一个实施例中，请参考图1，提供了一种模数转换电路10。电路包括依次电连接的采集模块11、积分模块12、运算放大模块13、第一模数转换模块14和数字模块15。其中，在第i个时钟周期中，在第一控制信号的作用下，所述采集模块11用于采集输入信号，并传输至所述积分模块12进行存储；以及在第二控制信号的作用下，所述采集模块11还用于采集参考信号，所述积分模块12用于根据所述参考信号对存储的所述输入信号进行校准、积分处理，以生成第一积分信号。输入信号和参考信号均可以为模拟信号，输入信号可以为输入电压，参考信号可以为基准电压。

在第i+1个时钟周期中，在所述第一控制信号的作用下，所述积分模块12还用于对所述第一积分信号进行积分处理，以生成第二积分信号；在所述第二控制信号的作用下，所述积分模块12还用于将所述第二积分信号传输至所述第一模数转换模块14进行处理，以生成第一量化信号；其中，所述第一控制信号和所述第二控制信号在同一时钟周期内分时产生。

运算放大模块13用于根据第i+n个时钟周期的第一控制信号以及第二控制信号，对第i+n个时钟周期中所述积分模块12生成的所述第一积分信号进行放大处理，以生成放大信号，并将放大信号传输至第一模数转换模块14进行处理，以生成第二量化信号；其中，i为大于或等于1的正整数,n为大于或等于1的正整数。

数字模块15，用于对第一模数转换器输出的第一量化信号和第二量化信号进行逻辑组合处理，以生成数字输出信号。逻辑组合可以为第一量化信号与第二量化信号按照高低位的方式组合生成数字输出信号。

上述模数转换电路10，通过采集模块11采集输入信号、参考信号并传输给积分模块12进行积分处理生成第一积分信号、第二积分信号，再通过第一模数转换模块14对第二积分信号做第一次量化生成第一量化信号，通过运算放大模块13对第n个时钟周期的第二积分信号进行多次放大处理生成放大信号，在传输给第一模数转换模块14做第二次量化生成第二量化信号，两次量化在保持低功耗的同时实现扩展计数功能，用较少的周期有效的提升输出的位数以实现高精度和高输入摆幅的将模拟信号转换为数字信号。

如图2所示，在一个实施例中，数模转换电路包括采集模块11、积分模块12、第一模数转换模块14、运算放大模块13、数字模块15、第二模数转换模块16、数字逻辑运算模块17。采集模块11包括用于采集输入信号的第一采集电路111以及用于采集参考信号的第二采集电路112；第二模数转换模块16用于对接收的输入信号进行模数转换处理，以输出第一数字信号；数字逻辑运算模块17分别与第一模数转换模块14、第二模数转换模块16、第二采集电路112连接，数字逻辑运算模块17用于根据接收的第一量化信号和第一数字信号生成控制信号，以控制第二采集电路112根据第二控制信号采集参考信号。

第一模数转换模块14与第二模数转换模块16可以为异步逐次逼近式模数转换器。在第i时钟周期内，采集模块11中的第一采集电路111采集输入信号，输入信号经过积分模块12进行积分处理后得到第一积分信号。在第i+1时钟周期内，积分模块12对第一积分信号进行积分处理得到第二积分信号，第二积分信号到达第一模数转换模块14进行量化生成第一量化信号，同时输入信号经过第二模数转换模块16从模拟信号转换为第一数字信号，数字逻辑运算模块17再根据接收到的第一量化信号和第一数字信号生成控制信号。

在第i+n-1时钟周期中，采集模块11中的第一采集电路111采集输入信号，输入信号经过积分模块12进行积分处理后得到第一积分信号。在第i+n时钟周期内，积分模块12对第一积分信号进行积分处理得到第二积分信号，第二积分信号经过运算放大模块13进行多次放大，生成放大信号并传输至第一模数转换模块14做量化生成第二量化信号，最后数字模块15将第一量化信号和第二量化信号进行逻辑组合处理，以生成数字输出信号，完成模拟信号(即输入信号)到数字信号的转换。

上述模数转换电路10，模拟输入信号经过第一模数转换模块14与第二模数转换模块16做第一次量化，通过加入第二模数转换模块16生成ZOOM架构解决输入摆幅受限于阶数增加的问题，再通过运算放大模块13对第i+n个周期积分模块12产生的第二积分信号(即余量信号)做多次放大以提高余量信号的幅度，在将放大后的放大信号传输给第一模数转换模块14，第一模数转换模块14硬件复用对放大信号做第二次量化，以得到扩展计数结果。通过ZOOM技术、扩展计数和硬件复用，使用相对少的硬件消耗和功耗消耗，对器件的匹配和精度要求不高，却可以得到较高的模数转换精度和信号带宽，以及卓越的输入摆幅。

如图3所示，在其中一个实施例中，积分模块12包括第一积分单元121、第二积分单元122和第一开关单元123，所述第二积分单元122分别与所述采集模块11和所述第一积分单元121连接。在第i个时钟周期中，在所述第一控制信号的作用下，所述第一积分单元121用于存储所述输入信号；以及在所述第二控制信号的作用下，所述第一积分单元121还用于根据所述参考信号对存储的所述输入信号进行校准、积分处理，以生成所述第一积分信号，并将所述第一积分信号传输至所述第二积分单元122。

在第i+1个时钟周期中，在所述第一控制信号的作用下，所述第二积分单元122用于对所述第一积分信号进行积分处理，以生成所述第二积分信号；在所述第二控制信号的作用下，所述第二积分单元122还用于将所述第二积分信号传输至所述第一模数转换模块14进行处理，以生成所述第一量化信号。

第一开关单元123，分别与第一积分单元121、第二积分单元122连接，用于选择导通或断开第一积分单元121和第二积分单元122之间的通路。

具体地，在第i个时钟周期内的第一控制信号到来时，第一开关单元123断开，第一积分单元121和第二积分单元122之间的通路断开。第一积分单元121采集输入信号，第二积分单元122对第i-1时钟周期内第一积分单元121在第二控制信号作用下产生的第一积分信号做积分生成第二积分信号。第二模数转换模块16采集输入信号并转换为第一数字信号，第一数字信号与第i-1时钟周期的第二控制信号结束时第一模数转换模块14量化生成后的第一量化信号通过数字逻辑生成控制信号。

在第i个时钟周期内的第二控制信号到来时，控制信号控制第二采集电路112采集参考信号，第一积分模块121根据参考信号对存储的输入信号进行校准、积分处理，以生成第一积分信号，第一开关单元123闭合，第一积分单元121和第二积分单元122之间的通路闭合，第一积分模块121将第一积分信号传输至所述第二积分单元122进行存储。

在第i+1个时钟周期内的第一控制信号到来时，第二积分单元122将第i个时钟周期生成的第一积分信号进行积分处理生成第二积分信号。在第i+1个时钟周期内的第二控制信号到来时，第二积分模块122将第二积分信号传输至第一模数转换模块14做量化生成第一量化信号，第一量化信号在与第i个时钟周期内的第二模数转换模块16生成的第一数字信号通过数字逻辑运算模块17生成控制信号，控制第i+2个时钟周期的第二采集电路112。在通过运算放大模块13对第i+n个时钟周期第二积分单元122产生的第二积分信号做多次放大生成放大信号并经过第一模数转换模块14做第二次量化生成第二量化信号，最后通过数字模块15将第一量化信号和第二量化信号高低位组合生成数字输出信号。

上述模数转换电路10，通过第一积分单元121和第二积分单元122做积分，第一模数转换模块14做量化，第二模数转换模块16做模拟信号到数字信号的转换，在i+n-1个周期内实现对输入信号的多次第一次量化，在第i+n个周期时通过运算放大模块13对第i+n个时钟周期第二积分单元122生成的第一积分信号做多次放大再传输给第一模数转换模块14做量化实现对输入信号的第二次量化，通过两次量化在保持低功耗的同时实现扩展计数功能，用较少的周期有效的提升输出的位数以实现高精度和高输入摆幅的将模拟音频信号转换为数字信号进行降噪。

继续参考图3，在其中一个实施例中，第一积分单元121包括第一运算放大器U1、第一电容C1、第一开关K1、第二开关K2、第二电容C2、第三开关K3和第四开关K4，其中，第一电容C1的第一端经过第二开关K2分别连接第一开关K1的第一端、第一运算放大器U1的负输入端，第一电容C1的第二端分别连接第一开关K1的第二端、第一运算放大器U1的正输出端；第二电容C2的第一端经过第四开关K4分别连接第三开关K3的第一端及第一运算放大器U1的正输入端，第二电容C2的第二端分别连接第三开关K3的第二端、第一运算放大器U1的负输出端。

上述模数转换电路10，在第i个时钟周期内第一控制信号到来时，第一开关K1和第三开关K3闭合，第二开关K2和第四开关K4断开，以实现对输入信号的采集；在第i个时钟周期内第二控制信号到来时，第一开关K1和第三开关K3断开，第二开关K2和第四开关K4闭合，以通过第一电容C1、第二电容C2和第一运算放大器U1实现对通过参考信号校准后的输入信号做积分动作生成第一积分信号。

继续参考图3，在其中一个实施例中，第一积分单元121还包括第五开关K5、第六开关K6、第七开关K7和第八开关K8，其中，第五开关K5的第一端分别连接第二开关K2的第一端、第一开关K1的第一端、第一运算放大器U1的负输入端；第六开关K6的第一端分别连接第五开关K5的第二端、第二开关K2的第二端、第一电容C1的第一端，第六开关K6的第二端分别连接第一电容C1的第二端、第一开关K1的第二端；第七开关K7的第一端分别连接第四开关K4的第一端、第三开关K3的第一端、第一运算放大器U1的正输入端；第八开关K8的第一端分别连接第七开关K7的第二端、第四开关K4的第二端、第二电容C2的第一端，第八开关K8的第二端分别连接第二电容C2的第二端、第三开关K3的第二端。

上述模数转换电路10，在i+n个时钟周期内，第五开关K5、第六开关K6、第七开关K7和第八开关K8断开，第i+n个时钟周期时，在数字模块15将第一量化信号和第二量化信号逻辑组合生成数字输出信号后，通过第五开关K5、第六开关K6、第七开关K7和第八开关K8的闭合，实现第一积分单元121的复位重置，第i+n+1个时钟周期开始下一次输入信号转换为数字信号的过程。

继续参考图3，在其中一个实施例中，第二积分单元122包括第二运算放大器U2、第三电容C3、第四电容C4、第五电容C5、第六电容C6、第七电容C7、第八电容C8、第九开关K9、第十开关K10、第十一开关K11、第十二开关K12、第十三开关K13、第十四开关K14、第十五开关K15、第十六开关K16、第十七开关K17、第十八开关K18、第十九开关K19和第二十开关K20；其中，

第三电容C3的第一端连接第二运算放大器U2的负输入端，第三电容C3的第二端连接第二运算放大器U2的正输出端；

第四电容C4的第一端连接第二运算放大器U2的正输入端，第三电容C3的第二端连接第二运算放大器U2的负输出端；

第五电容C5的第一端经第九开关K9、第十开关K10与第六电容C6的第一端连接，第五电容C5的第二端经第十一开关K11、第十二开关K12与第六电容C6的第二端连接，第五电容C5的第二端还经第十三开关K13分别与第三电容C3的第一端、第二运算放大器U2的负输入端连接，第六电容C6的第二端还经第十四开关K14分别与第四电容C4的第一端、第二运算放大器U2的正输入端连接；

第七电容C7的第一端经第十五开关K15分别与第三电容C3的第二端、第二运算放大器U2的正输出端连接，第八电容C8的第一端经第十六开关K16分别与第四电容C4的第二端、第二运算放大器U2的负输出端连接，第七电容C7的第一端还经第十七开关K17、第十八开关K18与第八电容C8的第一端连接，第七电容C7的第二端经第十九开关K19、第二十开关K20与第八电容C8的第二端连接。

上述模数转换电路10，在i个时钟周期第一控制信号到来时，第九开关K9、第十开关K10、第十三开关K13、第十四开关K14、第十七开关K17、第十八开关K18、第十九开关K19和第二十开关K20闭合，第十一开关K11、第十二开关K12、第十五开关K15和第十六开关K16断开，以便于第九电容C9和第十电容C10将采集到的第一积分信号通过第三电容C3、第四电容C4和第二运算放大器U2做积分处理生成第二积分信号；在第i个时钟周期第二控制信号到来时，第一开关单元123闭合，第九开关K9、第十开关K10、第十三开关K13、第十四开关K14、第十七开关K17、第十八开关K18、第十九开关K19和第二十开关K20断开，第十一开关K11、第十二开关K12、第十五开关K15和第十六开关K16闭合，以便于第九电容C9和第十电容C10采集第i-1时钟周期经过第一积分单元121积分后的第一积分信号，并通过第七电容C7和第八电容C8将第i时钟周期第二积分信号经过运算放大模块13传输给第一模数转换模块14做量化处理生成第一量化信号。

继续参考图3，在其中一个实施例中，第二积分单元122还包括第二十一开关K21和第二十二开关K22；其中，第二十一开关K21的第一端分别连接第二运算放大器U2的负输入端、第三电容C3的第一端，第二十一开关K21的第二端分别连接第二运算放大器U2的正输出端、第三电容C3的第二端；

第二十二开关K22的第一端分别连接第二运算放大器U2的正输入端、第四电容C4的第一端，第二十二开关K22的第二端分别连接第二运算放大器U2的负输出端、第四电容C4的第二端。

上述模数转换电路10，在i+n个时钟周期内，第二十一开关K21和第二十二开关K22断开，第i+n个时钟周期时，在数字模块15将第一量化信号和第二量化信号逻辑组合生成数字输出信号后，通过第二十一开关K21和第二十二开关K22的闭合，实现第二积分单元122的复位重置，第i+n+1个时钟周期开始下一次输入信号转换为数字信号的过程。

继续参考图3，在其中一个实施例中，运算放大模块13包括第二开关单元131、第三运算放大器U3、第九电容C9、第十电容C10、第二十三开关K23和第二十四开关K24；其中，第二开关单元131，与积分模块12连接，用于选择导通或断开积分模块12和运算放大模块13之间的通路；

第九电容C9的第一端分别连接第二十三开关K23的第一端、第三运算放大器U3的负输入端、第二开关单元131的第一输出端，第九电容C9的第二端分别连接第二十三开关K23的第二端、第三运算放大器U3的正输出端、第一模数转换模块14的第一输入端；

第十电容C10的第一端分别连接第二十四开关K24的第一端、第三运算放大器U3的正输入端、第二开关单元131的第二输出端，第十电容C10的第二端分别连接第二十四开关K24的第二端、第三运算放大器U3的负输出端、第一模数转换模块14的第二输入端。

上述模数转换电路10，在第i+n-1个时钟周期内，在第一控制信号到来时，第二开关单元131断开，第二十三开关K23和第二十四开关K24闭合，运算放大模块13在第一控制信号不起作用；在第i+n-1个时钟周期内第二控制信号到来时，第二开关单元131闭合，第二十三开关K23和第二十四开关K24断开，运算放大模块13进入缓存buffer状态，将第i+n-1个时钟周期内第二积分单元在第一控制信号作用下积分生成的第二积分信号传输至第一模数转换模块14进行量化生成第一量化信号。第i+n个时钟周期时，在第一控制信号到来时，第二开关单元131闭合，通过第九电容C9、第十电容C10和第三运算放大器U3对第i+n个周期积分模块12存储的第二积分信号做多次放大生成放大信号并传输给第一模数转换模块14做量化生成第二量化信号，在数字模块15生成数字输出信号后，第二十三开关K23和第二十四开关K24闭合，实现整个运算放大模块13的复位重置，第n+1个时钟周期开始下一次输入信号转换为数字信号的过程。

在一个实施例中，提供了一种模数转换器。模数转换器包括上述实施例中任一项的模数转换电路10。

上述模数转换器，通过采集模块采集输入信号、参考信号并传输给积分模块进行积分处理生成第一积分信号、第二积分信号，再通过第一模数转换模块对第二积分信号做第一次量化生成第一量化信号，通过运算放大模块对第i+n个周期的第二积分信号进行多次放大处理生成放大信号，在传输给第一模数转换模块做第二次量化生成第二量化信号，两次量化在保持低功耗的同时实现扩展计数功能，用较少的周期有效的提升输出的位数以实现高精度和高输入摆幅的将模拟信号转换为数字信号。

为了便于说明，以n为96为例进行说明。例如，当n为96时，在第一周期时，第一控制信号到来时，第一采集电路111闭合，采集模块11中的第十一电容C11和第十二电容C12采集第一正输入电压VINP和第一负输入电压VINN。第一积分单元121中的第一开关K1和第三开关K3闭合、第二开关K2和第四开关K4断开，第一开关单元123也断开，故第一积分单元121仅起到采集输入信号的作用。

第二控制信号到来时，第一采集电路111断开，第二采集电路112闭合，采集模块11中的第十一电容C11和第十二电容C12采集正参考电压VREFP和负参考电压VREFN，并对输入信号进行校准。第一积分单元121中的第一开关K1和第三开关K3断开、第二开关K2和第四开关K4闭合，通过第一电容C1、第二电容C2和第一运算放大器U1对校准后的输入信号进行积分生成第一积分信号，第一开关单元123闭合，故第二积分单元122中的第五电容C5和第六电容C6采集第一积分信号。

在第二时钟周期时，当第一控制信号到来时，第二积分单元122中第九开关K9、第十开关K10、第十三开关K13、第十五开关K15、第十七开关K17、第十八开关K18、第十九开关K19和第二十开关K20闭合，第十一开关K11、第十二开关K12、第十五开关K15和第十六开关K16断开。第二积分单元122中第三电容C3、第四电容C4和第二运算放大器U2对第五电容C5和第六电容C6在第一周期采集的第一积分信号做积分处理生成第二积分信号。

当第二控制信号到来时，第二积分单元122中第九开关K9、第十开关K10、第十三开关K13、第十五开关K14、第十七开关K17、第十八开关K18、第十九开关K19和第二十开关K20断开，第十一开关K11、第十二开关K12、第十五开关K15和第十六开关K16闭合。运算放大模块13中第二开关单元131闭合，第二积分单元122将第二时钟周期产生的第二积分信号经过运算放大模块13传输至第一模数转换模块14进行量化处理生成5bit的第一量化信号传输至数字模块15。

在第三时钟周期时，在第二时钟周期内，当第一控制信号到来时，第二模数转换模块16接收输入信号并转换生成5bit的第一数字信号。数字逻辑运算模块17将第二时钟周期内产生的5bit第一量化信号中取2bit与5bit第一数字信号按照如下公式进行组合生成控制信号，控制第三时钟周期内的第二采集电路112在第二控制信号到来时采集参考信号：

V

V

V

V

其中，其中(VLSB,SAR)为输入模数转换模块的最低有效位，k是第二模数转换模块16输出结果的十进制。

直到第九十六个时钟周期，第一积分单元121以及前馈通路关闭，即从第十三开关K13和第十四开关K14之前的所有通路均关闭，通过第九电容C9、第十电容C10和第三运算放大器U3对第九十六时钟周期产生的第二积分信号做多次放大生成放大信号，再通过第一模数转换模块14对放大信号做量化生成第二量化信号传输至数字模块15，最后数字模块15将前九十五个时钟周期的第一量化信号和第二量化信号按照高低位组合生成数字输出信号。并在九十七个时钟周期前将第五开关K5、第六开关K6、第七开关K7、第八开关K8、第二十一开关K21、第二十二开关K22、第二十三开关K23和第二十四开关K24闭合，整个模数转换电路10复位重置，进行下一次模拟信号转换成数字信号的过程。

如图4所示，在一个实施例中提供了一种降噪装置40。降噪装置包括音频电路41，以及上述实施例中的模数转换器42，其中，模数转换器42与音频电路41连接，用于将音频电路41输出的音频信号从模拟量转换到数字量。

上述降噪装置40，音频电路41输出模拟音频信号，模数转换器42通过ZOOM技术、扩展计数和硬件复用，将模拟音频信号转换为数字输出信号，使用相对少的硬件消耗和功耗消耗，对器件的匹配和精度要求不高，却可以得到较高的模数转换精度和信号带宽，以及卓越的输入摆幅，具有功耗低，面积小，精度高的特点。

在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。