一种低噪声放大器电路及射频前端电路

技术领域

本申请涉及通讯器件的技术领域，更具体地涉及一种低噪声放大器电路及射频前端电路。

背景技术

传统的低噪声放大器(Low Noise Amplifier，简称为LNA)的核心电路中，连接输入端的晶体管的漏极以及连接输出端的晶体管的源极这两者的对地寄生结电容会限制LNA在高频应用时的性能。虽然绝缘硅(Silicon-On-Insulator，简称为SOI)LNA的寄生电容比较小，但在毫米波频段还是对LNA性能有显著的影响。

相关技术中采用了在上述两个晶体管之间加入电感与寄生结电容谐振的方案来提高LNA的工作频率，如图1所示，其中连接输入端的晶体管的漏极和连接输出端的晶体管的源极这两者之间额外增加了电感的结构，用来与寄生电容谐振。这样的解决方案会导致电路结构比较复杂，而且额外的电感还增加了电路面积。

因此，需要提供一种新的低噪声放大器电路，以解决上述技术问题。

发明内容

为了解决上述问题而提出了本申请。根据本申请一方面，提供了一种低噪声放大器电路，所述低噪声放大器电路包括第一晶体管和第二晶体管，其中：所述第一晶体管的栅极连接所述低噪声放大器电路的输入端，所述第一晶体管的源极接地；所述第二晶体管的栅极和漏极连接所述低噪声放大器电路的供电端，所述第二晶体管的漏极还连接所述低噪声放大器电路的输出端；所述第一晶体管的漏极和所述第二晶体管的源极合并在一起；其中，所述第一晶体管为浮体晶体管，所述第二晶体管为体接触晶体管。

在本申请的一个实施例中，所述低噪声放大器电路还包括第一电感器，所述第一电感器耦连在所述第一晶体管的栅极和所述低噪声放大器电路的输入端之间。

在本申请的一个实施例中，所述低噪声放大器电路还包括第二电感器，所述第二电感器耦连在所述第一晶体管的源极和地之间。

在本申请的一个实施例中，所述低噪声放大器电路还包括第三电感器，所述第三电感器耦连在所述第二晶体管的漏极和所述低噪声放大器电路的供电端之间。

在本申请的一个实施例中，所述低噪声放大器电路还包括电容器，所述电容器耦连在所述第二晶体管的漏极和所述低噪声放大器电路的输出端之间。

根据本申请另一方面，提供了一种射频前端电路，所述射频前端电路包括射频接收器，所述射频接收器用于接收射频信号，所述射频接收器包括低噪声放大器电路，所述低噪声放大器电路用于放大所述射频信号，所述低噪声放大器电路包括第一晶体管和第二晶体管，其中：所述第一晶体管的栅极连接所述低噪声放大器电路的输入端，所述第一晶体管的源极接地；所述第二晶体管的栅极和漏极连接所述低噪声放大器电路的供电端，所述第二晶体管的漏极还连接所述低噪声放大器电路的输出端；所述第一晶体管的漏极和所述第二晶体管的源极合并在一起；其中，所述第一晶体管为浮体晶体管，所述第二晶体管为体接触晶体管。

在本申请的一个实施例中，所述低噪声放大器电路还包括第一电感器，所述第一电感器耦连在所述第一晶体管的栅极和所述低噪声放大器电路的输入端之间。

在本申请的一个实施例中，所述低噪声放大器电路还包括第二电感器，所述第二电感器耦连在所述第一晶体管的源极和地之间。

在本申请的一个实施例中，所述低噪声放大器电路还包括第三电感器，所述第三电感器耦连在所述第二晶体管的漏极和所述低噪声放大器电路的供电端之间。

在本申请的一个实施例中，所述低噪声放大器电路还包括电容器，所述电容器耦连在所述第二晶体管的漏极和所述低噪声放大器电路的输出端之间。

根据本申请实施例的低噪声放大器电路，第一晶体管的漏极和第二晶体管的源极相合并，减少了第一晶体管漏极以及第二晶体管源极的对地寄生结电容，继而减少了寄生结电容对放大器在高频应用时的限制，提升了放大器的性能，并且电路结构更加精简，可以减少电路占用面积。

附图说明

通过结合附图对本申请实施例进行更详细的描述，本申请的上述以及其他目的、特征和优势将变得更加明显。附图用来提供对本申请实施例的进一步理解，并且构成说明书的一部分，与本申请实施例一起用于解释本申请，并不构成对本申请的限制。在附图中，相同的参考标号通常代表相同部件或步骤。

图1示出了现有技术中低噪声放大器电路的示例性示意图。

图2示出了根据本申请实施例的低噪声放大器电路的示例性示意图。

图3示出了本申请实施例中第一晶体管的漏极和第二晶体管的源极合并后的共源共栅结构的版图。

图4示出了本申请实施例中第一晶体管的漏极和第二晶体管的源极合并的剖面图。

图5示出了第一晶体管的漏极和第二晶体管的源极未合并的共源共栅结构的剖面图。

图6示出了本申请实施例中第一晶体管的漏极和第二晶体管的源极合并后的版图。

图7示出了根据本申请实施例的射频前端电路的结构示意图。

具体实施方式

为了使得本申请的目的、技术方案和优点更为明显，下面将参照附图详细描述根据本申请的示例实施例。显然，所描述的实施例仅仅是本申请的一部分实施例，而不是本申请的全部实施例，应理解，本申请不受这里描述的示例实施例的限制。基于本申请中描述的本申请实施例，本领域技术人员在没有付出创造性劳动的情况下所得到的所有其他实施例都应落入本申请的保护范围之内。

图1示出了现有技术中低噪声放大器电路100的示例性示意图。如图1所示，低噪声放大器电路100包括第一晶体管110和第二晶体管120。其中，为了减少第一晶体管110的漏极和第二晶体管120的源极这两者的对地寄生结电容C0对低噪声放大器电路100的性能的影响，第一晶体管110的漏极和第二晶体管120的源极这两者之间额外增加了电感器130，用来与第一晶体管110的漏极和第二晶体管120的源极这两者的对地寄生结电容C0谐振。这样的解决方案会导致电路结构比较复杂，而且额外的电感还增加了电路面积。

基于此，本申请提供了一种低噪声放大器电路，下面结合图2到图6来描述。

图2示出了根据本申请实施例的低噪声放大器电路200的示例性示意图。如图2所示，该低噪声放大器电路200包括第一晶体管M1和第二晶体管M2。第一晶体管M1和第二晶体管M2组成共源共栅(cascode)结构。其中，第一晶体管M1的栅极直接或者间接连接低噪声放大器电路200的输入端，第一晶体管M1的源极直接或者间接接地。第二晶体管M2的栅极和漏极直接或者间接连接低噪声放大器电路200的供电端，第二晶体管M2的漏极还直接或者间接连接低噪声放大器电路200的输出端。第一晶体管M1的漏极和第二晶体管M2的源极合并在一起。其中，第一晶体管M1为浮体晶体管(Floating Body MOS)，第二晶体管M2为体接触晶体管(Body contact MOS)。

在上述方案中，第一晶体管M1和第二晶体管M2相耦合形成共源共栅结构，提高了低噪声放大器电路200在高频段的性能，将第一晶体管M1的漏极和第二晶体管M2的源极相合并，减少了第一晶体管M1漏极以及第二晶体管M2源极的对地寄生结电容，继而减少了寄生结电容对低噪声放大器电路200在高频应用时的限制，提升了低噪声放大器电路200的性能。此外，在低噪声放大器电路200中，通过将第一晶体管M1的漏极和第二晶体管M2的源极相合并的方式，相对于低噪声放大器电路100中在两个晶体管之间增加电感器的电路结构，低噪声放大器电路200的电路结构更加精简，可以减少电路占用面积。

如图2所示，低噪声放大器电路200还可以包括第一电感器L1，第一电感器L1耦连在第一晶体管M1的栅极和低噪声放大器电路200的输入端之间。也即，第一晶体管M1的栅极可以通过第一电感器L1间接地连接到低噪声放大器电路200的输入端。

此外，低噪声放大器电路200还可以包括第二电感器L2，第二电感器L2耦连在第一晶体管M1的源极和地之间，也即第二晶体管M2的源极可以通过第二电感器L2间接接地。

此外，低噪声放大器电路200还可以包括第三电感器L3，第三电感器L3耦连在第二晶体管M2的漏极和低噪声放大器电路200的供电端之间，也即第二晶体管M2的漏极通过第三电感器L3间接连接到低噪声放大器电路200的供电端。低噪声放大器电路200的供电端可以为低噪声放大器电路200提供电源电压VDD。

在低噪声放大器电路200中设置了上述电感器的结构，能够消除器件与传输线之间的阻抗失配，减小反射和损耗。

示例性地，低噪声放大器电路200还可以包括电容器C，电容器C耦连在第二晶体管M2的漏极和低噪声放大器电路200的输出端之间，也即第二晶体管M2的漏极通过电容器C间接地连接到低噪声放大器电路200的输出端。使用了电容器C的结构，并且将电容器C耦连在第二晶体管M2和放大器电路的输出端之间，可以将放大器电路的输出阻抗变换为较高的阻抗以提高低噪声放大器电路200的功率增益。

如前文所述的，第一晶体管M1的漏极和第二晶体管M2的源极合并在一起，减少了第一晶体管M1漏极以及第二晶体管M2源极的对地寄生结电容，还可以减少电路占用面积。下面结合图3到图6来描述。

图3示出了第一晶体管M1的漏极和第二晶体管M2的源极合并，其共源共栅结构的版图；图4示出了第一晶体管M1的漏极和第二晶体管M2的源极合并的剖面图；作为对比，图5示出了通常的共源共栅结构(即第一晶体管M1的漏极和第二晶体管M2的源极没有合并)的剖面图。通过对比，明显能够看出，第一晶体管M1的漏极和第二晶体管M2的源极合并消除了第一晶体管M1的漏极和第二晶体管M2的源极，减少了寄生电容，缩小了电路的面积。继续参见图6，图6示出了第一晶体管M1的漏极和第二晶体管M2的源极合并后的版图。如图6所示，第一晶体管M1的漏极和第二晶体管M2的源极合并在一起，形成了有源区(Active Area)，因为第一晶体管M1的漏极和第二晶体管M2的源极共用一块区域(即有源区)，可以精简放大器电路结构，减少电路的占用面积。同样也因为第一晶体管M1的漏极和第二晶体管M2的源极共用一块有源区，在图6中未标识出第一晶体管M1的漏极和第二晶体管M2的源极。

以上示例性地描述了根据本申请实施例的低功率放大器200。基于上面的描述，根据本申请实施例的低功率放大器200将第一晶体管M1和第二晶体管M2组成共源共栅结构，提高了低功率放大器200的增益以及反向隔离度，此外，由于第一晶体管M1的漏极和第二晶体管M2的源极合并在一起，减少了第一晶体管M1漏极以及第二晶体管M2源极的对地寄生结电容，继而减少了寄生结电容对低功率放大器200在高频应用时的限制。相较于相关技术中的方案，在提升低功率放大器200性能的同时，电路结构更加精简，减少了电路占用的面积。

根据本申请另一方面，还提供了一种射频前端电路，下面结合图7来描述。图7示出了根据本申请实施例的射频前端电路700的结构示意图。如图7所示，射频前端电路700包括射频接收器710，射频接收器710用于接收射频信号。射频接收器710包括用于放大所述射频信号的低噪声放大器电路720，该低功率放大器电路720的结构可以如前文结合图2所述的低功率放大器电路200的电路结构。

如前文所述的，该低噪声放大器电路720可以包括第一晶体管M1和第二晶体管M2(如图2所示的)。第一晶体管M1和第二晶体管M2组成共源共栅(cascode)结构。其中，第一晶体管M1的栅极直接或者间接连接低噪声放大器电路720的输入端，第一晶体管M1的源极直接或者间接接地。第二晶体管M2的栅极和漏极直接或者间接连接低噪声放大器电路720的供电端，第二晶体管M2的漏极还直接或者间接连接低噪声放大器电路720的输出端。第一晶体管M1的漏极和第二晶体管M2的源极合并在一起。其中，第一晶体管M1为浮体晶体管(Floating Body MOS)，第二晶体管M2为体接触晶体管(Body contact MOS)。

在上述方案中，第一晶体管M1和第二晶体管M2相耦合形成共源共栅，提高了低噪声放大器电路720在高频段的性能，将第一晶体管M1的漏极和第二晶体管M2的源极相合并，减少了第一晶体管M1漏极以及第二晶体管M2源极的对地寄生结电容，继而减少了寄生结电容对低噪声放大器电路720在高频应用时的限制，提升了低噪声放大器电路720的性能。此外，在低噪声放大器电路720中，通过将第一晶体管M1的漏极和第二晶体管M2的源极相合并的方式，相对于低噪声放大器电路100中在两个晶体管之间增加电感器的电路结构，低噪声放大器电路720的电路结构更加精简，可以减少电路占用面积。

此外，如前文所述的，低噪声放大器电路720还可以包括第一电感器L1，第一电感器L1耦连在第一晶体管M1的栅极和低噪声放大器电路720的输入端之间。也即，第一晶体管M1的栅极可以通过第一电感器L1间接地连接到低噪声放大器电路720的输入端。

此外，如前文所述的，低噪声放大器电路720还可以包括第二电感器L2，第二电感器L2耦连在第一晶体管M1的源极和地之间，也即第二晶体管M2的源极可以通过第二电感器L2间接接地。

此外，如前文所述的，低噪声放大器电路720还可以包括第三电感器L3，第三电感器L3耦连在第二晶体管M2的漏极和低噪声放大器电路720的供电端之间，也即第二晶体管M2的漏极通过第三电感器L3间接连接到低噪声放大器电路720的供电端。低噪声放大器电路720的供电端可以为低噪声放大器电路720提供电源电压VDD。

在低噪声放大器电路720中设置了上述电感器的结构，能够消除器件与传输线之间的阻抗失配，减小反射和损耗。

示例性地，如前文所述的，低噪声放大器电路720还可以包括电容器C，电容器C耦连在第二晶体管M2的漏极和低噪声放大器电路720的输出端之间，也即第二晶体管M2的漏极通过电容器C间接地连接到低噪声放大器电路720的输出端。使用了电容器C的结构，并且将电容器C耦连在第二晶体管M2和放大器电路的输出端之间，可以将放大器电路的输出阻抗变换为较高的阻抗以提高低噪声放大器电路720的功率增益。

基于上面的描述，根据本申请实施例的射频前端电路700中的低功率放大器720将第一晶体管M1和第二晶体管M2组成共源共栅结构，提高了低功率放大器720的增益以及反向隔离度，此外，由于第一晶体管M1的漏极和第二晶体管M2的源极合并在一起，减少了第一晶体管M1漏极以及第二晶体管M2源极的对地寄生结电容，继而减少了寄生结电容对低功率放大器720在高频应用时的限制。相较于相关技术中的方案，在提升低功率放大器720性能的同时，电路结构更加精简，减少了电路占用的面积。基于此，射频前端电路700的性能也得到了提升，电路结构也得到了精简。

示例性地，射频(RF)前端电路700应用于无线通信设备，无线通信设备可以是任意可选的无线通信设备，例如，移动电话、笔记本电脑、平板电脑、网络设备(例如，物联网或物联网设备)等。在无线电接收器电路中，射频前端电路700是天线至混频器(包括混频器)之间的所有电路的总称。

尽管这里已经参考附图描述了示例实施例，应理解上述示例实施例仅仅是示例性的，并且不意图将本申请的范围限制于此。本领域普通技术人员可以在其中进行各种改变和修改，而不偏离本申请的范围和精神。所有这些改变和修改意在被包括在所附权利要求所要求的本申请的范围之内。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其他的方式实现。例如，以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个设备，或一些特征可以忽略，或不执行。

在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本申请的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。

类似地，应当理解，为了精简本申请并帮助理解各个发明方面中的一个或多个，在对本申请的示例性实施例的描述中，本申请的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该本申请的方法解释成反映如下意图：即所要求保护的本申请要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如相应的权利要求书所反映的那样，其发明点在于可以用少于某个公开的单个实施例的所有特征的特征来解决相应的技术问题。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本申请的单独实施例。

本领域的技术人员可以理解，除了特征之间相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。

此外，本领域的技术人员能够理解，尽管在此所述的一些实施例包括其他实施例中所包括的某些特征而不是其他特征，但是不同实施例的特征的组合意味着处于本申请的范围之内并且形成不同的实施例。例如，在权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。

本申请的各个部件实施例可以以硬件实现，或者以在一个或者多个处理器上运行的软件模块实现，或者以它们的组合实现。本领域的技术人员应当理解，可以在实践中使用微处理器或者数字信号处理器(DSP)来实现根据本申请实施例的一些模块的一些或者全部功能。本申请还可以实现为用于执行这里所描述的方法的一部分或者全部的装置程序(例如，计算机程序和计算机程序产品)。这样的实现本申请的程序可以存储在计算机可读介质上，或者可以具有一个或者多个信号的形式。这样的信号可以从因特网网站上下载得到，或者在载体信号上提供，或者以任何其他形式提供。

应该注意的是上述实施例对本申请进行说明而不是对本申请进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本申请可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。

以上所述，仅为本申请的具体实施方式或对具体实施方式的说明，本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。本申请的保护范围应以权利要求的保护范围为准。