一种滤波器以及滤波器的制备方法

技术领域

本申请涉及半导体技术领域，尤其涉及一种滤波器以及滤波器的制备方法。

背景技术

由薄膜体声波谐振器构成的滤波器具有尺寸小、谐振频率高、品质因数高等优点，在通信领域的应用范围越来越广泛。

对谐振器中谐振点的品质因数(记作谐振点Qs值)产生影响的因素包括压电层的弹性损失、电极的弹性损失以及电极的串联电阻等，对谐振器中反谐振点的品质因数(记作反谐振点Qp值)产生影响的因素有压电层的弹性损失、电极的弹性损失、基板的电导、压电层的介电损耗等因素，其中，下电极的串联电阻对品质因数的影响较大。

参见图1，图1是现有技术中一种滤波器的结构示意图，该滤波器包括衬底1以及位于衬底1表面的谐振器2和连接点3，谐振器2包括下电极20、压电层21和上电极22的叠层，连接点3包括第一导电层30，第一导电层30和下电极20位于同层，第一导电层30和下电极20位于同层的含义是：第一导电层30和下电极20是通过对同一导电膜层进行图形化工艺制备而来的。压电层21设置有露出连接点3的第一通槽210，导电键合层4覆盖连接点3，进而将谐振器2的电信号引出。其中，谐振器2包括左侧谐振器2a和右侧谐振器2b，左侧谐振器2a还包括调整结构23，调整结构23包括质量负载层230和微结构231，微结构231在此示例性的是凸起结构。右侧谐振器2b仅包括下电极20、压电层21和上电极22的叠层。图1中衬底1的空腔结构1a是通过在释放孔添加腐蚀液对空腔结构1a内的牺牲层进行腐蚀之后制成的。

由于连接点3只包括和下电极20位于同层的第一导电层30，因此现有技术存在的缺陷有：第一方面，在把压电层21刻蚀开露出连接点3的过程中，很容易造成对第一导电层30的过刻蚀，造成连接点3的串联电阻增大，引起谐振点Qs值的恶化。第二方面，当谐振器的频率大于或等于5G Hz时，如果下电极的膜厚小于或等于100nm，则第一导电层30的膜厚也小于或等于100nm，致使连接点3的厚度比较小，连接点3的串联电阻太大，进一步造成谐振点Qs值的恶化。第三方面，谐振器2内其他的导电膜层在图形化过程中均去除了覆盖连接点3的部分(例如左侧谐振器2a中的上电极22和调整结构23，或者右侧谐振器2a中的上电极22)，造成了材料的浪费。

发明内容

本申请提供了一种滤波器以及滤波器的制备方法，以降低压电层的刻蚀难度，增大连接点的串联电阻，避免谐振器的导电膜层图形化过程中去除覆盖连接点的部分从而造成材料的浪费。

本申请提供了一种滤波器，包括：

衬底；

位于所述衬底上的至少一个谐振器和至少一个连接点；

所述谐振器包括下电极、压电层和上电极的叠层，至少一个所述谐振器还包括调整结构，所述调整结构位于所述谐振器的下电极远离所述衬底的一侧；

所述连接点包括第一导电层与导电结构，所述导电结构包括第二导电层和第三导电层中的至少一个，所述压电层包括第一通槽，所述第一通槽用于露出所述第一导电层，所述导电结构设置于所述第一通槽内；所述第一导电层和所述下电极位于同层，且所述第一导电层在所述衬底上的正投影覆盖所述第一通槽在所述衬底上的正投影，所述第二导电层和所述上电极位于同层，所述第三导电层和所述调整结构位于同层，所述连接点和所述上电极或者所述下电极连接，所述连接点用于引出所述谐振器的电信号。

可选地，所述调整结构包括微结构和质量负载层中的至少一个；

所述第三导电层包括第一导电子层和第二导电子层中的至少一个，所述第一导电子层和所述微结构位于同层，所述第二导电子层和所述质量负载层位于同层。

可选地，所述谐振器包括有效谐振区域，所述至少一个谐振器包括第一谐振器，所述第一谐振器的上电极包括电连接侧和非电连接侧，所述电连接侧与所述连接点连接，所述非电连接侧与所述连接点绝缘设置；

所述非电连接侧在所述衬底的正投影位于所述有效谐振区域内。

可选地，所述第一通槽的侧面与底面的夹角大于90°。

可选地，所述至少一个连接点包括第一连接点、第二连接点和第三连接点；

所述至少一个谐振器包括第二谐振器、第三谐振器和第四谐振器；

所述第一连接点与所述第二谐振器的下电极连接；

所述第二连接点与所述第二谐振器的上电极连接，且所述第二连接点与所述第三谐振器的下电极连接；

所述第三连接点与所述第四谐振器的上电极连接。

可选地，所述滤波器还包括导电键合层和盖板；

所述导电键合层覆盖所述第一连接点和所述第三连接点；或者，所述导电键合层覆盖所述第一连接点、所述第二连接点和所述第三连接点；

所述盖板位于所述导电键合层远离所述衬底的一侧，所述盖板远离所述衬底的一侧设置有导电连接结构，所述导电连接结构通过位于所述盖板的导电通孔结构与所述导电键合层连接。

可选地，所述滤波器还包括密封结构，所述密封结构位于所述衬底与所述盖板之间，环绕所述谐振器和所述连接点设置。

可选地，所述密封结构包括第一密封部和第二密封部，所述第一密封部包括第一密封子层与密封子结构，所述密封子结构包括第二密封子层和第三密封子层中的至少一个，所述压电层还包括第二通槽，所述第二通槽用于露出所述第一密封子层，所述密封子结构设置于所述第二通槽内；所述第一密封子层和所述下电极位于同层，且所述第一密封子层在所述衬底上的正投影覆盖所述第二通槽在所述衬底上的正投影，所述第二密封子层和所述上电极位于同层，所述第三密封子层和所述调整结构位于同层；所述第二密封部和所述导电键合层位于同层。

本申请还提供了一种滤波器的制备方法，包括：

提供衬底；

在所述衬底上形成至少一个谐振器和至少一个连接点；

所述谐振器包括下电极、压电层和上电极的叠层，至少一个所述谐振器还包括调整结构，所述调整结构位于所述谐振器的下电极远离所述衬底的一侧；

所述连接点包括第一导电层与导电结构，所述导电结构包括第二导电层和第三导电层中的至少一个，所述压电层包括第一通槽，所述第一通槽用于露出所述第一导电层，所述导电结构设置于所述第一通槽内；所述第一导电层和所述下电极位于同层，且所述第一导电层在所述衬底上的正投影覆盖所述第一通槽在所述衬底上的正投影，所述第二导电层和所述上电极位于同层，所述第三导电层和所述调整结构位于同层，所述连接点和所述上电极或者所述下电极连接，所述连接点用于引出所述谐振器的电信号。

可选地，在所述衬底的表面形成至少一个谐振器和至少一个连接点包括：

在所述衬底的表面形成下电极和第一导电层，所述下电极和所述第一导电层位于同层；

在所述下电极远离所述衬底的一侧形成压电层；

在所述压电层形成第一通槽，所述第一通槽用于露出所述第一导电层，且所述第一导电层在所述衬底上的正投影覆盖所述第一通槽在所述衬底上的正投影；

在所述压电层远离所述下电极的一侧形成上电极，在所述第一通槽内形成第二导电层，所述上电极和所述第二导电层位于位于同层；

在所述下电极远离所述衬底的一侧形成调整结构，在所述第一通槽形成第三导电层。

本申请提供的技术方案，在图形化压电层时，在压电层形成露出第一通槽，以实现利用第一通槽用于限定出连接点所占的空间。谐振器包括下电极、压电层和上电极的叠层，且在多个谐振器中，至少一个谐振器还包括调整结构，连接点包括第一导电层(与下电极位于同层)与导电结构，导电结构包括第二导电层(与上电极位于同层)和第三导电层(与调整结构位于同层)中的至少一个，即连接点除了包括第一导电层以外，还包括第二导电层和第三导电层中的至少一个，相比现有方案来说，本申请的技术方案增加了连接点的导电层的膜层数量和总体厚度，采用本方案的优势在于：

第一方面，连接点的导电层的膜层数量和总体厚度增加，可以降低连接点的串联电阻，能够在将压电层刻蚀出第一通槽过程中，对因压电层过刻造蚀成连接点的串联电阻的增大作出补偿，使得即使压电层过刻蚀也不会影响谐振器的性能，从而降低了压电层的刻蚀难度，同时避免了连接点的串联电阻因增大会引起谐振点Qs值的恶化，有助于改善谐振点Qs值。

第二方面，在谐振器的频率大于或等于5GHz时，下电极的膜厚小于或于100nm，第一导电层的膜厚也小于或等于100nm，由于连接点的导电层的膜层数量和总体厚度增加，可以降低连接点的串联电阻，进而避免因第一导电层的膜厚太薄导致连接点的串联电阻太大，造成谐振点Qs值的恶化的问题。

第三方面，连接点处覆盖有和上电极位于同层的第二导电层以及和调整结构位于同层的第三导电层中的至少一层，避免在图形化过程中该膜层在连接点处的材料被全部去除，不存在材料浪费的问题。

应当理解，本部分所描述的内容并非旨在标识本申请的实施例的关键或重要特征，也不用于限制本申请的范围。本申请的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术中一种滤波器的结构示意图；

图2是本申请提供的一种滤波器的结构示意图；

图3是本申请提供的另一种滤波器的结构示意图；

图4是本申请提供的一种滤波器的俯视图；

图5是本申请提供的一种滤波器的制备方法的流程示意图；

图6是图5中S110对应的结构示意图；

图7是图5中S120的流程示意图

图8-图14是图7中S120中各步骤对应的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或器的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或器，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或器。

为了降低压电层的刻蚀难度，增大连接点的串联电阻，避免谐振器的导电膜层图形化过程中去除覆盖连接点的部分从而造成材料的浪费，本申请提供了一种新的技术方案，下面进行具体描述。

参见图2，图2是本申请提供的一种滤波器的结构示意图，该滤波器包括：衬底1以及位于衬底1表面的至少一个谐振器2和至少一个连接点3。

谐振器2包括下电极20、压电层21和上电极22的叠层，且至少存在一个谐振器2还包括调整结构23，调整结构23位于下电极20远离衬底1的一侧。

连接点3包括第一导电层30与导电结构，该导电结构包括第二导电层31和第三导电层32中的至少一个。压电层21包括第一通槽210，第一通槽210用于露出第一导电层30，导电结构(即第二导电层31和第三导电层32中的至少一个)设置于第一通槽210内；第一导电层30和下电极20位于同层，且第一导电层30在衬底1上的正投影覆盖第一通槽210在衬底1上的正投影，第二导电层31和上电极22位于同层，第三导电层32和调整结构23位于同层，连接点3和上电极22或者下电极20连接，连接点3用于引出谐振器2的电信号。

需要说明的是，图2示例性的示出了两个谐振器2，分别是左侧谐振器2c和右侧谐振器2d，左侧谐振器2c包括下电极20、压电层21、上电极22和调整结构23。右侧谐振器2d包括下电极20、压电层21和上电极22。在滤波器结构的设计中，可以根据具体应用需要，确定是否在谐振器2中设置调整结构23。进一步地，连接点3包括第一导电层30、第二导电层31和第三导电层32；第一导电层30和下电极20位于同层；第二导电层31和上电极22位于同层；第三导电层32和调整结构23位于同层。

在本申请中，位于同层的含义是：位于同层的两个膜层是通过对同一导电膜层进行图形化工艺制备而来的。即第一导电层30和下电极20是通过对同一导电膜层进行图形化工艺制备而来的，在制备下电极20的同时，完成了第一导电层30的制备。第二导电层31和上电极22是通过对同一导电膜层进行图形化工艺制备而来的，在制备上电极22的同时，完成了第二导电层31的制备。第三导电层32和调整结构23是通过对同一导电膜层进行图形化工艺制备而来的，在制备调整结构23的同时，完成了第三导电层32的制备。

本申请提供的技术方案，在图形化压电层21时，在压电层21形成露出第一通槽210，以实现利用第一通槽210用于限定出连接点3所占的空间。谐振器2包括下电极20、压电层21和上电极22的叠层，且在多个谐振器2中，至少一个谐振器2还包括调整结构23，连接点3包括第一导电层30(与下电极20位于同层)与导电结构，导电结构包括第二导电层31(与上电极22位于同层)和第三导电层32(与调整结构23位于同层)中的至少一个，即连接点3除了包括第一导电层30以外，还包括第二导电层31和第三导电层32中的至少一个，相比现有方案来说，本申请的技术方案增加了连接点3的导电层的膜层数量和总体厚度，采用本方案的优势在于：

第一方面，连接点3的导电层的膜层数量和总体厚度增加，可以降低连接点3的串联电阻，能够在将压电层21刻蚀出第一通槽210过程中，对因压电层21过刻造蚀成连接点3的串联电阻的增大作出补偿，使得即使压电层21过刻蚀也不会影响谐振器2的性能，从而降低了压电层21的刻蚀难度，同时避免了连接点3的串联电阻因增大会引起谐振点Qs值的恶化，有助于改善谐振点Qs值。

第二方面，在谐振器的频率大于或等于5GHz时，下电极20的膜厚小于或于100nm，第一导电层30的膜厚也小于或等于100nm，由于连接点3的导电层的膜层数量和总体厚度增加，可以降低连接点3的串联电阻，进而避免因第一导电层30的膜厚太薄导致连接点3的串联电阻太大，造成谐振点Qs值的恶化的问题。

第三方面，连接点3处覆盖有和上电极22位于同层的第二导电层31以及和调整结构23位于同层的第三导电层32中的至少一层，避免在图形化过程中该膜层在连接点3处的材料被全部去除，不存在材料浪费的问题。

可选地，在上述技术方案的基础上，如图2所示，调整结构23包括微结构231和质量负载层230中的至少一个，质量负载层230用于调整谐振器的频率；微结构231用于抑制声波泄漏，微结构231设置有凸起结构和/或凹入结构；第三导电层32包括第一导电子层320和第二导电子层321中的至少一个，第一导电子层320和微结构231位于同层，第二导电子层321和质量负载层230位于同层。

需要说明的是，图2仅示出了微结构231设置有凸起结构的情况。在其他实施例中，微结构231还可以包括凹入结构，或者微结构231同时包括凸起结构和凹入结构，微结构231的具体结构可以根据实际需求来设置。

在本申请中，调整结构23包括微结构231和质量负载层230中的至少一个，微结构231用于降低谐振器2的声波的损耗，从而提高谐振器2的品质因数，质量负载层230的设置用于调整谐振器2的频率，使得谐振器2的频率符合预设标准，预设标准根据具体应用需要进行设置，比如：可以为2496Mhz左右。而且，连接点3包括第一导电子层320(和微结构231位于同层)和第二导电子层321(和质量负载层230位于同层)中的至少一个，进一步增加了连接点3的导电层的膜层数量和总体厚度，从而降低了压电层21的刻蚀难度以及连接点3的串联电阻，且进一步避免了上电极22所在导电膜层和调整结构23所在导电膜层中的至少一层膜层在图形化过程中存在材料浪费的问题。

可选地，在上述技术方案的基础上，如图2所示，谐振器2包括有效谐振区域，谐振器2的有效谐振区域为下电极20、压电层21、上电极22和空腔结构1a在衬底1的正投影重叠的区域。谐振器2包括第一谐振器，第一谐振器的上电极22包括电连接侧和非电连接侧，电连接侧与连接点3连接，非电连接侧与连接点3绝缘设置；非电连接侧在衬底1的正投影位于有效谐振区域内。

进一步地，如图2所示，谐振器2包括左侧谐振器2c和右侧谐振器2d，左侧谐振器2c和右侧谐振器2d均可以作为第一谐振器，左侧谐振器2c和右侧谐振器2d中上电极22与连接点3绝缘设置的一侧为非电连接侧，该非电连接侧在衬底1的正投影位于有效谐振区域内，有效谐振区域之外为空气，可以将声波反射回谐振器2的有效谐振区域，进而可以避免声波的损耗，从而提高谐振器2的品质因数。

可选地，在上述技术方案的基础上，如图2所示，第一通槽210的侧面与底面的夹角大于90°，即第一通槽210为上大下小的结构。

在本申请中，第一通槽210的侧面与底面的夹角大于90°，相比第一通槽210的侧面与底面的夹角小于或等于90°的情况，采用本方案便于第二导电层31和第三导电层32中的至少一层在第一通槽210侧面的沉积，提高了第二导电层31和第三导电层32中的至少一层的良率，从而提高了连接点3的良率。

可选地，在上述技术方案的基础上，如图2所示，连接点3包括第一连接点3a、第二连接点3b和第三连接点3c；至少一个谐振器2包括第二谐振器、第三谐振器和第四谐振器；第一连接点3a与第二谐振器的下电极20连接；第二连接点3b与第二谐振器的上电极22连接，且第二连接点3b与第三谐振器的下电极20连接；第三连接点3c与第四谐振器的上电极22连接。

如图2所示，谐振器2包括左侧谐振器2c和右侧谐振器2d，左侧谐振器2c作为第二谐振器，左侧谐振器2c的下电极20和第一连接点3a的第一导电层30连接，使得第一连接点3a可以将左侧谐振器2c的下电极20的电信号引出。

进一步地，右侧谐振器2d作为第三谐振器，第二连接点3b的第二导电层31与左侧谐振器2c的上电极22连接，且第二连接点3b的第一导电层30与右侧谐振器2c的下电极20连接，以使得左侧谐振器2c和右侧谐振器2d通过第二连接点3b实现串联连接。第三连接点3c的第二导电层31与右侧谐振器2d的上电极22连接，以实现第三连接点3c可以将右侧谐振器2d的上电极22的电信号引出。

可选地，在上述技术方案的基础上，参见图3，图3是本申请提供的另一种滤波器的结构示意图，该滤波器与上述图2所示的实施例类似，对于相同的技术特征本实施例在此不再赘述。

该滤波器还包括导电键合层4和盖板5；导电键合层4覆盖第一连接点3a和第三连接点3c；或者，导电键合层4覆盖第一连接点3a、第二连接点3b和第三连接点3c。盖板5位于导电键合层4远离衬底1的一侧，盖板5远离衬底1的一侧设置有导电连接结构6，导电连接结构6通过位于盖板5的导电通孔结构7与导电键合层4连接。

如图3所示，连接点3、导电键合层4、导电通孔结构7和导电连接结构6将谐振器2的电信号引出至盖板5远离衬底1的表面侧。图3中导电键合层4覆盖第一连接点3a和第三连接点3c。在其他实施例中，导电键合层4还可以覆盖第一连接点3a、第二连接点3b和第三连接点3c。导电键合层4的具体位置可以根据实际需求来设置。

可选地，在上述技术方案的基础上，如图3所示，滤波器还包括密封结构8，密封结构8位于衬底1与盖板5之间，密封结构8环绕谐振器2和连接点3设置。可选地，密封结构包括第一密封部80和第二密封部81，第一密封部80包括第一密封子层801与密封子结构，密封子结构包括第二密封子层802和第三密封子层803中的至少一个，压电层21还包括第二通槽220，第二通槽220用于露出第一密封子层801，密封子结构设置于第二通槽220内；第一密封子层801和下电极20位于同层，且第一密封子层801在衬底1上的正投影覆盖第二通槽220在衬底1上的正投影，第二密封子层802和上电极22位于同层，第三密封子层803和调整结构23位于同层；第二密封部81和导电键合层4位于同层。

进一步地，当调整结构23包括微结构231和质量负载层230中的至少一个时，第三密封子层803包括第一部分第三密封子层8031和第二部分第三密封子层8032中的至少一种，第一部分第三密封子层8031和微结构231位于同层，第二部分第三密封子层8032和质量负载层230位于同层。

在图3所示的实施例中，第一密封子层801和下电极20位于同层，第二密封子层802和上电极22位于同层，第三密封子层803和调整结构23位于同层，第二密封部81和导电键合层4位于同层，进一步节省了谐振器2内导电膜层和导电键合层4的材料浪费，且简化了制备工艺，降低了制备成本。与此同时，密封结构8还为谐振器2提供了密闭空间，降低了声波的损耗，从而提高了品质因数。

可选地，在上述技术方案的基础上，上电极22、下电极20和调整结构23的材料相同，例如可以选择金属钼；由于三个导电膜层(即上电极22、下电极20和调整结构23)的材料相同，在连接点3处的导电膜层的材料也相同，增加了连接点3的各导电层之间的结构稳定性和牢固度，不容易出现分层的问题，进而提高了连接点3的良率。

可选地，在上述技术方案的基础上，参见图4，图4是本申请提供的一种滤波器的俯视图，释放孔T0与谐振器2之间的距离较远，例如：释放孔T0与谐振器2之间的距离可以设置为3微米以上，可以避免释放孔T0对谐振器2造成损伤，有助于提升谐振器2的良率。需要说明的是，图4中最左侧的连接点3与邻近的谐振器2的底电极连接。

可选地，在上述技术方案的基础上，如图3所示，谐振器2还包括钝化层24，钝化层24设置在上电极22上，起到对谐振器2进行保护的作用；衬底1和下电极20之间还包括种子层9，种子层9的材料和压电层21的材料相同。

基于上述实施例中的滤波器，本申请还提供了一种滤波器的制备方法。参见图5，图5是本申请提供的一种滤波器的制备方法的流程示意图，以图2示出的滤波器的结构为例进对滤波器的制备方法进行具体说明，方法包括如下步骤：

S110：提供衬底。

参见图6，通过涂胶工艺在衬底1的上表面形成光刻胶，然后通过曝光、显影和刻蚀工艺，在衬底1形成凹槽结构，并在凹槽结构内通过沉积工艺形成牺牲材料，之后通过研磨工艺对该牺牲材料进行处理，形成如图6所示的牺牲层1b。

值得说明的是，设置牺牲层1b的目的为降低谐振器2的声波损耗，牺牲层1b在后续的步骤中通过腐蚀液去除后，便可形成上述实施例中的空腔结构1a。可以理解地，除了将空腔结构1a作为降低谐振器2的声波损耗的声反射结构以外，还可采用其他结构，比如：采用反射层，该反射层由高声阻抗材料与低声阻抗材料交替形成，或者，在衬底1的背面刻蚀出空腔。

S120：在衬底上形成至少一个谐振器和至少一个连接点。

参见图6，在衬底1的表面形成至少一个谐振器2和至少一个连接点3，并在至少一个谐振器2内形成调整结构23。

谐振器2包括下电极20、压电层21和上电极22的叠层，且至少存在一个谐振器2还包括调整结构23，调整结构23位于下电极20远离衬底1的一侧。

连接点3包括第一导电层30与导电结构，导电结构包括第二导电层31和第三导电层32中的至少一个。压电层21包括第一通槽210，第一通槽210用于露出第一导电层30，导电结构(即第二导电层31和第三导电层32中的至少一个)设置于第一通槽210内；第一导电层30和下电极20位于同层，且第一导电层30在衬底1上的正投影覆盖第一通槽210在衬底1上的正投影，第二导电层31和上电极22位于同层，第三导电层32和调整结构23位于同层，连接点3和上电极22或者下电极20连接，连接点3用于引出谐振器2的电信号。

本申请提供的技术方案，在图形化压电层21时，在压电层21形成露出第一通槽210，以实现利用第一通槽210用于限定出连接点3所占的空间。谐振器2包括下电极20、压电层21和上电极22的叠层，且在多个谐振器2中，至少一个谐振器2还包括调整结构23，连接点3包括第一导电层30(与下电极20位于同层)与导电结构，导电结构包括第二导电层31(与上电极22位于同层)和第三导电层32(与调整结构23位于同层)中的至少一个，即连接点3除了包括第一导电层30以外，还包括第二导电层31和第三导电层32中的至少一个，相比现有方案来说，本申请的技术方案增加了连接点3的导电层的膜层数量和总体厚度，采用本方案的优势在于：

第一方面，连接点3的导电层的膜层数量和总体厚度增加，可以降低连接点3的串联电阻，能够在将压电层21刻蚀出第一通槽210过程中，对因压电层21过刻造蚀成连接点3的串联电阻的增大作出补偿，使得即使压电层21过刻蚀也不会影响谐振器2的性能，从而降低了压电层21的刻蚀难度，同时避免了连接点3的串联电阻因增大会引起谐振点Qs值的恶化，有助于改善谐振点Qs值。

第二方面，在谐振器的频率大于或等于5GHz时，下电极20的膜厚小于或于100nm，第一导电层30的膜厚也小于或等于100nm，由于连接点3的导电层的膜层数量和总体厚度增加，可以降低连接点3的串联电阻，进而避免因第一导电层30的膜厚太薄导致连接点3的串联电阻太大，造成谐振点Qs值的恶化的问题。

第三方面，连接点3处覆盖有和上电极22位于同层的第二导电层31以及和调整结构23位于同层的第三导电层32中的至少一层，避免在图形化过程中该膜层在连接点3处的材料被全部去除，不存在材料浪费的问题。

在一具体的实施例中，参见图7，图7是图5中步骤120的流程示意图，在上述技术方案的基础上，在衬底的表面形成至少一个谐振器和至少一个连接点的步骤包括：

S1201：在衬底的表面形成下电极和第一导电层。

参加图8，在衬底1的上表面通过沉积工艺形成第一导电膜层，在第一导电膜层表面形成光刻胶，然后通过曝光、显影和刻蚀工艺，对第一导电膜层进行图形化工艺，形成下电极20和第一导电层30，即下电极20和第一导电层30位于同层。

S1202：在下电极远离衬底的一侧形成压电层。

参见图9，通过沉积工艺在下电极20上形成压电层21。

进一步地，为了提高下电极20和压电层21的成膜质量，在形成下电极20之前，在衬底1的上表面形成种子层9，种子层9的材料与压电层2的材料相同。

S1203：在压电层形成第一通槽。

参见图10，在压电层21的上表面形成光刻胶，然后通过曝光、显影和刻蚀工艺，对压电层21进行图形化工艺，形成第一通槽210，第一通槽210用于露出第一导电层30，且第一导电层30在衬底1上的正投影覆盖第一通槽210在衬底1上的正投影。

S1204：在压电层远离下电极的一侧形成上电极，在第一通槽内形成第二导电层。

S1205：在下电极远离衬底的一侧形成调整结构，在第一通槽形成第三导电层。

参见图11，在下电极20远离衬底1的一侧形成第二导电膜层，在第二导电膜层的上表面形成光刻胶，然后通过曝光、显影和刻蚀工艺，对第二导电膜层进行图形化工艺，形成第一导电子层320和微结构231，第一导电子层320和微结构231位于同层。

参见图12，在压电层21远离下电极20的一侧形成第三导电膜层，在第三导电膜层的上表面形成光刻胶，然后通过曝光、显影和刻蚀工艺，对第三导电膜层进行图形化工艺，形成位于同层的第二导电层31和上电极22，第二导电层31位于第一通槽210的上方。

参见图13，在上电极22远离衬底1的一侧形成第四导电膜层，在第四导电膜层的上表面形成光刻胶，然后通过曝光、显影和刻蚀工艺，对第四导电膜层进行图形化工艺，形成位于同层的第二导电子层321和质量负载层230。

其中，微结构231和质量负载层230构成调整结构23。

参见图14，在质量负载层230与上电极22上形成钝化层24，之后在如图4所示的释放孔T0内施加腐蚀液，利用腐蚀液将牺牲层1b腐蚀掉，以形成图2所示的空腔结构1a。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本申请中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本申请的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本申请保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本申请的精神和原则之内所作的修改、等同替换和改进等，均应包含在本申请保护范围之内。