跳频源电路和电子系统

技术领域

本发明涉及频率源设计技术领域，尤其是涉及一种跳频源电路和电子系统。

背景技术

在电子系统中，时钟相当于系统的心脏，时钟信号的性能直接影响系统的性能及稳定性。随着电子技术的发展，对于时钟信号的性能要求越来越高，所以频率源在电子通信系统中的作用越来越重要。

频率源技术是现代射频领域里一项技术难度大却很先进的通讯技术。随着各种精密器件性能指标的不断优化，频率源的性能也急需提升。数字移动通信系统中，为了提高系统抗干扰能力，常用到扩频技术，其中包括直扩方式和跳频方式，在全球移动通信系统(Global System for Mobile Communications，GSM)系统中采用的是跳频方式。而跳频技术是使频率源从一个稳定的工作状态达到另一稳定工作状态的技术。

跳频源的技术难点主要表现在如何实现宽频带内的快速变频和在快速变频的同时如何保证信号的高质量。现有的跳频源技术包括锁相环技术(Phase Locked Loop，PLL)、直接数字频率合成技术(Direct Digital Synthesis，DDS)、混合式频率合成技术(PLL+DDS)以及乒乓环交替输出技术等，均不同程度的存在一些不足，不管是DDS还是以DDS作为参考的锁相环都只能依靠在频率源中选择特定的频率点来规避杂散或者使用滤波器来虑除杂散。所以，在使用这些技术时，需要综合考虑频率源的指标需求，在满足设计需求的前提下，通过一些指标的牺牲来平衡其他指标的参数，以使得频率源的最终输出指标满足系统设计需求。

发明内容

有鉴于此，本发明的目的在于提供一种跳频源电路和电子系统，以有效缩短频率切换时间、改善杂散指标，提高系统的可靠性，电路设计简单易实现，有极好的经济效益和应用前景。

第一方面，本发明实施例提供了一种跳频源电路，跳频源电路包括：鉴相器、压控振荡器、环路选择电路、微控制器和运算放大器；鉴相器、环路选择电路和压控振荡器依次连接，微控制器、运算放大器和压控振荡器依次连接，微控制器与压控振荡器连接；鉴相器用于获取外部的时钟信号和压控振荡器输出的分频信号，基于时钟信号和分频信号输出第一信号；环路选择电路用于基于第一信号的输出频率对第一信号进行滤波处理，输出环路电压；微控制器用于输出第二信号；运算放大器用于对第二信号进行放大处理，输出预置电压；环路电压和预置电压进行叠加处理后的环路输出信号输入压控振荡器；微控制器还用于输出控制信号，压控振荡器基于控制信号和环路输出信号输出本频信号和分频信号。

在本申请可选的实施例中，上述跳频源电路还包括：环路分频器；压控振荡器、环路分频器和鉴相器依次连接；环路分频器用于对压控振荡器输出的分频信号进行分频处理，将分频处理后的分频信号输入鉴相器。

在本申请可选的实施例中，上述环路选择电路包括开关和多个环路滤波器；开关用于基于第一信号的输出频率切换环路滤波器为目标环路滤波器；目标环路滤波器用于对第一信号进行滤波处理，输出环路电压。

在本申请可选的实施例中，上述微控制器包括频率控制器和数模转换器；频率控制器、数模转换器和运算放大器依次连接，频率控制器和压控振荡器连接；频率控制器用于输出第二信号和控制信号，数模转换器用于将第二信号由数字信号转换为模拟信号。

在本申请可选的实施例中，上述环路电压和预置电压通过RC积分模块进行叠加处理，得到环路输出信号。

在本申请可选的实施例中，上述分频信号通过外部的输出滤波器进行滤波处理，滤波处理后的分频信号输入外部的电子设备中。

在本申请可选的实施例中，上述时钟信号为恒温晶振信号，恒温晶振信号的晶振频率为100MHz。

在本申请可选的实施例中，上述鉴相器为GM4704B型号的芯片，压控振荡器为SIV019SP4型号的芯片。

在本申请可选的实施例中，上述微控制器为GD32F303CGT6型号的单片机。

第二方面，本发明实施例还提供一种电子系统，包括：电子设备和上述的跳频源电路；电子设备与跳频源电路的压控振荡器连接，电子设备基于跳频源电路的压控振荡器输出的本频信号和/或分频信号运行。

本发明实施例带来了以下有益效果：

本发明实施例提供了一种跳频源电路和电子系统，通过环路选择电路切换不同的环路滤波器来实现宽频带、低相噪的调频源的设计目标，通过微控制器和运算放大器输出的预置电压实现频率快速切换的调频源的设计目标，可以有效缩短频率切换时间、改善杂散指标，提高系统的可靠性，电路设计简单易实现，有极好的经济效益和应用前景。

本公开的其他特征和优点将在随后的说明书中阐述，或者，部分特征和优点可以从说明书推知或毫无疑义地确定，或者通过实施本公开的上述技术即可得知。

为使本公开的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种跳频源电路的结构示意图；

图2为本发明实施例提供的另一种跳频源电路的结构示意图；

图3为本发明实施例提供的一种环路选择电路的示意图；

图4为本发明实施例提供的一种锁相环环路滤波器的相位噪声仿真结果的示意图；

图5为本发明实施例提供的一种锁相环锁定时间仿真结果的示意图；

图6为本发明实施例提供的一种电子系统的结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

目前，在电子系统中，时钟相当于系统的心脏，时钟信号的性能直接影响系统的性能及稳定性。随着电子技术的发展，对于时钟信号的性能要求越来越高，所以频率源在电子通信系统中的作用越来越重要。

频率源技术是现代射频领域里一项技术难度大却很先进的通讯技术。随着各种精密器件性能指标的不断优化，频率源的性能也急需提升。数字移动通信系统中，为了提高系统抗干扰能力，常用到扩频技术，其中包括直扩方式和跳频方式，在GSM系统中采用的是跳频方式。而跳频技术是使频率源从一个稳定的工作状态达到另一稳定工作状态的技术。

跳频源的技术难点主要表现在如何实现宽频带内的快速变频和在快速变频的同时如何保证信号的高质量。现有的跳频源技术包括PLL技术、DDS技术、PLL+DDS技术以及乒乓环交替输出技术等，均不同程度的存在一些不足，不管是DDS还是以DDS作为参考的锁相环都只能依靠在频率源中选择特定的频率点来规避杂散或者使用滤波器来虑除杂散。所以，在使用这些技术时，需要综合考虑频率源的指标需求，在满足设计需求的前提下，通过一些指标的牺牲来平衡其他指标的参数，以使得频率源的最终输出指标满足系统设计需求。

基于此，本发明实施例提供的一种跳频源电路和电子系统，具体提供了一种超宽带预置电压快速跳频源电路，可以有效缩短频率切换时间、改善杂散指标，提高系统的可靠性，电路设计简单易实现，有极好的经济效益和应用前景。

为便于对本实施例进行理解，首先对本发明实施例所公开的一种跳频源电路进行详细介绍。

实施例一：

本发明实施例提供了一种跳频源电路，参见图1所示的一种跳频源电路的结构示意图，该跳频源电路包括：鉴相器、压控振荡器、环路选择电路、微控制器和运算放大器；鉴相器、环路选择电路和压控振荡器依次连接，微控制器、运算放大器和压控振荡器依次连接，微控制器与压控振荡器连接；

鉴相器用于获取外部的时钟信号和压控振荡器输出的分频信号，基于时钟信号和分频信号输出第一信号；环路选择电路用于基于第一信号的输出频率对第一信号进行滤波处理，输出环路电压；微控制器用于输出第二信号；运算放大器用于对第二信号进行放大处理，输出预置电压；环路电压和预置电压进行叠加处理后的环路输出信号输入压控振荡器；微控制器还用于输出控制信号，压控振荡器基于控制信号和环路输出信号输出本频信号和分频信号。

鉴相器与VCO(压控振荡器)组成锁相环电路，时钟信号为锁相环电路提供参考信号。环路选择电路用于匹配不同输出频率。切换不同的滤波器。VCO为分频段输出，各频段推频系数差异较大，可以在不同频段采用的滤波器满足设备频率调节的需求。

预置电压与环路电压可以进行叠加处理，环路选择电路输出的环路电压与运算放大器输出的预置电压可以通过电路进行叠加处理微控制器输出的控制信号和第二信号分别用于锁相环电路的控制及预置电压电路中预置电压的实现，微控制器可以内置DAC(数模转换器)，本实施例中可以使用上述DAC实现预置电压的输出。通过跳频源电路的几部分电路配合即可实现0.5-16GHz的超宽带快速跳频源。

本发明实施例提供了一种跳频源电路，通过环路选择电路切换不同的环路滤波器来实现宽频带、低相噪的调频源的设计目标，通过微控制器和运算放大器输出的预置电压实现频率快速切换的调频源的设计目标，可以有效缩短频率切换时间、改善杂散指标，提高系统的可靠性，电路设计简单易实现，有极好的经济效益和应用前景。

实施例二：

本发明实施例提供了另一种跳频源电路，参见图2所示的另一种跳频源电路的结构示意图，该跳频源电路还包括：环路分频器；压控振荡器、环路分频器和鉴相器依次连接；环路分频器用于对压控振荡器输出的分频信号进行分频处理，将分频处理后的分频信号输入鉴相器。环路分频器可以对分频信号通过分频处理进行限制，分频处理后的分频信号满足鉴相器的输入频率要求，可以输入鉴相器。

具体地，本实施例的鉴相器为GM4704B型号的芯片，压控振荡器为SIV019SP4型号的芯片。微控制器为GD32F303CGT6型号的单片机。

为了综合考虑成本和性能，鉴相器选用低杂散、低相噪锁相环芯片GM4704B，可以实现0.2-10GHz小数、整数分频。该小数频率合成器具有24bit固定小数分母，在10GHz时能够达到亚Hz步长精度的频率。GM4704B的最高鉴相频率有115MHz，可获得极低的带内相位噪声性能，归一化相位噪声值为-233dBc/Hz。

VCO采用SIV019SP4芯片，其是集成分频器功能的多段式的宽带VCO，无间隙的覆盖0.5-16GHz的输出频率。具有独立的/2、/4、/8、/16可编程分频输出端口，与宽带的鉴相器组合可实现超宽带的锁相环输出。

微处理器控制电路选用单片机GD32F303CGT6，此微控制器最高系统时钟为120MHz，内置12bitDAC，DAC控制时钟为APB1时钟最高60MHz，控制DAC输出时间为0.2us，DAC的输出设定时间最长为1us，满足预置电压电路中高速DAC的需求。本发明选用的控制器，其体积小、自带时钟参考、内置DAC，可大大简化电路设计。

微处理器的控制电路可以选用单片机GD32F303CGT6，此微控制器最高系统时钟为120MHz，内置12bitDAC，DAC的控制时钟为APB1时钟最高60MHz，控制DAC输出时间为0.2us，DAC的输出设定时间最长为1us，可以满足预置电压电路中高速DAC的需求。

(1)锁相变频设计：

具体地，本实施例中的时钟信号为恒温晶振信号，恒温晶振信号的晶振频率为100MHz，相位噪声达到-155dBc/Hz@1kHz。该恒温晶振信号具有低相噪、高温稳定度的特点。并且，锁相环选用的是不带VCO的鉴相器，电路设计简单。

锁相环可以为外置VCO的锁相环，使用低噪声、宽频带多频段VCO作为VCO，工作模式为小数分频模式。鉴相器的电荷泵输出后与环路选择电路中的低通滤波器(即环路滤波器)相连，从而将参考信号转化为平均电压输出，此平均电压一般是通过低通滤波器的电容进行电荷积累产生，并且低通滤波器同时对噪声及鉴相输出的纹波等干扰进行抑制。因此，鉴相器通过电荷泵电路来控制VCO的调谐端来实现频率变换。

本实施例中由于VCO为宽带分频段的VCO推频系数差异较大，采用不同环路低通滤波器来适应不同的推频系数；VCO其调谐电压最高为5V，本实施例中可以按照无源的环路滤波设计，后级连接电压预置电路，其可实现电压调压完成设计需求。

(2)环路选择电路及预置电压电路：

参见图3所示的一种环路选择电路的示意图，本实施例的环路选择电路包括开关和多个环路滤波器(图3中为3个)；开关用于基于第一信号的输出频率切换环路滤波器为目标环路滤波器；目标环路滤波器用于对第一信号进行滤波处理，输出环路电压。

环路选择电路包括切换开关和环路滤波器，环路滤波器为低通滤波器，VCO不同频段推频系数差异较大，同一个环路低通滤波器无法满足不同推频系数，所以需使用高速开关切换不同的环路滤波器，预置电压电路选用低噪声运放搭建电压加法器来实现，电路设计简单。

由于VCO不同频段推频系数差异较大，同一个环路低通滤波器无法保证所有频段的锁定。VCO的推频系数从20MHz/V到60MHz/V不等，本实施例可以选用20MHz/V、40MHz/V、60MHz/V分别仿真低通环路滤波器来适应VCO的需求。不同的环路低通滤波器通过高速开关进行切换，高速开关切换速度在ns级别，对于锁相环跳频时间影响不大，以此来保证锁相环的快速锁定。

如图3所示，本实施例中的环路电压和预置电压通过RC积分模块进行叠加处理，得到环路输出信号。为实现跳频源的快速跳频，本实施例可以在环路滤波器中添加预置电压叠加电路用于环路滤波器积分的平均电压与预置电压的叠加，以减小VCO跳频时环路震荡的时间。

预置电压电路选用低噪声的运算放大器实现，改变负反馈的电阻可更改叠加电路电压放大倍数，以此实现预置电压叠加的功能的同时实现有源环路放大的功能，为减小有源环路对VCO的噪声影响，在VCO输入端添加一级电容(C)、电阻(R)的积分降噪。

如图2所示，微控制器包括频率控制器和数模转换器；频率控制器、数模转换器和运算放大器依次连接，频率控制器和压控振荡器连接；频率控制器用于输出第二信号和控制信号，数模转换器用于将第二信号由数字信号转换为模拟信号。

如图3所示，为减少跳频时间，加快锁定速度，本实施例可以使用预置电压叠加电路完成预置电压与环路电压的叠加处理，预置电压使用DAC来实现，电压预置叠加电路使用高速低噪声运放实现。

预置电压叠加电路用于预置电压与环路电压的叠加处理，环路滤波器的环路电压与DAC的预置电压通过电路叠加，以此来减少跳频中不同频VCO调谐电压的压差，加快锁定速度。

微处理器控制电路可以实现锁相环的频率切换控制，同时采用微控制器内置DAC实现预置电压的输出。微处理器控制电路通过内部DAC输出预置电压，叠加到锁相环电路的环路滤波器电路上，将VCO的调谐电压直接叠加到实际调谐电压的附近，可有效减小环路电压的震荡范围，实现锁相环的频率快速切换。

如图2所示，分频信号通过外部的输出滤波器进行滤波处理，滤波处理后的分频信号输入外部的电子设备中。电子设备可以根据本频信号或滤波后的分频信号运行。其中，本频信号可以理解为未进行分频的信号。

(3)锁相环参数分析：

在锁相环中，不同的输出频率、不同环路带宽以及电荷泵的电流大小都影响着最终输出信号的相位噪声及杂散水平。本实施例中结合参考信号，可以将鉴相器设置为50MHz，采用小数模式，电荷泵电流设置为中间值，环路带宽设置为100kHz，环路带宽过宽则无法有效抑制输出信号近端杂散，环路过窄则无法适应较宽输出信号频率的锁定要求。

参见图4所示的一种锁相环环路滤波器的相位噪声仿真结果的示意图。通过仿真结果可知锁相环在输出频率上(1.6GHz)，相位噪声在-110dBc以下，可以满足绝大部分射频系统的相噪需求。

参见图5所示的一种锁相环锁定时间仿真结果的示意图。频率源的锁定时间与环路带宽以及调谐电压的震荡范围有关，仿真中选用的环路带宽为100kHz，仿真的锁定时间为80us左右。

环路滤波器的环路电压与DAC的预置电压通过预置电压电路叠加，以此来减少跳频中不同频VCO调谐电压的压差，加快锁定速度到10-20us。

本实施例产生的超宽频带、低杂散、低相噪的频率信号，特别适用于雷达通信、无线通信、微波测试设备和频谱监测等系统。通常宽频带频率源往往锁定时间较长，采用该频率源后可大大缩短锁定时间，且电路简单，有极好的经济效益和应用前景。

本发明实施例提供的一种跳频源电路，通过不同环路与多频段宽带VCO的配合，可有效的拓宽锁相环的输出频带，改善相位噪声；通过电压预置电路有效的减少跳频时间，有极好的经济效益和应用前景，特别适用于需要宽频带、小频率步进、高跳频速度的军用雷达、无线通信和电子侦测以及电子对抗等通信系统。

本发明实施例提供的环路选择电路可拓宽输出信号的频段，同时可有效的改善不同频段的输出信号的相位噪声。本发明实施例使用高速低噪声运放实现预置电压叠加电路，可有效减少频率变化时调谐电压的震荡过程，有效减少锁定时间。

本发明实施例使用内置DAC的微处理器，可大大简化电路设计。本发明实施例的参考信号采用高稳定度的恒温晶振，输出频率为100MHz，相位噪声达到-155dBc/Hz@1kHz。锁相环采用的低杂散、低相噪锁相环芯片，鉴相频率设置为50MHz的情况下，仿真L频段输出相位噪声可达到-95dBc/Hz@1kHz、-100dBc/Hz@10kHz、-110dBc/Hz@100kHz，本发明实施例中的环路选择以及预置电压电路均为有源电路，所以锁相环输出的相位噪声可满足使用设备的相位噪声的需求。

实施例三：

本发明实施例提供了一种电子系统，参见图6所示的一种电子系统的结构示意图，该电子系统包括：电子设备和跳频源电路；电子设备与跳频源电路的压控振荡器连接，电子设备基于跳频源电路的压控振荡器输出的本频信号和/或分频信号运行。

本发明实施例提供的电子系统，与上述实施例提供的跳频源电路具有相同的技术特征，所以也能解决相同的技术问题，达到相同的技术效果。

本发明实施例所提供的一种跳频源电路和电子系统的计算机程序产品，包括存储了程序代码的计算机可读存储介质，程序代码包括的指令可用于执行前面实施例中的内容具体实现可参见上述实施例，在此不再赘述。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统和装置的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

另外，在本发明实施例的描述中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

上述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例的方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

最后应说明的是：以上实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。