应用于低抖动亚采样锁相环的C类压控振荡器

技术领域

本发明涉及集成电路技术领域，尤其涉及一种应用于低抖动亚采样锁相环的C类压控振荡器。

背景技术

随着通信技术的不断发展与进步，在无线通信、有线通信、高速数据转换等高性能系统和应用中，需要高效合成低抖动的参考频率和时钟。锁相环(Phase-Locked Loop PLL)作为能够产生高精度时钟信号的集成电路元件，在集成电路领域有着广泛的应用，其中亚采样锁相环由于采用亚采样鉴相器并通过去除分频器结构，获得了更高的环路增益以及更低的功耗，表现为更优的功耗与抖动之间的折中关系，成为目前锁相环研究领域的新前沿。

压控振荡器(Voltage-Controlled Oscillator VCO)作为锁相环中的核心模块，主要功能是为锁相环提供参考时钟倍频后的输出振荡信号，可以说，压控振荡器的性能直接决定了锁相环的总体性能；其中，压控振荡器的功耗通常占据锁相环的80％，决定了整体芯片的功耗量级，并且其相位噪声经过锁相环路后作为整体电路的主要噪声贡献，越低的压控振荡器相位噪声直接导致更低的时钟抖动，且对于亚采样锁相环来说，由于其高环路增益，往往需要搭配更低的压控振荡器相位噪声才能更加凸显抑制效果。

因此，为了获得低功耗低抖动的锁相环，设计一种有着更低功耗与更低相位噪声的压控振荡器是必不可少的。

发明内容

本发明所要解决的技术问题在于，提供一种低功耗、低相位噪声、大输出摆幅、宽调谐范围的应用于低抖动亚采样锁相环的C类压控振荡器。

为了解决上述技术问题，本发明提供了一种应用于低抖动亚采样锁相环的C类压控振荡器，包括电源电路、储能电路、PMOS偏置电路、NMOS偏置电路、第一RC网络、第二RC网络、互补PMOS电路、互补NMOS电路、开关电容阵列及差分振荡槽；所述电源电路与所述互补NMOS电路连接，用于提供工作电流；所述储能电路与所述互补NMOS电路连接，用于使所述互补NMOS电路的源极节点的电压恒定；所述互补NMOS电路分别与所述NMOS偏置电路、第一RC网络及差分振荡槽连接，所述NMOS偏置电路用于向所述互补NMOS电路提供共模偏置电平，所述第一RC网络用于向所述互补NMOS电路提供差模偏置电平,所述互补NMOS电路用于将电流脉冲传递到所述差分振荡槽；所述互补PMOS电路分别与所述PMOS偏置电路、第二RC网络及差分振荡槽连接，所述PMOS偏置电路用于向所述互补PMOS电路提供共模偏置电平，所述第二RC网络用于向所述互补PMOS电路提供差模偏置电平，所述互补PMOS电路用于将电流脉冲传递到所述差分振荡槽；所述开关电容阵列与所述差分振荡槽连接，所述开关电容阵列用于调节接入所述差分振荡槽的电容以控制所述差分振荡槽的输出信号。

作为上述方案的改进，所述互补NMOS电路的栅极节点分别与所述所述NMOS偏置电路及第一RC网络连接，所述互补NMOS电路的漏极节点分别与所述差分振荡槽及互补PMOS电路的漏极节点连接；所述互补PMOS电路的栅极节点分别与所述所述PMOS偏置电路及第二RC网络连接，所述互补PMOS电路的漏极节点与所述差分振荡槽连接。

作为上述方案的改进，所述NMOS偏置电路向所述互补NMOS电路提供的共模偏置电平低于所述差分振荡槽的共模电压；所述PMOS偏置电路向所述互补PMOS电路提供的共模偏置电平高于所述差分振荡槽的共模电压。

作为上述方案的改进，所述差分振荡槽两端的零峰值差分电压摆动小于或等于所述互补NMOS电路及互补PMOS电路的电压阈值。

作为上述方案的改进，当所述互补NMOS电路中NMOS管的栅极电压等于所述所述互补NMOS电路中NMOS管的阈值电压时，所述NMOS管导通。

作为上述方案的改进，在稳态条件下，所述差分振荡槽的两端输出恒定的正弦波。

作为上述方案的改进，在稳态条件下，所述互补NMOS电路的电流导通角及电流脉冲形状与互补PMOS电路的电流导通角及电流脉冲形状相同。

作为上述方案的改进，所述互补NMOS电路的输出电压、电流导通角及电流脉冲形状与所述互补NMOS电路中NMOS管的宽度与长度之比相关；所述互补PMOS电路的输出电压、电流导通角及电流脉冲形状与所述互补PMOS电路中PMOS管的宽度与长度之比相关。

作为上述方案的改进，接入所述差分振荡槽的电容值与所述差分振荡槽的输出信号的振荡频率成反比。

作为上述方案的改进，所述储能电路设于所述互补NMOS电路的源极节点及接地节点之间，以使所述互补NMOS电路的源极节点的电压恒定

针对低抖动亚采样锁相环中压控振荡器的相位噪声、输出摆幅、调谐范围、功耗等各性能参数之间存在的折中关系，本发明设计了一种带推挽偏置的C类压控振荡器，实施本发明，具有如下有益效果：

本发明采用C类结构，通过尾端大负载电容对电流导通角进行调制，在相同功耗下提供更低的相位噪声性能；

本发明通过推挽结构使得互补NMOS电路及互补PMOS电路的偏置电压实现自适应调整，提供更大的输出摆幅；

本发明采用开关电容阵列获得更宽的调谐范围，应用于亚采样锁相环可有效提高输出时钟的精度、摆幅以及输出频率范围。

附图说明

图1是本发明应用于低抖动亚采样锁相环的C类压控振荡器的实施例结构示意图；

图2是本发明中互补PMOS电路的节点电压和节点电流的波形图；

图3是本发明中开关电容阵列的实施例结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述。

参见图1，图1显示了本发明应用于低抖动亚采样锁相环的C类压控振荡器的具体结构，其包括电源电路1、储能电路2、PMOS偏置电路3、NMOS偏置电路4、第一RC网络5、第二RC网络6、互补PMOS电路7、互补NMOS电路8、开关电容阵列9及差分振荡槽10，具体地：

电源电路1与互补NMOS电路8连接，用于提供工作电流；

储能电路2与互补NMOS电路8连接，用于使互补NMOS电路8的源极节点的电压恒定；

互补NMOS电路8分别与NMOS偏置电路4、第一RC网络5及差分振荡槽10连接，NMOS偏置电路4用于向互补NMOS电路8提供共模偏置电平，第一RC网络5用于向互补NMOS电路8提供差模偏置电平,互补NMOS电路8用于将电流脉冲传递到差分振荡槽10；

互补PMOS电路7分别与PMOS偏置电路3、第二RC网络6及差分振荡槽10连接，PMOS偏置电路3用于向互补PMOS电路7提供共模偏置电平，第二RC网络6用于向互补PMOS电路7提供差模偏置电平，互补PMOS电路7用于将电流脉冲传递到差分振荡槽10；

开关电容阵列9与差分振荡槽10连接，开关电容阵列9用于调节接入差分振荡槽10的电容以控制差分振荡槽10的输出信号。

由上可知，本发明C类压控振荡器采用C类结构，通过在现有的LC压控振荡器基础上加入RC网络(即第一RC网络5及第二RC网络6)，为充当负阻作用的互补MOS管对(即互补NMOS电路8及互补PMOS电路7)提供差模偏置电平。

相应地，互补NMOS电路8的栅极节点分别与NMOS偏置电路4及第一RC网络5连接，互补NMOS电路8的漏极节点分别与差分振荡槽10及互补PMOS电路7的漏极节点连接；互补PMOS电路7的栅极节点分别与PMOS偏置电路3及第二RC网络6连接，互补PMOS电路7的漏极节点与差分振荡槽10连接。

在电路正常工作时，当互补NMOS电路8中NMOS管的栅极电压等于互补NMOS电路8中NMOS管的阈值电压，NMOS管导通；在整个振荡周期中，这种情况只占据一小部分时间，所以储能电流基本由脉宽较窄而峰值较高的电流脉冲组成。为了保持脉冲电流形状，NMOS管不进入三极管区域非常重要。因此，为了使输出摆幅达到最大值，需要引入隔直的RC网络以向互补MOS管对的栅极节点提供差模偏置电平。

因此，本发明的主要目的是为互补MOS管对(即互补NMOS电路8及互补PMOS电路7)提供一个随C类压控振荡器变化又相对恒定的偏置电压，即采用偏置电路部分(即PMOS偏置电路3、NMOS偏置电路4)产生的直流电平作为共模偏置电平；同时还需要一个随C类压控振荡器输出不断变化的差模偏置电平，由于直接采用导线连接时，互补MOS管对的栅极节点的电压摆幅直接等于C类压控振荡器的输出摆幅，差动范围过大，因此本发明采用RC网络(即第一RC网络5及第二RC网络6)来对C类压控振荡器输出进行滤波，减小摆幅后作为差模分量添加到偏置电路产生的共模电平上，二者作为一个整体来偏置互补MOS管对。

C类压控振荡器电路在工作时的电流变化情况如下：C类压控振荡器起振后，互补NMOS电路8将电流脉冲传递到差分振荡槽10，并使相同的脉冲流过交叉耦合的互补PMOS电路7。

如图2所示，线a表示NMOS管MN1的栅极节点电压，线b表示NMOS管MN2的栅极节点电压，线c表示NMOS管MN1的漏极节点电流，线d表示NMOS管MN2的漏极节点电流，线e表示NMOS管MN1、MN2的源极节点电压。在稳态条件下，差分振荡槽10两端(即互补NMOS电路8及互补PMOS电路7的栅极节点)的电压波形保持稳定，输出恒定的正弦波。此时，尾电流源(即互补NMOS电路8的源极节点)因为存在大负载电容C0，电流导通角与电流脉冲形状表现为窄而高的尖峰，从而提高了电流的利用效率，且相对的互补NMOS电路8和互补PMOS电路7具有完全相同的电流导通角和电流脉冲形状，即互补NMOS电路8的电流导通角及电流脉冲形状与互补PMOS电路7的电流导通角及电流脉冲形状相同。

下面分别对电源电路1、储能电路2、PMOS偏置电路3、NMOS偏置电路4、第一RC网络5、第二RC网络6、互补PMOS电路7、互补NMOS电路8、开关电容阵列9及差分振荡槽10作进一步的详细描述：

一、电源电路

本发明中采用NMOS管MN0作为电源电路，可为整个C类压控振荡器的主体电路提供工作电流。

二、储能电路

储能电路设于互补NMOS电路8的源极节点及接地节点之间，以使互补NMOS电路8的源极节点的电压恒定。其中，所述储能电路优选为储能电容C0。

因此，通过在互补NMOS电路8的源极节点与接地节点之间设置一个相对较大的储能电容C0，可使源极节点的电压几乎恒定。

三、PMOS偏置电路

PMOS偏置电路包括第三PMOS管MP3及第四PMOS管MP4，第三PMOS管MP3及第四PMOS管MP4组成的电流支路可提供高于差分振荡槽10共模电压的共模偏置电平。也就是说，PMOS偏置电路3向互补PMOS电路7提供的共模偏置电平高于差分振荡槽10的共模电压。

四、NMOS偏置电路

NMOS偏置电路包括第三NMOS管MN3及第四NMOS管MN4，第三NMOS管MN3及第四NMOS管MN4组成的电流支路可提供低于差分振荡槽10共模电压的共模偏置电平。也就是说，NMOS偏置电路4向互补NMOS电路8提供的共模偏置电平低于差分振荡槽10的共模电压。

例如，若C类压控振荡器的输出电平为0～1.2V，则中心电平为0.6V；此时NMOS偏置电路4的偏置应小于0.6V(如取0.5V)，从而保证NMOS偏置电路4向互补NMOS电路8提供的共模偏置电平低于差分振荡槽10的共模电压；而PMOS偏置电路3的偏置应大于0.6V(如取0.7V)，从而保证PMOS偏置电路3向互补PMOS电路7提供的共模偏置电平高于差分振荡槽10的共模电压。

五、第一RC网络

第一RC网络5包括第一电容C1、第二电容C2、第一电阻R1及第二电阻R2，所述第一电容C1、第二电容C2、第一电阻R1及第二电阻R2共同起到隔断直流、导通交流的作用，可使输出的直流分量被抑制，不再为互补NMOS电路8提供共模偏置电平。

六、第二RC网络

第二RC网络6包括第三电容C3、第四电容C4、第三电阻R3及第四电阻R4，所述第三电容C3、第四电容C4、第三电阻R3及第四电阻R4共同起到隔断直流、导通交流的作用，可使输出的直流分量被抑制，不再为互补PMOS电路7提供共模偏置电平。

七、互补PMOS电路

PMOS电路7包括第一PMOS管MP1及第二PMOS管MP2；其中，第一PMOS管MP1及第二PMOS管MP2为互补的PMOS对，可为差分振荡槽10提供负阻，从而维持振荡能够持续而不衰减，起到输出限幅的作用。

需要说明的是，互补PMOS电路7的输出电压、电流导通角及电流脉冲形状与互补PMOS电路7中PMOS管的宽度与长度之比相关。

八、互补NMOS电路

NMOS电路8包括第一NMOS管MN1及第二NMOS管MN2；其中，第一NMOS管MN1及第二NMOS管MN2为互补的NMOS对，同样可为差分振荡槽10提供负阻，从而维持振荡能够持续而不衰减，起到输出限幅的作用。

需要说明的是，互补NMOS电路8的输出电压、电流导通角及电流脉冲形状与互补NMOS电路8中NMOS管的宽度与长度之比相关。

九、开关电容阵列(Switch Capacitor Array，SCA)

如图3所示，由于在集成电路中难以调节电感的感值，C类压控振荡器频率的调谐可通过调节可变电容的容值与接入开关电容阵列的数量来实现的。为了加宽C类压控振荡器的调谐范围，输出更多不同的频率，本发明采用开关电容阵列来9进行调节。

十、差分振荡槽

电感L、第一压控电容Cv1及第二压控电容Cv2共同形成差分振荡槽10(即LC谐振槽)，其中，第一压控电容Cv1及第二压控电容Cv2作为可调电容，可有效控制C类压控振荡器谐振的时间常数，从而控制输出信号的振荡频率。

如图3所示，可通过给定不同的控制位对接入差分振荡槽10的电容值进行控制，从而改变谐振的时间常数；其中，接入差分振荡槽10的电容值与差分振荡槽10的输出信号的振荡频率成反比，即，接入电容越多，振荡频率越低。

更佳地，差分振荡槽10两端的零峰值差分电压摆动小于或等于互补NMOS电路8及互补PMOS电路7的电压阈值。

为了尽量减少相位噪声的影响，差分振荡槽10两端的零峰值差分电压摆动必须与互补CMOS对(即互补NMOS电路8及互补PMOS电路7)的电压阈值相当或低于其阈值。因此本发明采用了一种改进的推挽式结构为电路生成偏置电压，其优点在于可适应较大的电压摆动；通过引入附加的RC网络(第一RC网络5、第二RC网络6)，为CMOS对(即互补NMOS电路8及互补PMOS电路7)的栅极节点提供差模偏置电平，从而在互补CMOS对(即互补NMOS电路8及互补PMOS电路7)被推入三极管区域之前允许更大的振荡器输出摆幅。在NMOS偏置电路4及PMOS偏置电路3中，NMOS管及PMOS管均用作电平移位器，由输出电压的共模部分对偏置电压实现自适应调节，可以很好的保持较低的共模偏置电平下的振荡槽阻抗，从而获得一个更稳定的共模电压。

综上可知，针对低抖动亚采样锁相环中压控振荡器的相位噪声、输出摆幅、调谐范围、功耗等各性能参数之间存在的折中关系，本发明设计了一种带推挽偏置的C类压控振荡器；本发明可以在满足低功耗的条件下，比其他类别的振荡器提供更低的相位噪声；通过推挽结构使得互补NMOS电路及互补PMOS电路的偏置电压实现自适应调整，提供更大的输出摆幅；并采用开关电容阵列获得更宽的调谐范围，应用于亚采样锁相环可有效提高输出时钟的精度、摆幅以及输出频率范围。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。