路径延迟的测量方法、装置、电子装置和存储介质

技术领域

本申请涉及集成电路测试技术领域，特别是涉及路径延迟的测量方法、装置、电子装置和存储介质。

背景技术

在半导体芯片的生产过程中，需要通过数字测试机的数字测试系统对芯片进行测试。因此，数字测试系统需要保证较高的时间精度，该时间精度一般在200ps以下。数字测试系统具备时间参数校准系统，可以保证本身输出的时间精度达到要求，但是校准系统只能校准数字测试系统本身，无法对待测芯片所在的载板（Load Board）路径进行校准，且只能通过手动校准，导致校准花费时间长，效率低。

目前针对相关技术中通过数字测试机的校准系统进行测试路径校准，导致花费时间长、效率低的问题，尚未提出有效的解决方案。

发明内容

本申请实施例提供了一种路径延迟的测量方法、装置、电子装置和存储介质，以至少解决相关技术中通过数字测试机的校准系统进行测试路径校准，导致花费时间长、效率低的问题。

第一方面，本申请实施例提供了一种路径延迟的测量方法，包括：

获取数字测试通道的源端的波形数据，其中，所述数字测试通道用于对电子元件进行测试，所述波形数据是在所述数字测试通道的末端为开路的状态下得到的；

根据所述波形数据获取波形中的斜率上升的拐点，其中，所述波形由所述波形数据确定；

根据所述拐点对应的时间确定所述测试路径的延迟。

在其中一些实施例中，所述根据所述波形数据获取波形中的斜率上升的拐点包括：

根据所述波形数据获取所述波形的平台期；

在所述平台期对应的时间之后，获取所述波形中纵坐标开始增大时的点作为所述拐点。

在其中一些实施例中，根据所述波形数据获取所述波形的平台期包括：

对所述波形数据中的预设数量的数据进行求导，根据求导结果判断所述数据对应的波形是否为所述平台期。

在其中一些实施例中，所述在所述平台期对应的时间之后，获取所述波形中纵坐标开始增大时的点作为所述拐点包括：

获取所述平台期之后的波形数据的导数；

在所述导数在预设时间段内均大于预设阈值，且所述波形数据中的电平大于预设电平值的情况下，获取所述导数开始大于所述预设阈值时对应的点作为所述拐点。

在其中一些实施例中，所述获取数字测试通道的源端的波形数据包括：

根据预设的比较电平和比较边沿，获取相邻两次所述数字测试通道的测试系统状态的比较结果，根据所述比较结果获取跳变边沿，其中，所述测试系统状态包括通过和未通过，所述跳变边沿根据所述测试系统状态中的通过和未通过的边界确定；

在没有获取到跳变边沿的情况下，获取测试点位，并更新所述比较边沿；

在获取到所述跳变边沿的情况下，获取与所述跳变边沿对应的所有波形数据。

在其中一些实施例中，所述获取测试点位包括：

根据两个所述比较边沿，确定比较边沿范围；

根据所述比较边沿范围，通过二分法获取所述测试点位。

在其中一些实施例中，所述根据所述拐点对应的时间确定所述测试路径的延迟包括：

根据所述拐点对应的时间和所述波形的起点对应的时间计算时间差；

根据所述时间差的一半确定所述测试路径的延迟。

第二方面，本申请实施例提供了一种路径延迟的测量装置，包括数字测试系统和处理器：

所述处理器获取所述数字测试系统中数字测试通道的源端的波形数据，其中，所述数字测试通道用于对电子元件进行校正，所述波形数据是在所述数字测试通道的末端为开路的状态下得到的；

所述处理器根据所述波形数据获取波形中的斜率上升的拐点，其中，所述波形由所述波形数据确定；

所述处理器根据所述拐点对应的时间确定所述测试路径的延迟。

第三方面，本申请实施例提供了一种电子装置，包括存储器、处理器以及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如上述第一方面所述的路径延迟的测量方法。

第四方面，本申请实施例提供了一种存储介质，其上存储有计算机程序，该程序被处理器执行时实现如上述第一方面所述的路径延迟的测量方法。

相比于相关技术，本申请实施例提供的路径延迟的测量方法，通过获取数字测试通道的源端的波形数据，其中，数字测试通道用于对电子元件进行测试，波形数据是在数字测试通道的末端为开路的状态下得到的；根据波形数据获取波形中的斜率上升的拐点，其中，波形由波形数据确定；根据拐点对应的时间确定测试路径的延迟，解决了相关技术中通过数字测试机的校准系统进行测试路径校准，导致花费时间长、效率低的问题，提高了对测试路径进行校准的效率和精度。

本申请的一个或多个实施例的细节在以下附图和描述中提出，以使本申请的其他特征、目的和优点更加简明易懂。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1是根据本申请实施例的路径延迟的测量方法的流程图；

图2是根据本申请实施例的数字测试通道的示意图；

图3是根据本申请实施例的阻抗随线宽变化的示意图；

图4是根据本申请实施例的获取拐点的方法的流程图；

图5是根据本申请实施例的一种获取波形数据的方法的流程图；

图6是根据本申请实施例的波形扫描示意图；

图7是根据本申请实施例的源端波形和末端波形的对比示意图；

图8是根据本申请实施例的延迟计算的波形示意图；

图9为本申请实施例的路径延迟的测量方法的硬件结构框图；

图10是根据本申请实施例的路径延迟的测量装置的结构框图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行描述和说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。基于本申请提供的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，还可以理解的是，虽然这种开发过程中所作出的努力可能是复杂并且冗长的，然而对于与本申请公开的内容相关的本领域的普通技术人员而言，在本申请揭露的技术内容的基础上进行的一些设计，制造或者生产等变更只是常规的技术手段，不应当理解为本申请公开的内容不充分。

在本申请中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域普通技术人员显式地和隐式地理解的是，本申请所描述的实施例在不冲突的情况下，可以与其它实施例相结合。

除非另作定义，本申请所涉及的技术术语或者科学术语应当为本申请所属技术领域内具有一般技能的人士所理解的通常意义。本申请所涉及的“一”、“一个”、“一种”、“该”等类似词语并不表示数量限制，可表示单数或复数。本申请所涉及的术语“包括”、“包含”、“具有”以及它们任何变形，意图在于覆盖不排他的包含；例如包含了一系列步骤或模块（单元）的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可以还包括没有列出的步骤或单元，或可以还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。本申请所涉及的“连接”、“相连”、“耦接”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电气的连接，不管是直接的还是间接的。本申请所涉及的“多个”是指大于或者等于两个。“和/或”描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。本申请所涉及的术语“第一”、“第二”、“第三”等仅仅是区别类似的对象，不代表针对对象的特定排序。

本申请中的方法可以应用至数字测试系统中，数字测试系统具有多个数字测试通道，在测试产品板上，多个数字测试通道连接至不同的待测电子元件的引脚上，由于不同通道在测试产品板上路径不同，经过的元器件也不同，因此即使通道输出点满足时间精度要求，到待测电子元件的引脚上时，时间精度也会出现偏差。

本实施例提供了一种路径延迟的测量方法，图1是根据本申请实施例的路径延迟的测量方法的流程图，如图1所示，该方法包括如下步骤：

步骤S110，获取数字测试通道的源端的波形数据，其中，数字测试通道用于对电子元件进行测试，波形数据是在数字测试通道的末端为开路的状态下得到的。

其中，电子元件是电子电路中的基本元素，通常是个别封装，并具有两个或以上的引线或金属接点，本申请中的电子元件例如：放大器、无线电接收机、振荡器或者芯片等。

本实施例中，在对数字测试通道进行测试时，对数字测试通道的源端的波形数据进行记录，波形数据为包括时间和电平的数据，例如，可以用[T

进一步地，本实施例中，数字测试通道的测试路径的阻抗与源端的输出阻抗对应。例如，数字测试通道的源端输出阻抗为50欧姆，则测试路径的阻抗也是遵循50欧姆特征阻抗进行设计的。

步骤S120，根据波形数据获取波形中的斜率上升的拐点，其中，所述波形由波形数据确定。

本实施例中的波形数据为测试过程中获取到的不同时间下的电平数据，对于这些数据，以时间为横轴，电平为纵轴，将波形数据绘制在坐标系中形成波形。本实施例中的拐点表示波形中的点位的纵坐标值从低到高变化时斜率的突变点。

获取拐点的具体方式可以为根据波形数据将波形进行绘制，从而在波形中直接读取拐点，也可以不绘制波形，仅对波形数据进行数学计算，根据数学计算的结果获取拐点。

步骤S130，根据拐点对应的时间确定测试路径的延迟。

通常情况下，可以使用通过电平生成触发点的方法来获取测试路径的延迟。具体为，通过上升沿的电平进行触发测试，在获取到波形触发点之后，根据不同触发点之间的延迟来确定测试路径的延迟。其中，这些触发点在波形中显示为拐点。

本实施例中可以根据拐点对应的时间计算测试路径的延迟，具体原理如下。

图2是根据本申请实施例的数字测试通道的示意图，如图2所示，由于数字测试通道的源端输出阻抗为50欧姆，因此测试路径的阻抗也是遵循50欧姆的特征阻抗进行设计的。

在测试时，数字测试通道的驱动会先产生一个阶跃信号，由于路径阻抗基本稳定，不会发生反射，如果在待测的电子元件处开路，数字测试通道中会发生全反射。反射的波形与入射波形发生叠加，阶跃波形会发生特定变化，可以通过将源端的波形与末端波形进行比较得到测试路径的延迟。根据反射公式，有如下公式1：

在公式1中，

设待测的电子元件接口处测到的信号电平为

在公式2中，源端的输出阻抗、测试路径的阻抗和数字测试通道输出的阶跃信号的幅度都是确定的，因此可以得到入射信号电平

图3是根据本申请实施例的阻抗随线宽变化的示意图，如图3所示，横轴为时间Time，纵轴为阻抗Z，测试路径中不同位置的线宽不同，因此不同位置的阻抗也不同。由于不同位置的阻抗变化引起的反射在

通过上述步骤S110至步骤S130，本实施例基于对测试路径进行阻抗设计，从而可以根据源端的波形数据获取到测试路径的延迟，整个测量过程可以由程序实现，而相关技术中通过数字测试机的校准系统进行测试路径校准，需要手动进行调试，导致测试过程花费时间长、效率低，进一步地，由于手动调试的精度不稳定，因此手动调试还会影响产品测试的稳定性，因此，本实施例中的方法解决了手动调试导致效率低和稳定性低的问题，提高了对测试路径进行校准的效率和精度。

进一步地，本实施例中的方法，对于不同的波形，可以对波形进行自动化分析，提高延迟测量的稳定性，还可以实现硬件并行处理，提高延迟测量的效率，而且由于无需外接仪器，降低了延迟测量的成本。

在其中一些实施例中，图4是根据本申请实施例的获取拐点的方法的流程图，如图4所示，该方法包括如下步骤：

步骤S410，根据波形数据获取波形的平台期。

其中，平台期为波形中的点位的纵坐标值在预设时间内保持不变或者在预设范围内波动，且所述预设时间和所述预设范围均可以根据需求自定义设置。所以，在得到波形数据之后，可以对波形数据进行分析，从而获得波形中的平台期。

步骤S420，在平台期对应的时间之后，获取波形中纵坐标开始增大时的点作为拐点。

其中，本实施例中的纵坐标值增大具体指纵坐标的值在预设的时间段内明显、稳定增大，即纵坐标处于稳定上升期。

通过上述步骤S410和步骤S420，本实施例中波形中的拐点表示为波形从平台期到稳定上升期的突变点，通过波形数据中纵坐标的变化获取确定拐点，可以提高对拐点的计算精度。

在其中一些实施例中，根据波形数据获取波形的平台期包括：对波形数据中的预设数量的数据进行求导，根据求导结果判断数据对应的波形是否为平台期。由于导数可以表征数据的变化情况，因此本实施例中通过对波形数据进行求导来判断波形中的平台期，求导计算如公式3所示：

在公式3中，[T

在求导之后，可以根据求导结果判断用于求导计算的点位所对应的波形是否为平台期，具体为，通过计算波形中多个点位处的导数，如果多个点位处的导数均在预设的时间段内小于预设变化阈值，则判定由该多个点位确定的波形为平台期，否则重新选取点位进行导数计算，直到获取到平台期，例如，在获取到连续3个导数为0的情况下，由于导数的计算结果为0表示参与计算的点位的纵坐标基本不变，因此可以判断参与求导计算的点位对应的波形为平台期。在导数的计算结果不为0，或者没有在一段时间内持续为0，可以重新选取预设数量的点位进行求导计算，直到根据波形数据获取到波形的平台期为止。

本实施例中，通过求导计算获取波形的平台期，可以提高对平台期进行判断的准确度。

在其中一些实施例中，还可以通过求导计算获取波形中的拐点，具体为，在获取到波形中的平台期之后，再次获取平台期之后的波形数据，对该波形数据进行求导计算，然后根据导数获取拐点。因为导数可以表征数据变化的情况，所以可以将波形数据的导数与预设阈值进行对比，进而判断波形变化。由于导数大于0表示纵坐标值在增大，因此本实施例中预设阈值优选为0，当导数在预设时间段内均大于0的情况下，获取导数开始大于0对应的点作为拐点，进一步地，本实施例中还要求波形数据中的电平大于预设电平值，即进行求导计算的各点位对应的纵坐标值需要大于预设电平值，本实施例中的预设电平值可以为源端波形最大电平值的一半。由于在正式的波形之前，测试路径的全反射对源端的影响使得源端波形只会产生一次平台期，因此，平台期之后的拐点即可用于计算测试路径的延迟。本实施例中的预设时间段可以根据工程师的需求进行设置和调整，且应避免预设时间段过短，导致计算结果受噪声影响，误差较大。

本实施例中充分利用了导数的特性，根据导数的变化判断波形的变化情况，从而将导数从平台期变化至大于预设阈值的点位作为拐点，提高拐点的计算精度。本实施例中的方法可以在现场可编程逻辑门阵列（Field Programmable Gate Array，简称为FPGA）内部进行计算，在获取采集的数据同时，对数据进行处理，实现所有通道同时进行校准，大大提高了校准效率。

在其中一些实施例中，图5是根据本申请实施例的一种获取波形数据的方法的流程图，如图5所示，该方法包括如下步骤：

步骤S510，根据预设的比较电平和比较边沿，获取相邻两次数字测试通道的测试系统状态的比较结果，根据比较结果获取跳变边沿，其中，测试系统状态包括通过和未通过，跳变边沿根据测试系统状态中的通过和未通过的边界确定。

在对测试通道的波形进行扫描时，需要预设扫描所需的比较电平范围和比较边沿范围，例如，预设的比较电平范围可以设置为0~3V，预设的比较边沿范围可以设置为0~20ns，然后可以根据预设的比较电平范围和比较边沿范围确定测试时的比较电平和比较边沿，可选地，初始测试时的比较电平可以为0V，比较边沿可以为0ns，另外，为了加快扫描速度，也可以设置比较电平为0.5V，比较边沿为5ns，即不从零点开始，在初始测试时的比较电平和比较边沿之后，可以根据预设步长得到下一步扫描的比较电平和比较边沿。

在设置好比较电平和比较边沿之后，可以控制测试通道输出阶跃波形，然后开始测试。进一步地，本实施例中可以通过数字测试系统直接得到包括通过和未通过在内的测试系统状态，其中，通过是指在当前的比较电平和比较边沿下，待测的电子元件符合要求，相应的，未通过是指在当前的比较电平和比较边沿下，待测的电子元件不符合要求。

在得到两次测试系统状态之后，通过比较器对两个测试系统状态进行比较，其中，比较器用于对两个或多个数据项进行比较，以确定它们是否相等，或者确定它们之间的大小关系。

本实施例中，获取跳变边沿的过程为，在确定初始的测试系统状态之后，获取下一个比较边沿的系统测试状态，然后对两个系统测试状态进行对比，直到数值相邻的两个比较边沿对应的系统测试状态分别为通过和未通过，则可以确定跳变边沿，本申请中的跳变边沿对应一个跳变电平。其中，数值相邻的两个比较边沿的确定方法为，预设一个边沿比较阈值，在两个比较边沿的差值小于或者等于该边沿比较阈值的情况下，认为这两个比较边沿是数值相邻的两个比较边沿。例如，边沿比较阈值为1ns，则4ns和5ns为数值相邻的两个比较边沿，在4ns和5ns对应的系统测试状态分别通过和未通过时，可以确定跳变边沿为4ns或者5ns，若4ns和6ns对应的系统测试状态分别通过和未通过时，需要再次获取5ns对应的系统测试状态，然后进行判断。

步骤S520，在没有获取到跳变边沿的情况下，获取测试点位，并更新比较边沿。

图6是根据本申请实施例的波形扫描示意图，如图6所示，横轴为时间（Time），即比较边沿，纵轴为电平，图中曲线右下方的区域表示各个点位对应的测试系统状态为通过，记为pass状态，左上方的区域表示点位对应的测试系统状态为未通过，记为fail状态，本实施例中的跳变边沿是指测试系统中fail状态和pass状态的边界处，即图中的曲线。

在没有获取到跳变边沿的情况下，需要重新获取进行测试的点位，并且相应地，对预设的比较边沿进行更新，然后在同一比较电平下再次进行测试，其中对预设的比较边沿进行更新具体为在预设的比较边沿范围内重新选取比较边沿。例如，将初始的比较边沿0ns更新为5ns，再次进行测试。

步骤S530，在获取到跳变边沿的情况下，获取跳变边沿对应的所有波形数据。

具体地，在与跳变边沿相同的比较边沿下，根据其他比较电平与跳变电平的位置关系，获取跳变边沿对应的所有波形数据。假设跳变边沿为2ns，则在获取到跳变边沿的情况下，可以直接获取到边沿位置为2ns的所有电平的波形数据，例如，在获取到图6中点A为跳变边沿的情况下，可以确定，在点A的上方，跳变边沿为2ns的其他电平使得测试系统的状态均为fail，在点A的下方，跳变边沿为2ns的其他电平使得测试系统的状态均为pass。

进一步地，在跳变边沿下获取到其他点位的扫描结果之后，如果电平扫描没有结束，则需要对电平增加一个步长，例如，在步长为50mV的情况下，可以将初始的比较电平0更新为50mV，并将初始的比较边沿0更新为跳变边沿2ns，继续通过比较器获取测试系统的反馈结果，直到电平扫描结束，对扫描数据进行记录和存储。

通过上述步骤S510至步骤S530，基于比较电平范围和比较边沿范围的变化，根据是否获取到跳变边沿获取测试结果，可以大大减少测试时间，具体说明如下。

数字测试通道具备驱动和比较的功能，测试通道输出阶跃波形后，在源端通过比较电平进行测试，在相关技术中，需要对每个比较电平步长，比较边沿步长进行扫描测试，假设电平起始0V，最大2V，步长50mV，边沿起始0ns，最大20ns，步长20ps，那么需要扫描2V/50mV*20ns/20ps=40000次，如果每次扫描消耗1ms，则对一个通道进行测试需要花费40s，效率较低。本实施例中对波形的扫描方法进行优化，由于信号的波形连续，因此可以根据上一次的跳变边沿对下一次需要测试的点位进行优化选择，不需要对所有的点位进行测试，进而节省了扫描时间，提高了扫描效率。

在其中一些实施例中，获取测试点位的方法包括：根据两个比较边沿，确定比较边沿范围，根据比较边沿范围，通过二分法获取测试点位。例如，10ns和22ns均为已测试的两个比较边沿，在将10~22ns作为比较边沿范围的情况下，可以通过二分法将16ns作为新的测试电位进行测试。进一步地，在16ns依然不是跳变边沿的情况下，根据10ns、16ns和22ns对应的测试系统的状态确定下一个比较边沿范围，例如，10ns对应的状态是fail，16ns对应的状态是pass，则跳变边沿位于10~16ns的范围内，再次根据二分法选择13ns进行测试。通过本实施例中的方法，根据二分法计算测试电位，每个电平上边沿扫描的次数可以从1000次减少到10次左右，整个扫描的次数可以优化到400次左右，在节省时间、提高效率的同时也可以获得较为完整的每个通道波形。

在其中一些实施例中，根据拐点对应的时间确定测试路径的延迟包括：根据拐点对应的时间和波形的起点对应的时间计算时间差，根据时间差的一半确定测试路径的延迟。本实施例中，源端波形的变化是由于测试通道的全反射生成的，因此源端波形的拐点对应的是两倍的路径延迟。在得到拐点对应的时间之后，通过与波形起点的时间进行差值计算，得到时间差，则时间差的一半为路径延迟，可选地，在波形起点对应的时间为0的情况下，可以直接将拐点对应的时间除以2，得到最后测试路径的延迟，方便快捷。在相关技术中，使用电平触发方法来获取测试路径的延迟，测试精度依赖于触发点精度，因此会受到比较波形抖动、衰减，驱动波形的精度等波形质量问题的影响，还会受到触发电平本身的精度等因素的影响，结果较差。而本实施例中通过同一波形的拐点和起点之间的时间差来计算延迟，可以避免其他因素的影响，提高计算精度。

以下为根据本申请实施例进行仿真的结果。

图7是根据本申请实施例的源端波形和末端波形的对比示意图，如图7所示，输入阶跃激励高电平为3.3V，上升沿为1ns，图中实线为源端波形，虚线为末端波形。末端波形的起始点P在1.8ns附近，末端波形反射到源端后，导致源端波形发生的变化约在点Q附近，对应的时间为3.6ns，因此可以在源端测试受到反射影响的点来计算测试路径的延迟。

进一步地，图8是根据本申请实施例的延迟计算的波形示意图，如图8所示，图中实线为源端波形，虚线为末端波形。在实际的测试过程中，源端波形上升沿较慢，导致反射波形会使源端上升沿发生平台期，而且在正式的波形之前，测试路径的全反射对源端的影响使得源端波形只会产生一次平台期。从图8中可以得到，实线波形与虚线波形的延迟可以由实线波形的起始点M到虚线波形的起始点K之间的时间差得到，约为3.341ns，而点M到实线波形平缓后的拐点N之间的延迟大约为6.773ns。因此可以看出点M和点N之间的延迟时间大约是源端波形与末端波形延迟的两倍，进而可以得出源端到末端的延迟大约是6.773ns/2≈3.386ns，与实际的路径延时相近。

需要说明的是，在上述流程中或者附图的流程图中示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

本申请提供的方法实施例可以在终端、计算机或者类似的运算装置中执行。以运行在终端上为例，图9为本申请实施例的路径延迟的测量方法的硬件结构框图。如图9所示，终端90可以包括一个或多个（图9中仅示出一个）处理器902（处理器902可以包括但不限于微处理器MCU或可编程逻辑器件FPGA等的处理装置）和用于存储数据的存储器904，可选地，上述终端还可以包括用于通信功能的传输设备906以及输入输出设备908。本领域普通技术人员可以理解，图9所示的结构仅为示意，其并不对上述终端的结构造成限定。例如，终端90还可包括比图9中所示更多或者更少的组件，或者具有与图9所示不同的配置。

存储器904可用于存储计算机程序，例如，应用软件的软件程序以及模块，如本申请实施例中的路径延迟的测量方法对应的计算机程序，处理器902通过运行存储在存储器904内的计算机程序，从而执行各种功能应用以及数据处理，即实现上述的方法。存储器904可包括高速随机存储器，还可包括非易失性存储器，如一个或者多个磁性存储装置、闪存、或者其他非易失性固态存储器。在一些实例中，存储器904可进一步包括相对于处理器902远程设置的存储器，这些远程存储器可以通过网络连接至终端90。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

传输设备906用于经由一个网络接收或者发送数据。上述的网络具体实例可包括终端90的通信供应商提供的无线网络。在一个实例中，传输设备906包括一个网络适配器（Network Interface Controller，简称为NIC），其可通过基站与其他网络设备相连从而可与互联网进行通讯。在一个实例中，传输设备906可以为射频（Radio Frequency，简称为RF）模块，其用于通过无线方式与互联网进行通讯。

本实施例还提供了一种路径延迟的测量装置，该装置用于实现上述实施例及优选实施方式，已经进行过说明的不再赘述。如以下所使用的，术语“模块”、“单元”、“子单元”等可以实现预定功能的软件和/或硬件的组合。尽管以下实施例所描述的装置较佳地以软件来实现，但是硬件，或者软件和硬件的组合的实现也是可能并被构想的。

图10是根据本申请实施例的路径延迟的测量装置的结构框图，如图10所示，该装置包括数字测试系统1002和处理器1004：处理器1004获取数字测试系统1002中数字测试通道的源端的波形数据，其中，数字测试通道用于对电子元件进行校正，波形数据是在数字测试通道的末端为开路的状态下得到的，数字测试通道的测试路径的阻抗根据源端的输出阻抗确定；处理器1004根据波形数据获取波形中的斜率上升的拐点，其中，波形由波形数据确定；处理器1004根据拐点对应的时间确定测试路径的延迟。

本实施例中基于对数字测试系统1002中测试路径进行阻抗设计，从而可以通过处理器1004根据源端的波形数据获取到测试路径的延迟，整个测量过程可以由程序实现，而相关技术中通过数字测试机的校准系统进行测试路径校准，需要手动进行调试，导致测试过程花费时间长、效率低，进一步地，由于手动调试的精度不稳定，因此手动调试还会影响产品测试的稳定性，因此，本实施例中的方法解决了手动调试导致效率低和稳定性低的问题，提高了对测试路径进行校准的效率和精度。还可以解决数字测试系统1004的时间校准无法保证产品载板（Load Board）电子元件获得波形的时间精度的问题。

进一步地，本实施例中的装置，对于不同的波形，处理器可以对波形进行自动化分析，提高延迟测量的稳定性，还可以实现硬件并行处理，提高延迟测量的效率，而且由于无需外接仪器，降低了延迟测量的成本。

需要说明的是，上述各个模块可以是功能模块也可以是程序模块，既可以通过软件来实现，也可以通过硬件来实现。对于通过硬件来实现的模块而言，上述各个模块可以位于同一处理器中；或者上述各个模块还可以按照任意组合的形式分别位于不同的处理器中。

本实施例还提供了一种电子装置，包括存储器和处理器，该存储器中存储有计算机程序，该处理器被设置为运行计算机程序以执行上述任一项方法实施例中的步骤。

可选地，上述电子装置还可以包括传输设备以及输入输出设备，其中，该传输设备和上述处理器连接，该输入输出设备和上述处理器连接。

可选地，在本实施例中，上述处理器可以被设置为通过计算机程序执行以下步骤：

S1，获取数字测试通道的源端的波形数据，其中，数字测试通道用于对电子元件进行测试，波形数据是在数字测试通道的末端为开路的状态下得到的。

S2，根据波形数据获取波形中的斜率上升的拐点，其中，波形由波形数据确定。

S3，根据拐点对应的时间确定测试路径的延迟。

需要说明的是，本实施例中的具体示例可以参考上述实施例及可选实施方式中所描述的示例，本实施例在此不再赘述。

另外，结合上述实施例中的路径延迟的测量方法，本申请实施例可提供一种存储介质来实现。该存储介质上存储有计算机程序；该计算机程序被处理器执行时实现上述实施例中的任意一种路径延迟的测量方法。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。