显示面板及显示装置

技术领域

本发明属于显示技术领域，具体涉及一种显示面板及显示装置。

背景技术

随着显示技术的不断发展,近些年的显示器发展逐渐呈现出了高集成度，低成本的发展趋势。其中一项非常重要的技术就是GOA(Gate Driver on Array,阵列基板行驱动)技术的量产化的实现。利用GOA技术将TFT(Thin Film Transistor,薄膜场效应晶体管)栅极开关电路集成在显示面板的阵列基板上以形成对显示面板的扫描驱动，从而可以省掉栅极驱动集成电路部分，其不仅可以从材料成本和制作工艺两方面降低产品成本，而且显示面板可以做到两边对称和窄边框的美观设计。同时由于可以省去Gate方向绑定Bonding的工艺，对产能和良率提升也较有利。这种利用GOA技术集成在阵列基板上的栅极开关电路也称为GOA电路或移位寄存器电路。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一，提供一种显示面板及显示装置。

第一方面，本公开实施例提供一种显示面板，其包括p组像素单元，所述p组像素单元中的每组包括q行所述像素单元，p、q均为大于或者等于2的整数；其中，位于同一组的所述像素单元由同一移位寄存器同时提供栅扫描信号；位于同一组、且处于同一列的所述像素单元由不同的数据线提供数据电压信号。

其中，还包括N条时钟信号线，N为大于或者4的偶数，p大于或者等于2N；每个所述移位寄存器连接一条所述时钟信号线，且不同的所述时钟信号线连接所连接的所述移位寄存器不同。

其中，位于同一行的所述像素单元连接同一栅线；每个所述移位寄存器包括q个移位寄存器单元，所述移位寄存器单元与所述栅线一一对应连接。

其中，每一个所述移位寄存器单元通过一条信号连接线与所述时钟信号线连接，且不同的所述移位寄存器单元连接不同的所述信号连接线。

其中，每个所述移位寄存器所包括的多个所述移位寄存器单元通过同一所述信号连接线与所述时钟信号线连接，且不同的所述移位寄存器所包括的多个所述移位寄存器单元连接不同的信号连接线。

其中，所述移位寄存器单元均至少包括输入子电路、输出子电路、上拉复位子电路；其中，所述输入子电路响应于信号输入端所输入的输入信号，并将所述输入信号输入至上拉节点；所述输出子电路响应于所述上拉节点的电位，并将所述时钟信号线所输入的时钟信号通过信号输出端输出；所述上拉复位子电路响应于所述上拉复位信号端所输入的上拉复位信号，并通过非工作电平信号对所述上拉节点的电位进行复位；

每相邻设置的N个所述移位寄存器与N条所述时钟信号线一一对应连接，且第i个所述移位寄存器与第i+N个所述移位寄存器连接同一所述时钟信号线；i取1至p-N。

其中，当所述时钟信号的占空比为30％，N为大于或者等于6的偶数时；

第1至(N-4)/2个所述移位寄存器中的各所述移位寄存器单元的信号输入端响应于帧开启信号；

第M个所述移位寄存器中的第j个所述移位寄存器单元的信号输出端连接第M+(N-4)/2个所述移位寄存器中的所述第j个所述移位寄存器单元的信号输入端；

第L个所述移位寄存器中的第j个所述移位寄存器单元的上拉复位信号端连接第L+(N/2-1)个所述移位寄存器中的第j个所述移位寄存器单元的信号输出端；M取1至p-(N-4)/2；L取1至p-(N/2-1)；j取1至q。

其中，所述显示面板还包括N-2个冗余移位寄存器，N-2个所述冗余移位寄存器分别连接N-2条时钟信号线，每个所述冗余移位寄存器包括q个冗余移位寄存器单元；所述冗余移位寄存器单元与所述移位寄存器单元结构相同；其中，

第1至N/2-1个所述冗余移位寄存器中的第j个所述冗余移位寄存器单元的信号输出端分别连接第p-(N/2-2)至p个所述移位寄存器中的第j个所述移位寄存器单元的上拉复位信号端；

第N/2至N-2个所述冗余移位寄存器中的第j个所述冗余移位寄存器单元的信号输出端分别连接第1至N/2-1个所述冗余移位寄存器中的第j个所述冗余移位寄存器单元的上拉复位信号端。

其中，当所述时钟信号的占空比为40％，N为大于或者等于4的偶数时；

第1至(N-2)/2个所述移位寄存器中的各所述移位寄存器单元的信号输入端响应于帧开启信号；

第M个所述移位寄存器中的第j个所述移位寄存器单元的信号输出端连接第M+(N-2)/2个所述移位寄存器中的第j个所述移位寄存器单元的信号输入端；

第L个所述移位寄存器中的第j个所述移位寄存器单元的上拉复位信号端连接第L+N/2个所述移位寄存器中的第j个所述移位寄存器单元的信号输出端；M取1至p-(N-2)/2；L取1至p-N/2；j取1至q。

其中，所述显示面板还包括N个冗余移位寄存器，N个移位寄存器分别连接N条时钟信号线；每个所述冗余移位寄存器包括q个冗余移位寄存器单元；所述冗余移位寄存器单元与所述移位寄存器单元结构相同；其中，

第1至N/2个所述冗余移位寄存器中的第j个所述冗余移位寄存器单元的信号输出端分别连接第p-N/2+1至p个所述移位寄存器中的第j个所述移位寄存器单元的上拉复位信号端；第N/2+1至N个所述冗余移位寄存器中的第j个所述冗余移位寄存器单元的信号输出端分别连接第1至N/2个所述冗余移位寄存器中的第j个所述冗余移位寄存器单元的上拉复位信号端。

其中，当所述时钟信号的占空比为50％，N为大于或者等于4的偶数时；

第1至N/2个所述移位寄存器中的各所述移位寄存器单元的信号输入端响应于帧开启信号；

第M个所述移位寄存器中的第j个所述移位寄存器单元的信号输出端连接第M+N/2个所述移位寄存器中的第j个所述移位寄存器单元的信号输入端；

第L个所述移位寄存器中的第j个所述移位寄存器单元的上拉复位信号端连接第L+(N/2+1)个所述移位寄存器中的第j个所述移位寄存器单元的信号输出端；M取1至p-N/2；L取1至p-(N/2+1)；j取1至q。

其中，所述显示面板还包括N+2个冗余移位寄存器，N+2个冗余移位寄存器中的第1至N个分别连接N条所述时钟信号线，第N+1和N+2个分别连接第1和2条时钟信号线；每个所述冗余移位寄存器包括q个冗余移位寄存器单元；所述冗余移位寄存器单元与所述移位寄存器单元结构相同；其中，

第1至N/2+1个所述冗余移位寄存器中的第j个所述冗余移位寄存器单元的信号输出端分别连接第p-N/2至p个所述移位寄存器中的第j个所述移位寄存器单元的上拉复位信号端；

第N/2+2至N+2个所述冗余移位寄存器中的第j个所述冗余移位寄存器单元的信号输出端分别连接第1至N/2+1个所述冗余移位寄存器中的第j个所述冗余移位寄存器单元的上拉复位信号端。

其中，位于同一行的所述像素单元连接同一栅线；每个所述移位寄存器包括一个移位寄存器单元以及与所述移位寄存器单元的信号输出端连接的q个子信号输出端，所述子信号输出端与所述栅线一一对应连接。

其中，所述移位寄存器单元均至少包括输入子电路、输出子电路、上拉复位子电路；其中，所述输入子电路响应于信号输入端所输入的输入信号，并将所述输入信号输入至上拉节点；所述输出子电路响应于所述上拉节点的电位，并将所述时钟信号线所输入的时钟信号输入至信号输出端，以使所述信号输出端通过q个所述子信号输出端输出；所述上拉复位子电路响应于所述上拉复位信号端所输入的上拉复位信号，并通过非工作电平信号对所述上拉节点的电位进行复位；

每相邻设置的N个所述移位寄存器单元与N条所述时钟信号线一一对应连接，且第i个所述移位寄存器单元与第i+N个所述移位寄存器单元连接同一所述时钟信号线；i取1至p-N。

其中，当所述时钟信号的占空比为30％，N为大于或者等于6的偶数时；

第1至(N-4)/2个所述移位寄存器单元的信号输入端响应于帧开启信号；

第M个所述移位寄存器单元的信号输出端连接第M+(N-4)/2个所述移位寄存器单元的信号输入端；

第L个所述移位寄存器单元的上拉复位信号端连接第L+(N/2-1)个所述移位寄存器单元的信号输出端；M取1至p-(N-4)/2；L取1至p-(N/2-1)。

其中，所述显示面板还包括N-2个冗余移位寄存器，N-2个所述冗余移位寄存器分别连接N-2条时钟信号线，每个所述冗余移位寄存器包括1个冗余移位寄存器单元；所述冗余移位寄存器单元与所述移位寄存器单元结构相同；其中，

第1至N/2-1个所述冗余移位寄存器单元的信号输出端分别连接第p-(N/2-2)至p个所述移位寄存器单元的上拉复位信号端；

第N/2至N-2个所述冗余移位寄存器单元的信号输出端分别连接第1至N/2-1个所述冗余移位寄存器单元的上拉复位信号端。

其中，当所述时钟信号的占空比为40％，N为大于或者等于4的偶数时；

第1至(N-2)/2个所述移位寄存器单元的信号输入端响应于帧开启信号；

第M个所述移位寄存器单元的信号输出端连接第M+(N-2)/2个所述移位寄存器单元的信号输入端；

第L个所述移位寄存器单元的上拉复位信号端连接第L+N/2个所述移位寄存器单元的信号输出端；M取1至p-(N-2)/2；L取1至p-N/2。

其中，所述显示面板还包括N个冗余移位寄存器，N个冗余移位寄存器分别连接N条时钟信号线；每个所述冗余移位寄存器包括1个冗余移位寄存器单元；所述冗余移位寄存器单元与所述移位寄存器单元结构相同；其中，

第1至N/2个所述冗余移位寄存器单元的信号输出端分别连接第p-N/2+1至p个所述移位寄存器单元的上拉复位信号端；

第N/2+1至N个所述冗余移位寄存器单元的信号输出端分别连接第1至N/2个所述冗余移位寄存器单元的上拉复位信号端。

其中，当所述时钟信号的占空比为50％，N为大于或者等于4的偶数时；

第1至N/2个所述移位寄存器单元的信号输入端响应于帧开启信号；

第M个所述移位寄存器单元的信号输出端连接第M+N/2个所述移位寄存器单元的信号输入端；

第L个所述移位寄存器单元的上拉复位信号端连接第L+(N/2+1)个所述移位寄存器单元的信号输出端；M取1至p-N/2；L取1至p-(N/2+1)。

其中，所述显示面板还包括N+2个冗余移位寄存器，N+2个所述冗余移位寄存器中的第1至N个分别连接N条所述时钟信号线，第N+1和N+2个分别连接第1和2条时钟信号线；每个所述冗余移位寄存器包括1个冗余移位寄存器单元；所述冗余移位寄存器单元与所述移位寄存器单元结构相同；其中，

第1至N/2+1个所述冗余移位寄存器单元的信号输出端分别连接第p-N/2至p个所述移位寄存器单元的上拉复位信号端；

第N/2+2至N+2个所述冗余移位寄存器单元的信号输出端分别连接第1至N/2+1个所述冗余移位寄存器单元的上拉复位信号端。

其中，每组中的q行所述像素单元相邻设置。

第二方面，本公开实施例提供一种显示装置，其包括上述的显示面板。

附图说明

图1为一种移位寄存器单元的电路图；

图2为一种栅极驱动电路的级联示意图；

图3为另一种移位寄存器单元的电路图；

图4为本公开实施例的显示面板的结构示意图；

图5为本公开实施例的一种移位寄存器与时钟信号线的连接示意图；

图6为本公开实施例的另一种移位寄存器与时钟信号线的连接示意图；

图7为本公开实施例的时钟信号线为6，时钟信号的占空比为30％时，一种移位寄存器的级联示意图；

图8为本公开实施例的时钟信号线为8，时钟信号的占空比为30％时，一种移位寄存器的级联示意图；

图9为本公开实施例的时钟信号线为10，时钟信号的占空比为30％时，一种移位寄存器的级联示意图；

图10为本公开实施例的时钟信号线为4，时钟信号的占空比为40％时，一种移位寄存器的级联示意图；

图11为本公开实施例的时钟信号线为6，时钟信号的占空比为40％时，一种移位寄存器的级联示意图；

图12为本公开实施例的时钟信号线为8，时钟信号的占空比为40％时，一种移位寄存器的级联示意图；

图13为本公开实施例的时钟信号线为10，时钟信号的占空比为40％时，一种移位寄存器的级联示意图；

图14为本公开实施例的时钟信号线为4，时钟信号的占空比为50％时，一种移位寄存器的级联示意图；

图15为本公开实施例的时钟信号线为6，时钟信号的占空比为50％时，一种移位寄存器的级联示意图；

图16为本公开实施例的时钟信号线为8，时钟信号的占空比为50％时，一种移位寄存器的级联示意图；

图17为本公开实施例的时钟信号线为10，时钟信号的占空比为50％时，一种移位寄存器的级联示意图；

图18为本公开实施例的再一种移位寄存器与时钟信号线的连接示意图；

图19为本公开实施例的时钟信号线为6，时钟信号的占空比为30％时，另一种移位寄存器的级联示意图；

图20为本公开实施例的时钟信号线为8，时钟信号的占空比为30％时，另一种移位寄存器的级联示意图；

图21为本公开实施例的时钟信号线为10，时钟信号的占空比为30％时，另一种移位寄存器的级联示意图；

图22为本公开实施例的时钟信号线为4，时钟信号的占空比为40％时，另一种移位寄存器的级联示意图；

图23为本公开实施例的时钟信号线为6，时钟信号的占空比为40％时，另一种移位寄存器的级联示意图；

图24为本公开实施例的时钟信号线为8，时钟信号的占空比为40％时，另一种移位寄存器的级联示意图；

图25为本公开实施例的时钟信号线为10，时钟信号的占空比为40％时，另一种移位寄存器的级联示意图；

图26为本公开实施例的时钟信号线为4，时钟信号的占空比为50％时，另一种移位寄存器的级联示意图；

图27为本公开实施例的时钟信号线为6，时钟信号的占空比为50％时，另一种移位寄存器的级联示意图；

图28为本公开实施例的时钟信号线为8，时钟信号的占空比为50％时，另一种移位寄存器的级联示意图；

图29为本公开实施例的时钟信号线为10，时钟信号的占空比为50％时，另一种移位寄存器的级联示意图。

具体实施方式

为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

在此需要说明的是，本发明实施例中的所采用的晶体管可以为薄膜晶体管或场效应管或其他特性的相同器件，由于采用的晶体管的源极和漏极是对称的，所以其源极、漏极是没有区别的。在本发明实施例中，为区分晶体管的源极和漏极，将其中一极称为第一极，另一极称为第二极，栅极称为控制极。此外按照晶体管的特性区分可以将晶体管分为N型和P型，以下实施例中是以N型晶体管进行说明的，当采用N型晶体管时，第一极为N型晶体管的源极，第二极为N型晶体管的漏极，栅极输入高电平时，源漏极导通，P型相反。可以想到的是采用P型晶体管实现是本领域技术人员可以在没有付出创造性劳动前提下轻易想到的，因此也是在本发明实施例的保护范围内的。

其中，由于在本发明实施例中以所采用晶体管为N型晶体管，故在本发明实施例中的工作电平信号则是指高电平信号，非工作电平信号为低电平信号；相应的工作电平端为高电平信号端，非工作电平端为低电平信号端。

通常显示面板包括多条栅线和多条数据线，栅线和数据线交叉设置限定出多个像素区，每个像素区均设置有像素单元。其中，以各栅线的延伸方向为行方向，各数据线的延伸方向为列方向为例对显示面板的结构进行说明。在驱动显示面板进行显示时，可以根据待显示画面，逐行给栅线写入栅扫描信号，同时给各数据线写入数据电压信号，以使显示面板中的像素单元逐行被点亮。

其中，栅扫描信号由栅极驱动电路提供，数据电压信号由源极驱动电路提供；在相关技术中可以将栅极驱动电路集成在栅极驱动芯片中，将源极驱动电路集成在源极驱动芯片中；而目前为了较少芯片数量，以及实现窄边框或者无边框，提供了一种将栅极驱动电路集成在阵列基板上(Gate On Array；GOA)的技术；其中，栅极驱动电路包括集成在阵列基板上、多个级联的移位寄存器单元，每个移位寄存器单元与栅线一一对应连接，用于为与之连接的栅线提供栅扫描信号。

为了更清楚移位寄存器单元如何实现栅扫描信号的输出，以下结合移位寄存器单元的具体示例进行说明。

在一个示例中，如图1所示的移位寄存器单元的电路图；该移位寄存器单元包括输入子电路1、输出子电路2、上拉复位子电路3，输出复位子电路4；其中，输入子电路1响应于信号输入端INPUT所输入的输入信号，并通过输入信号给上拉节点PU进行充电；输出子电路2响应于上拉节点PU的电位，并将时钟信号端所输入的时钟信号通过信号输出端OUTPUT输出；上拉复位子电路3响应于上拉复位信号端RESET_PU输出的上拉复位信号，并通过低电平信号将上拉节点PU进行复位；输出复位模块响应于输出复位信号，通过低电平信号将信号输出端OUTPUT进行复位。

具体的，如图1所示，输出子电路2包括第一晶体管M1；上拉复位子电路3包括第二晶体管M2；输出子电路2包括第三晶体管M3和存储电容C；输出复位子电路4包括第四晶体管M4；其中，M1的栅极和源极连接信号输入端INPUT，M1的漏极连接上拉节点PU；M2的栅极连接上拉复位信号端RESET_PU，M2的源极连接上拉节点PU，M2的漏极连接低电平信号端；M3的栅极连接上拉节点PU，M3的源极连接时钟信号端，M3的漏极连接信号输出端OUTPUT；C的第一端连接上拉节点PU，C的第二端连接信号输出端OUTPUT；M4的栅极连接输出复位信号端RESET_OUTPUT，M4的源极连接信号输出端OUTPUT，M4的漏极连接低电平信号端。

在输入阶段，信号输入端INPUT写入高电平信号，M1打开，通过高电平信号拉高PU点，并对C进行充电。

在输出阶段，由于在输入阶段PU点被拉高，M3打开，将时钟信号端输入的高电平信号通过信号输出端OUTPUT输出至与移位寄存器单元连接的栅线。

在复位阶段，输出复位信号端RESET_OUTPUT输入高电平信号，M4打开，通过低电平信号端输入的低电平信号拉低信号输出端OUTPUT的输出；上拉复位信号端RESET_PU输入高电平信号，M2打开通过低电平信号端输入的低电平信号拉低上拉节点PU的电位，至此完成上拉节点PU和信号输出端OUTPUT的复位。

在此需要说明的是，移位寄存器单元中可以不设置输出复位子电路4，通过在复位阶段在对上拉节点PU进行复位后，上拉节点PU为低电平，此时M3关断，信号输出端OUTPUT不再输出，以完成对信号输出端OUTPUT的复位。

另外，对于采用上述移位寄存器单元的栅极驱动电路而言，如图2所示，以第1至4个移位寄存器单元(GOA1-GOA4)的级联关系为例；其中，本级移位寄存器单元的信号输出端OUTPUT连接上一级移位寄存器单元的上拉复位信号端RESET_PU，以及下一级移位寄存器单元的信号输入端INPUT。

在另一个示例中，如图3所示，为了优化移位寄存器单元，还提供一款不仅包括上述输入子电路1、输出子电路2、上拉复位子电路3，而且还包括第一下拉控制子电路、第二下拉控制子电路、第一下拉子电路、第二下拉子电路、第一降噪子电路、第二降噪子电路、级联子电路、放电子电路、第一辅助子电路和第二辅助子电路。其中，放电子电路响应于帧前开启信号端STV0输入的帧前开启信号，并通过低平信号端所输入的低电平对上拉节点PU进行放电；第一下拉控制子电路和第二下拉控制子电路的结构和功能相同，二者只是分时工作；同理，第一下拉子电路和第二下拉子电路的结构和功能相同；第一辅助子电路和第二辅助子电路结构和功能相同；第一降噪子电路和第二降噪子电路的结构和功能相同。对于输入子电路1、输出子电路2、上拉复位子电路3与上述结构和功能相同，故在此不再重复赘述。第一辅助子电路和第二辅助子电路均响应于信号输入端INPUT所输入的输入信号，并分别通过低电平信号拉低第一下拉节点PD1和第二下拉节点PD2；第一下拉控制子电路响应于第一电源电压信号端所输入的第一电源电压，以控制第一下拉节点PD1的电位；第二下拉控制子电路响应于第二电源电压信号端所输入的第二电源电压，以控制第二下拉节点PD2的电位；第一下拉子电路响应于上拉节点PU，并通过低电平信号端输入的电平信号下拉第一下拉节点PD1和第一下拉控制节点PD_CN1；第二下拉子电路响应于上拉节点PU，并通过低电平信号端输入的电平信号下拉第二下拉节点PD2和第二下拉控制节点PD_CN2；第一降噪子电路响应于第一下拉节点PD1的电位，通过低电平信号端输入的电平信号对上拉节点PU、级联信号输出端OUT_C、信号输出端OUTPUT所输出的信号进行降噪。级联子电路响应于上拉节点PU的电位，将时钟信号端所输入的时钟信号通过级联信号输出端OUT_C。

在此需要说明的是，级联信号输出端OUT_C和信号输出端OUTPUT所输出的信号相同，只不过在该移位寄存单元中设置两个输出端，一个为与栅线连接的信号输出端OUTPUT，另一个为用于级联的级联信号输出端OUT_C。之所以，单独设置级联子电路是为了降低信号输出端OUTPUT的负载，以避免影响信号输出端OUTPUT所输出的栅扫描信号。

另外，对于采用上述移位寄存器单元的栅极驱动电路而言，如图2所示，本级移位寄存器单元的级联信号输出端OUT_C连接上一级移位寄存器的上拉复位信号端RESET_PU，以及下一级移位寄存器单元的信号输入端INPUT。当然，应当理解的是，上述移位寄存器单元中也可以不设置级联子电路，此时本级移位寄存器单元的信号输出端OUTPUT连接上一级移位寄存器的上拉复位信号端RESET_PU，以及下一级移位寄存器单元的信号输入端INPUT。

具体的，如图3所示，第一下拉控制子电路和第二下拉控制子电路均包括第五晶体管和第九晶体管；其中，第一下拉控制子电路中和第二控制子电路中的第五晶体管分别用M5和M5'表示，第九晶体管分别用M9和M9'表示。第一下拉子电路和第二下拉子电路均包括第六晶体管和第八晶体管；其中，第一下拉子电路和第二下拉子电路中的第六晶体管分别用M6和M6'表示，第八晶体管分别用M8和M8'表示。第一降噪子电路和第二降噪子电路均包括第十晶体管、第十一晶体管和第十二晶体管；其中，第一降噪子电路和第二降噪子电路中的第十晶体管分别用M10和M10'表示，第十一晶体管分别用M11和M11'表示，第十二晶体管分别用M12和M12'表示。放电子电路包括第七晶体管M7；级联子电路包括第十三晶体管M13。第一辅助子电路和第二辅助子电路均包括第是六晶体管，分别用M16和M16'表示。

继续参照图3，M1的栅极和源极连接信号输入端INPUT，M1的漏极连接上拉节点PU；M2的栅极连接上拉复位信号端RESET_PU，M2的源极连接上拉节点PU，M2的漏极连接第一低电平信号端LVGL；M3的栅极连接上拉节点PU，M3的源极连接时钟信号端CLK，M3的漏极连接信号输出端OUTPUT；C的第一端连接上拉节点PU，C的第二端连接信号输出端OUTPUT；M9的栅极和源极均连接第一电源电压端VDDO，M9的漏极连接第一下拉控制节点PD_CN1；M5的栅极连接第一下拉控制节点PD_CN1，M5的源极连接第一电源电压端VDDO，M5的漏极连接第一下拉节点PD1；M9'的栅极和源极均连接第二电源电压端VDDE，M9'的漏极连接第二下拉控制节点PD_CN2；M5'的栅极连接第二下拉控制节点PD_CN2，M5'的源极连接第二电源电压端VDDE，M5'的漏极连接第一下拉节点PD2；M6的栅极连接上拉节点PU，M6的源极连接第一下拉节点PD1，M6的漏极连接低第一低电平信号端LVGL；M8的栅极连接上拉节点PU，M8的源极连接第一下拉控制节点PD_CN1，M8的漏极连接第一低电平信号端LVGL；M6'的栅极连接上拉节点PU，M6'的源极连接第二下拉节点PD2，M6'的漏极连接第一低电平信号端LVGL；M8'的栅极连接上拉节点PU，M8'的源极连接第二下拉控制节点PD_CN2，M8'的漏极连接第一低电平信号端LVGL；M10的栅极连接第一下拉节点PD1，M10的源极连接上拉节点PU，M10的漏极连接第一低电平信号端LVGL；M11的栅极连接第一下拉节点PD1，M11的源极连接信号输出端OUTPUT，M11的漏极连接第二低电平信号端VGL；M12的栅极连接第一下拉节点PD1，M12的源极连接级联信号输出端OUT_C，M12的漏极连接第一低电平信号端LVGL；M10'的栅极连接第二下拉节点PD2，M10'的源极连接上拉节点PU，M10'的漏极连接第一低电平信号端LVGL；M11'的栅极连接第二下拉节点PD2，M11'的源极连接信号输出端OUTPUT，M11'的漏极连接第二低电平信号端VGL；M12'的栅极连接第二下拉节点PD2，M12'的源极连接级联信号输出端OUT_C，M12'的漏极连接第一低电平信号端LVGL；M7的栅极连接帧前开启信号端，M7的源极连接上拉节点PU，M7的漏极连接第一低电平信号端LVGL；M13的栅极连接上拉节点PU，M13的源极连接时钟信号端，M13的漏极连接级联信号端。M16的栅极连接信号输入端INPUT，M16的源极连接第一下拉节点PD1，M16的漏极连接第一低电平信号端LVGL。M16'的栅极连接信号输入端INPUT，M16'的源极连接第二下拉节点PD2，M16'的漏极连接第一低电平信号端LVGL。

其中，M5和M9组成第一下拉控制子电路和M5'和M9'组成第一下拉控制子电路分时工作(也即轮流工作)；相应的，由于由M10、M11、M12组成的第一降噪子电路和由M10'、M11'、M12'组成的第二降噪子电路分别由第一下拉控制子电路和第二下拉控制子电路控制，故第一降噪子电路和第二降噪子电路也是分时工作。而第一下拉控制子电路和第二下拉控制子电路的工作原理相同，第一降噪子电路和第二降噪子电路的工作原理相同；故以下仅以第一下拉控制子电路和第一降噪子电路工作时，对移位寄存器单元的工作原理进行说明。

在放电阶段，在帧前也即显示之前，先给帧前开启信号端输入高电平信号，通过低电平信号端所输入的低电平信号，对上拉节点PU进行放电，防止上拉节点PU残留电荷造成显示异常。

在输入阶段，信号输入端INPUT输入高电平信号，M1打开，通过高电平信号拉高上拉节点PU，并对C进行充电，与此同时，M16和M16'均被打开，将第一下拉节点PD1和第二下拉节点PD2拉低，以避免影响上拉节点PU的电位。

在输出阶段，由于在输入阶段上拉节点PU被拉高，M3和M13打开，将时钟信号端输入的高电平信号通过信号输出端OUTPUT输出至与之连接的栅线，与此同时，级联信号输出端OUT_C与信号输出端OUTPUT所输出的信号相同，也即输出高电平信号给上一级移位寄存器单元的上拉复位信号端RESET_PU，以及下一级移位寄存器单元的信号输入端INPUT。

在复位阶段，上拉复位信号端RESET_PU输入高电平信号，M2打开通过低电平信号端输入的低电平信号拉低上拉节点PU的电位，以对上拉节点PU进行复位，由于上拉节点PU被拉低，M3和M13被关断，信号输出端OUTPUT和级联信号输出端OUT_C均不再输出高电平信号。与此同时，第一下拉控制节点PD_CN1和下拉节点均为高电平信号，M10、M11、M12打开，分别对上拉节点PU、信号输出端OUTPUT、级联信号输出端OUT_C的输出进行降噪，直至下一帧扫描开始上拉节点PU电位被拉高。

如图3所示，可以看出的是，为了降低信号输出端OUTPUT的负载，信号输出端OUTPUT所输出的信号仅用于控制栅线的选通与关断，而级联信号输出端OUT_C仅用于本级移位寄存器单元与之上一级、下一级移位寄存器单元的级联。但信号输出端OUTPUT和级联信号输出端OUT_C所输出的信号是同步的，在实际应用中也可以省略级联子电路的设置，通过信号输出端OUTPUT将本级移位寄存器单元与之上一级、下一级移位寄存器单元的级联。

发明人发现，在相关技术中，栅极驱动电路中的一个移位寄存器单元仅为一条栅线提供栅扫描信号，但随着显示面板尺寸的不断提升，从65inch、75inch到98inch、110inch，分辨率也不断提升，从FHD，UHD到8K产品，刷新率从60HZ提升到120HZ。这就使得产品的设计难度不断增加，尤其是产品中像素的充电率无法得到保证，进而影响显示画质。以110inch、8K、120HZ产品为例，每行像素的充电时间只有1.85us，产品充电时间和充电率无法达到设计要求。而且，产品尺寸过大，显示远端信号的延时也非常大，发生串行的风险很高。

对于上述问题，在本公开实施例中提供以下技术方案。

第一方面，如图4所示，本公开实施例提供一种显示面板，其包括p组像素单元，p组像素单元中的每组包括q行像素单元，p、q均为大于或者等于2的整数；其中，位于同一组的像素单元由同一移位寄存器同时提供栅扫描信号；位于同一组、且处于同一列的像素单元由不同的数据线提供数据电压信号。

在此需要说明的是，如图4所示，显示面板中包括P组像素单元，对应的则包括P个移位寄存器，2P条栅线；若存在h列像素单元，则相应的包括2h条数据线。

在本公开实施例中，由于一组像素单元由同一移位寄存器提供栅扫描信号，并使得位于同一组、且处于同一列的像素单元由不同的数据线提供数据电压信号；这样一来，在控制显示面板显示时，可以使得多行像素单元同时显示，从而可以有效的提高刷新频率，进而避免大尺寸显示面板出现充电时间和/或充电率不足的问题。

在此需要说明的是，由于多行像素单元同时被扫描，但是根据显示内容，被同时扫描的且位于同一列的像素单元所需的数据电压信号不同，因此则需要通过增加数据线的数量，以满足各个像素单元对数据电压信号的需求。例如每组像素单元包括两行像素单元，此时每一列像素单元至少需要两条数据线提供数据电压信号。当然，为了避免所增加的数据线过多而影响布线以及显示面板的透过率，每个移位寄存器不宜为过多行像素单元提供栅扫描信号。

在一些实施例中，q＝2，也即每组像素单元包括两行像素单元，每一个移位寄存器为一组像素单元中的两行像素单元同时提供栅扫描信号；且位于不同组像素单元由不同的移位寄存器提供栅扫描信号。位于同一组、且处于同一列的两个像素单元由两条数据线提供数据电压信号。当然，由于每一组像素单元是按照扫描顺序(从上至下或者从下至上的顺序)进行扫描的，因此，当每一组包括两行像素单元时，每一列像素单元可以由两条数据线提供数据电压。例如：每一组中的两行像素单元相邻设置，此时，可以是位于同一组中每一列的第一个像素单元连接一条数据线，每一列中的第二个像素单元连接另一条数据线。当然，该种连接连接方式并不构成对本实施例保护范围的限制，只要是为同一组、且处于同一列的两个像素单元所连接的数据线不同即可。另外，每一组中的两行像素单元也可以非相邻设置，例如：位于第一行和第三行的像素单元为一组。

为了更清楚本公开实施例中的显示面板结构，以每两行像素单元为一组，每列像素单元由两条数据线提供数据数据电压为例进行说明。

在一些实施例中，显示面板不仅包括上述结构还包括N条时钟信号线，N为大于或者4的偶数，像素单元的组数p大于或者等于2N；按照扫描顺序，每相邻设置的N个所述移位寄存器与N条所述时钟信号线一一对应连接，且第i个所述移位寄存器与第i+N个所述移位寄存器连接同一所述时钟信号线；i取1至p-N。具体的，时钟信号线用于为移位寄存器的时钟信号端提供时钟信号。以下结合两种不同的移位寄存器结构对本公开实施例的显示面板进行说明。

在一个示例中，每个移位寄存器包括与每组中像素单元行数相同的移位寄存器单元。也即每组包括两行像素单元，每个移位寄存器则包括两个移位寄存器单元，且由于两个移位寄存器单元所输出的栅扫描信号相同，故二者可以采用相同的结构。每个移位寄存器单元则可以采用前述的图1或图3中的任意一种。其中，每个移位寄存器中的两个移位寄存器单元连接同一时钟信号线。以下以110inch的显示面板，其采用图3所示21T1C的移位寄存器单元和10条时钟信号线为例，对每个移位寄存器中的移位寄存器单元与时钟信号的连接方式进行说明。

第一种连接方式，10条时钟信号线分别用clk1、clk2......clk10表示。图5中由上至下每10个移位寄存器分别连接clk1、clk2......clk10。以第1个移位寄存器goa1与clk1连接为例。第1个移位寄存器goa1包括两个移位寄存器单元分别记作GOA1和GOA1'，其中，GOA1的时钟信号端和GOA1'的时钟信号端分别通过一条信号连接线与clk1连接。也就是说，信号连接线与移位寄存器单元是一一对应的关系，这样一来，每个移位寄存器的两个移位寄存器单元的时钟信号线的电流平均分配，可以有效的避免信号连接线时钟信号线连接的转接孔处出现大电流导致转接孔烧毁。

第二种连接方式，如图6所示，同样以第一种连接方式的时钟信号线数量为例，此时第1个移位寄存器goa1包括两个移位寄存器单元分别记作GOA1和GOA1'，其中，GOA1的时钟信号端和GOA1'的时钟信号端分别通过同一条信号连接线与clk1连接。也就是说，信号连接线与移位寄存器是一一对应的关系。该种连接方式相较第一种连接方式，信号连接线数量的数量减半，且避免出现大量信号连接线跨接时钟信号线而产生大量的寄生电容，可以有效的提高显示面板的充电率。

当每个移位寄存器包括q个移位寄存器单元，时钟信号线的条数N大于或者等于4的偶数，时钟信号的占空比分别为30％、40％、50％时，对各个移位寄存器单元单元之间的级联关系进行说明。在此需要说明的是，在下述描述中，当移位寄存器包括级联信号输出端OUT_C时，本级以及为寄存器的信号输出端OUTPUT则通过级联信号输出端OUT_C与其它级移位寄存器单元级联。

在一个示例中，当时钟信号线的条数N为大于或者6的偶数，时钟信号的占空比为30％时；第1至(N-4)/2个移位寄存器中的各移位寄存器单元的信号输入端INPUT响应于帧开启信号；第M个移位寄存器中的第j个移位寄存器单元的信号输出端OUTPUT连接第M+(N-4)/2个移位寄存器中的第j个移位寄存器单元的信号输入端INPUT；第L个移位寄存器中的第j个移位寄存器单元的上拉复位信号端RESET_PU连接第L+(N/2-1)个移位寄存器中的第j个移位寄存器单元的信号输出端OUTPUT；M取1至p-(N-4)/2；L取1至p-(N/2-1)；j取1至q。

另外，由于第p个移位寄存器(最后一级移位寄存器)的信号输出端OUTPUT连接第p-(N/2-1)个移位寄存器单元的上拉复位信号端RESET_PU；故从第p-(N/2-2)至p个移位寄存器的各个移位寄存器单元的上拉节点PU没有移位寄存器为之提供复位信号。按照上述推导，第p个移位寄存器的第j个移位寄存器单元的上拉节点PU复位信号端，则需要第p+(N/2-1)个移位寄存器的第j个移位寄存器单元的信号输出端OUTPUT；同时还要保证第p+(N/2-1)个移位寄存器的第j个移位寄存器单元能够正常工作，故需要增加N-2个移位寄存器。为此，在一些实施例中，在显示面板中还设置有N-2个冗余移位寄存器，N-2个冗余移位寄存器分别连接N-2条时钟信号线，每个冗余移位寄存器包括q个冗余移位寄存器单元(与移位寄存器中的移位寄存器单元相同)，其中，第1至N/2-1个冗余移位寄存器中的第j个冗余移位寄存器单元的信号输出端OUTPUT分别连接第p-(N/2-2)至p个移位寄存器中的第j个移位寄存器单元的上拉复位信号端RESET_PU；第N/2至N-2个冗余移位寄存器中的第j个冗余移位寄存器单元的信号输出端OUTPUT分别连接第1至N/2-1个所述冗余移位寄存器中的第j个冗余移位寄存器单元的上拉复位信号端RESET_PU；j取1至q。

由此可以看出的是，通过第1至N/2-1个冗余移位寄存器所输出的信号，对第p-(N/2-2)至p个移位寄存器进行复位；同时，通过第N/2至N-2个冗余移位寄存器输出的信号对第1至N/2-1个冗余移位寄存器进行复位，以保证第1至N/2-1个冗余移位寄存器正常工作。

以下举例对当时钟信号线的条数N为大于或者6的偶数，时钟信号的占空比为30％时，各个移位寄存器的级联关系进行说明。

例如：如图7所示，时钟信号线的条数N等于6，6条时钟信号线分别为clk1、clk2......clk6，每组包括两行像素单元，此时j取1、2，也即p个移位寄存器中的每个包括两个移位寄存器单元。此时，每相邻的6个移位寄存器分别连接clk1、clk2......clk6，且每个移位寄存器中的两个移位寄存器单元连接同一条时钟信号线；当然，该种显示面板还包括4个冗余移位寄存器，每个冗余移位寄存器同样包括两个移位寄存器单元；4个冗余移位寄存器中的第1至4个分别连接clk1、clk2......clk4，每个冗余移位寄存器的两个移位寄存器单元连接同一条时钟信号线。其中，第1个移位寄存器中的两个移位寄存器单元的信号输入端INPUT均连接帧开启信号线，也即第1个移位寄存器的两个移位寄存器单元响应于帧开启信号。第M个移位寄存器中的第1个移位寄存器单元的信号输出端OUTPUT连接第M+1个移位寄存器中的第1个移位寄存器单元的信号输入端INPUT；第M个移位寄存器中的第2个移位寄存器单元的信号输出端OUTPUT连接第M+1个移位寄存器中的第2个移位寄存器单元的信号输入端INPUT；M取1至p-1。第L个移位寄存器中的第1个移位寄存器单元的上拉复位信号连接第L+2个移位寄存器中的第1个移位寄存器单元的信号输出端OUTPUT；第L个移位寄存器中的第2个移位寄存器单元的上拉复位信号连接第L+2个移位寄存器中的第2个移位寄存器单元的信号输出端OUTPUT；L取1至p-2。

另外，第p个移位寄存器中的第1个移位寄存器单元的信号输出端OUTPUT连接第1个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输入端INPUT；第p个移位寄存器中的第2个移位寄存器单元的信号输出端OUTPUT连接第1个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输入端INPUT；第K个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输出端OUTPUT分别连接K+1个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输入端INPUT；第K个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输出端OUTPUT分别连接K+1个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输入端INPUT；K取1至3。第1和2个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输出端OUTPUT分别连接第p-1和p个移位寄存器中的第1个移位寄存器单元的上拉复位信号端RESET_PU；第1和2个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输出端OUTPUT分别连接第p-1至p个移位寄存器中的第2个移位寄存器单元的上拉复位信号端RESET_PU；第3和4个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输出端OUTPUT分别连接第1和2个冗余移位寄存器中的第1个冗余移位寄存器单元的上拉复位信号端RESET_PU；第3和4个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输出端OUTPUT分别连接第1和2个冗余移位寄存器中的第2个冗余移位寄存器单元的上拉复位信号端RESET_PU。

例如：如图8所示，时钟信号线的条数N等于8，8条时钟信号线分别为clk1、clk2......clk8，每组包括两行像素单元，此时j取1、2，也即p个移位寄存器中的每个包括两个移位寄存器单元。此时每相邻的8个移位寄存器分别连接clk1、clk2......clk8，且每个移位寄存器中的两个移位寄存器单元连接同一条时钟信号线；当然，该种显示面板还包括6个冗余移位寄存器，每个冗余移位寄存器同样包括两个移位寄存器单元；6个冗余移位寄存器分别连接clk1、clk2......clk6，每个冗余移位寄存器的两个移位寄存器单元连接同一条时钟信号线。其中，第1和2个移位寄存器中的两个移位寄存器单元的信号输入端INPUT均连接帧开启信号线，也即第1和2个移位寄存器的两个移位寄存器单元响应于帧开启信号。第M个移位寄存器中的第1个所述移位寄存器单元的信号输出端OUTPUT连接第M+2个移位寄存器中的第1个移位寄存器单元的信号输入端INPUT；第M个移位寄存器中的第2个移位寄存器单元的信号输出端OUTPUT连接第M+2个移位寄存器中的第2个移位寄存器单元的信号输入端INPUT；M取1至p-2。第L个移位寄存器中的第1个移位寄存器单元的上拉复位信号端RESET_PU连接第L+3个移位寄存器中的第1个移位寄存器单元的信号输出端OUTPUT；第L个移位寄存器中的第2个移位寄存器单元的上拉复位信号连接第L+3个移位寄存器中的第2个移位寄存器单元的信号输出端OUTPUT；L取1至p-3。

另外，第p-1和p个移位寄存器中的第1个移位寄存器单元的信号输出端OUTPUT分别连接第1和2个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输入端INPUT；第p-1和p个移位寄存器中的第2个移位寄存器单元的信号输出端OUTPUT连接第1和2个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输入端INPUT；第K个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输出端OUTPUT分别连接K+2个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输入端INPUT；第K个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输出端OUTPUT分别连接K+2个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输入端INPUT；K取1至4。第1至3个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输出端OUTPUT分别连接第p-2至p个移位寄存器中的第1个移位寄存器单元的上拉复位信号端RESET_PU；第1-3个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输出端OUTPUT分别连接第p-2至p个移位寄存器中的第2个移位寄存器单元的上拉复位信号端RESET_PU；第4至6个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输出端OUTPUT分别连接第1至3个冗余移位寄存器中的第1个冗余移位寄存器单元的上拉复位信号端RESET_PU；第4至6个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输出端OUTPUT分别连接第1至3个冗余移位寄存器中的第2个冗余移位寄存器单元的上拉复位信号端RESET_PU。

例如：如图9所示，时钟信号线的条数N等于10，10条时钟信号线分别为clk1、clk2......clk10，每组包括两行像素单元，此时j取1、2，也即p个移位寄存器中的每个包括两个移位寄存器单元。此时每相邻的10个移位寄存器分别连接clk1、clk2......clk10，且每个移位寄存器中的两个移位寄存器单元连接同一条时钟信号线；当然，该种显示面板还包括8个冗余移位寄存器，每个冗余移位寄存器同样包括两个移位寄存器单元；第1至8个冗余移位寄存器分别连接clk1、clk2......clk8，每个冗余移位寄存器的两个移位寄存器单元连接同一条时钟信号线。其中，第1至3个移位寄存器中的两个移位寄存器单元的信号输入端INPUT均连接帧开启信号线，也即第1至3个移位寄存器的两个移位寄存器单元响应于帧开启信号。第M个移位寄存器中的第1个所述移位寄存器单元的信号输出端OUTPUT连接第M+3个移位寄存器中的第1个移位寄存器单元的信号输入端INPUT；第M个移位寄存器中的第2个移位寄存器单元的信号输出端OUTPUT连接第M+3个移位寄存器中的第2个移位寄存器单元的信号输入端INPUT；M取1至p-3。第L个移位寄存器中的第1个移位寄存器单元的上拉复位信号端RESET_PU连接第L+4个移位寄存器中的第1个移位寄存器单元的信号输出端OUTPUT；第L个移位寄存器中的第2个移位寄存器单元的上拉复位信号连接第L+4个移位寄存器中的第2个移位寄存器单元的信号输出端OUTPUT；L取1至p-4。

另外，第p-2至p个移位寄存器中的第1个移位寄存器单元的信号输出端OUTPUT分别连接第1至3个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输入端INPUT；第p-2至p个移位寄存器中的第1个移位寄存器单元的信号输出端OUTPUT连接第1至3个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输入端INPUT；第K个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输出端OUTPUT分别连接第K+3个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输入端INPUT；第K个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输出端OUTPUT分别连接第K+3个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输入端INPUT；K取1至5。第1至4个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输出端OUTPUT分别连接第p-3至p个移位寄存器中的第1个移位寄存器单元的上拉复位信号端RESET_PU；第1至4个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输出端OUTPUT分别连接第p-3至p个移位寄存器中的第2个移位寄存器单元的上拉复位信号端RESET_PU；第5至8个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输出端OUTPUT分别连接第1至4个冗余移位寄存器中的第1个冗余移位寄存器单元的上拉复位信号端RESET_PU；第5至8个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输出端OUTPUT分别连接第1至4个冗余移位寄存器中的第2个冗余移位寄存器单元的上拉复位信号端RESET_PU。

在另一个示例中，当时钟信号线的条数N为大于或者4的偶数，时钟信号的占空比为40％时；第1至(N-2)/2个移位寄存器中的各移位寄存器单元的信号输入端INPUT响应于帧开启信号；第M个移位寄存器中的第j个移位寄存器单元的信号输出端OUTPUT连接第M+(N-2)/2个移位寄存器中的第j个移位寄存器单元的信号输入端INPUT；第L个移位寄存器中的第j个移位寄存器单元的上拉复位信号端RESET_PU连接第L+N/2个移位寄存器中的第j个移位寄存器单元的信号输出端OUTPUT；M取1至p-(N-2)/2；L取1至p-N/2；j取1至q。

另外，由于第p个移位寄存器(最后一级移位寄存器)的信号输出端OUTPUT连接第p-N/2个移位寄存器单元的上拉复位信号端RESET_PU；故从第p-N/2+1至P个移位寄存器的各个移位寄存器单元的上拉节点PU没有移位寄存器为之提供复位信号。按照上述推导，第p个移位寄存器的第j个移位寄存器单元的上拉节点PU复位信号端，则需要第p+N/2个移位寄存器的第j个移位寄存器单元的信号输出端OUTPUT；同时还要保证第p+N/2个移位寄存器的第j个移位寄存器单元能够正常工作，故需要增加N个移位寄存器。为此，在一些实施例中，在显示面板中还设置有N个冗余移位寄存器，N个移位寄存器分别连接N条时钟信号线，每个冗余移位寄存器包括q个冗余移位寄存器单元(与移位寄存器中的移位寄存器单元相同)。其中，第1至N/2个冗余移位寄存器中的第j个冗余移位寄存器单元的信号输出端OUTPUT分别连接第p-N/2+1至p个移位寄存器中的第j个移位寄存器单元的上拉复位信号端RESET_PU；第N/2+1至N个冗余移位寄存器中的第j个冗余移位寄存器单元的信号输出端OUTPUT分别连接第1至N/2个所述冗余移位寄存器中的第j个冗余移位寄存器单元的上拉复位信号端RESET_PU；j取1至q。

由此可以看出的是，通过第1至N/2个冗余移位寄存器所输出的信号，对第p-N/2+1至p个移位寄存器进行复位；同时，通过第N/2+1至N个冗余移位寄存器输出的信号对第1至N/2个冗余移位寄存器进行复位，以保证第1至N/2个冗余移位寄存器正常工作。

以下举例对当时钟信号线的条数N为大于或者4的偶数，时钟信号的占空比为40％时，各个移位寄存器的级联关系进行说明。

例如：如图10所示，时钟信号线的条数N等于4，4条时钟信号线分别为clk1、clk2......clk4，每组包括两行像素单元，此时j取1、2，也即P个移位寄存器中的每个包括两个移位寄存器单元。此时，每相邻的4个移位寄存器分别连接clk1、clk2......clk4，且每个移位寄存器中的两个移位寄存器单元连接同一条时钟信号线；当然，该种显示面板还包括4个冗余移位寄存器，每个冗余移位寄存器同样包括两个移位寄存器单元；4个冗余移位寄存器中的第1至4个分别连接clk1、clk2......clk4，每个冗余移位寄存器的两个移位寄存器单元连接同一条时钟信号线。其中，第1个移位寄存器中的两个移位寄存器单元的信号输入端INPUT均连接帧开启信号线，也即第1个移位寄存器的两个移位寄存器单元响应于帧开启信号。第M个移位寄存器中的第1个所述移位寄存器单元的信号输出端OUTPUT连接第M+1个移位寄存器中的第1个移位寄存器单元的信号输入端INPUT；第M个移位寄存器中的第2个移位寄存器单元的信号输出端OUTPUT连接第M+1个移位寄存器中的第2个移位寄存器单元的信号输入端INPUT；M取1至p-1。第L个移位寄存器中的第1个移位寄存器单元的上拉复位信号端RESET_PU连接第L+2个移位寄存器中的第1个移位寄存器单元的信号输出端OUTPUT；第L个移位寄存器中的第2个移位寄存器单元的上拉复位信号端RESET_PU连接第L+2个移位寄存器中的第2个移位寄存器单元的信号输出端OUTPUT；L取1至p-2。

另外，第p个移位寄存器中的第1个移位寄存器单元的信号输出端OUTPUT连接第1个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输入端INPUT；第p个移位寄存器中的第2个移位寄存器单元的信号输出端OUTPUT连接第1个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输入端INPUT；第K个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输出端OUTPUT分别连接K+1个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输入端INPUT；第K个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输出端OUTPUT分别连接K+1个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输入端INPUT；K取1至3。第1和2个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输出端OUTPUT分别连接第p-1和p个移位寄存器中的第1个移位寄存器单元的上拉复位信号端RESET_PU；第1和2个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输出端OUTPUT分别连接第p-1至p个移位寄存器中的第2个移位寄存器单元的上拉复位信号端RESET_PU；第3和4个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输出端OUTPUT分别连接第1和2个冗余移位寄存器中的第1个冗余移位寄存器单元的上拉复位信号端RESET_PU；第3和4个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输出端OUTPUT分别连接第1和2个冗余移位寄存器中的第2个冗余移位寄存器单元的上拉复位信号端RESET_PU。

例如：如图11所示，时钟信号线的条数N等于6，6条时钟信号线分别为clk1、clk2......clk6，每组包括两行像素单元，此时j取1、2，也即P个移位寄存器中的每个包括两个移位寄存器单元。此时，每相邻的6个移位寄存器分别连接clk1、clk2......clk6，且每个移位寄存器中的两个移位寄存器单元连接同一条时钟信号线；当然，该种显示面板还包括6个冗余移位寄存器，每个冗余移位寄存器同样包括两个移位寄存器单元；6个冗余移位寄存器中的第1至6个分别连接clk1、clk2......clk6，每个冗余移位寄存器的两个移位寄存器单元连接同一条时钟信号线。其中，第1和2个移位寄存器中的两个移位寄存器单元的信号输入端INPUT均连接帧开启信号线，也即第1和2个移位寄存器的两个移位寄存器单元响应于帧开启信号。第M个移位寄存器中的第1个所述移位寄存器单元的信号输出端OUTPUT连接第M+2个移位寄存器中的第1个移位寄存器单元的信号输入端INPUT；第M个移位寄存器中的第2个移位寄存器单元的信号输出端OUTPUT连接第M+2个移位寄存器中的第2个移位寄存器单元的信号输入端INPUT；M取1至p-2。第L个移位寄存器中的第1个移位寄存器单元的上拉复位信号端RESET_PU连接第L+3个移位寄存器中的第1个移位寄存器单元的信号输出端OUTPUT；第L个移位寄存器中的第2个移位寄存器单元的上拉复位信号端RESET_PU连接第L+3个移位寄存器中的第2个移位寄存器单元的信号输出端OUTPUT；L取1至p-3。

另外，第p-1和p个移位寄存器中的第1个移位寄存器单元的信号输出端OUTPUT分别连接第1和2个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输入端INPUT；第p-1和p个移位寄存器中的第2个移位寄存器单元的信号输出端OUTPUT分别连接第1和2个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输入端INPUT；第K个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输出端OUTPUT分别连接K+2个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输入端INPUT；第K个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输出端OUTPUT分别连接K+2个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输入端INPUT；K取1、2。第1至3个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输出端OUTPUT分别连接第p-2至p个移位寄存器中的第1个移位寄存器单元的上拉复位信号端RESET_PU；第1至3个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输出端OUTPUT分别连接第p-2至p个移位寄存器中的第2个移位寄存器单元的上拉复位信号端RESET_PU；第4至6个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输出端OUTPUT分别连接第1至3个冗余移位寄存器中的第1个冗余移位寄存器单元的上拉复位信号端RESET_PU；第4至6个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输出端OUTPUT分别连接第1至3个冗余移位寄存器中的第2个冗余移位寄存器单元的上拉复位信号端RESET_PU。

例如：如图12所示，时钟信号线的条数N等于8，8条时钟信号线分别为clk1、clk2......clk8，每组包括两行像素单元，此时j取1、2，也即p个移位寄存器中的每个包括两个移位寄存器单元。此时每相邻的8个移位寄存器分别连接clk1、clk2......clk8，且每个移位寄存器中的两个移位寄存器单元连接同一条时钟信号线；当然，该种显示面板还包括8个冗余移位寄存器，每个冗余移位寄存器同样包括两个移位寄存器单元；8个冗余移位寄存器分别连接clk1、clk2......clk8，每个冗余移位寄存器的两个移位寄存器单元连接同一条时钟信号线。其中，第1至3个移位寄存器中的两个移位寄存器单元的信号输入端INPUT均连接帧开启信号线，也即第1至3个移位寄存器的两个移位寄存器单元响应于帧开启信号。第M个移位寄存器中的第1个所述移位寄存器单元的信号输出端OUTPUT连接第M+3个移位寄存器中的第1个移位寄存器单元的信号输入端INPUT；第M个移位寄存器中的第2个移位寄存器单元的信号输出端OUTPUT连接第M+3个移位寄存器中的第2个移位寄存器单元的信号输入端INPUT；M取1至p-3。第L个移位寄存器中的第1个移位寄存器单元的上拉复位信号端RESET_PU连接第L+4个移位寄存器中的第1个移位寄存器单元的信号输出端OUTPUT；第L个移位寄存器中的第2个移位寄存器单元的上拉复位信号端RESET_PU连接第L+4个移位寄存器中的第2个移位寄存器单元的信号输出端OUTPUT；L取1至p-4。

另外，第p-2至p个移位寄存器中的第1个移位寄存器单元的信号输出端OUTPUT分别连接第1至3个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输入端INPUT；第p-2至p个移位寄存器中的第2个移位寄存器单元的信号输出端OUTPUT连接第1至3个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输入端INPUT；第K个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输出端OUTPUT分别连接第K+3个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输入端INPUT；第K个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输出端OUTPUT分别连接第K+3个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输入端INPUT；K取1至5。第1至4个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输出端OUTPUT分别连接第p-3至p个移位寄存器中的第1个移位寄存器单元的上拉复位信号端RESET_PU；第5至8个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输出端OUTPUT分别连接第1至4个冗余移位寄存器中的第1个冗余移位寄存器单元的上拉复位信号端RESET_PU；第1至4个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输出端OUTPUT分别连接第p-3至p个移位寄存器中的第2个移位寄存器单元的上拉复位信号端RESET_PU；第5至8个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输出端OUTPUT分别连接第1至4个冗余移位寄存器中的第2个冗余移位寄存器单元的上拉复位信号端RESET_PU。

例如：如图13所示，时钟信号线的条数N等于10，10条时钟信号线分别为clk1、clk2......clk10，每组包括两行像素单元，此时j取1、2，也即p个移位寄存器中的每个包括两个移位寄存器单元。此时每相邻的10个移位寄存器分别连接clk1、clk2......clk10，且每个移位寄存器中的两个移位寄存器单元连接同一条时钟信号线；当然，该种显示面板还包括10个冗余移位寄存器，每个冗余移位寄存器同样包括两个移位寄存器单元；第1至10个冗余移位寄存器分别连接clk1、clk2......clk10，每个冗余移位寄存器的两个移位寄存器单元连接同一条时钟信号线。其中，第1至4个移位寄存器中的两个移位寄存器单元的信号输入端INPUT均连接帧开启信号线，也即第1至4个移位寄存器的两个移位寄存器单元响应于帧开启信号。第M个移位寄存器中的第1个所述移位寄存器单元的信号输出端OUTPUT连接第M+4个移位寄存器中的第1个移位寄存器单元的信号输入端INPUT；第M个移位寄存器中的第2个移位寄存器单元的信号输出端OUTPUT连接第M+4个移位寄存器中的第2个移位寄存器单元的信号输入端INPUT；M取1至p-4。第L个移位寄存器中的第1个移位寄存器单元的上拉复位信号端RESET_PU连接第L+5个移位寄存器中的第1个移位寄存器单元的信号输出端OUTPUT；第L个移位寄存器中的第2个移位寄存器单元的上拉复位信号端RESET_PU连接第L+5个移位寄存器中的第2个移位寄存器单元的信号输出端OUTPUT；L取1至p-5。

另外，第p-3至p个移位寄存器中的第1个移位寄存器单元的信号输出端OUTPUT分别连接第1至4个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输入端INPUT；第p-3至p个移位寄存器中的第1个移位寄存器单元的信号输出端OUTPUT连接第1至4个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输入端INPUT；第K个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输出端OUTPUT分别连接K+4个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输入端INPUT；第K个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输出端OUTPUT分别连接K+4个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输入端INPUT；K取1至6。第1至5个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输出端OUTPUT分别连接第p-4至p个移位寄存器中的第1个移位寄存器单元的上拉复位信号端RESET_PU；第1至5个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输出端OUTPUT分别连接第p-4至p个移位寄存器中的第2个移位寄存器单元的上拉复位信号端RESET_PU；第6-10个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输出端OUTPUT分别连接第1至5个冗余移位寄存器中的第1个冗余移位寄存器单元的上拉复位信号端RESET_PU；第6至10个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输出端OUTPUT分别连接第1至5个冗余移位寄存器中的第2个冗余移位寄存器单元的上拉复位信号端RESET_PU。

在另一个示例中，当时钟信号线的条数N为大于或者4的偶数，时钟信号的占空比为50％时；第1至N/2个移位寄存器中的各移位寄存器单元的信号输入端INPUT响应于帧开启信号；第M个移位寄存器中的第j个移位寄存器单元的信号输出端OUTPUT连接第M+N/2个移位寄存器中的第j个移位寄存器单元的信号输入端INPUT；第L个移位寄存器中的第j个移位寄存器单元的上拉复位信号端RESET_PU连接第L+(N/2+1)个移位寄存器中的第j个移位寄存器单元的信号输出端OUTPUT；M取1至p-N/2；L取1至p-(N/2+1)；j取1至q。

另外，由于第p个移位寄存器(最后一级移位寄存器)的信号输出端OUTPUT连接第p-(N/2+1)个移位寄存器单元的上拉复位信号端RESET_PU；故从第p-N/2至P个移位寄存器的各个移位寄存器单元的上拉节点PU没有移位寄存器为之提供复位信号。按照上述推导，第p个移位寄存器的第j个移位寄存器单元的上拉节点PU复位信号端，则需要第p+N/2+1个移位寄存器的第j个移位寄存器单元的信号输出端OUTPUT；同时还要保证第p+N/2+1个移位寄存器的第j个移位寄存器单元能够正常工作，故需要增加N+2个移位寄存器。为此，在一些实施例中，在显示面板中还设置有N+2个冗余移位寄存器，N+2个冗余移位寄存器分别连接中的第1至N个分别连接N条时钟信号线，N+1和N+2分别连接第1和2条时钟信号线，每个冗余移位寄存器包括q个移位寄存器单元(与移位寄存器中的移位寄存器单元相同)。其中，第1至N/2+1个冗余移位寄存器中的第j个冗余移位寄存器单元的信号输出端OUTPUT分别连接第p-N/2至p个移位寄存器中的第j个移位寄存器单元的上拉复位信号端RESET_PU；第N/2+2至N+2个冗余移位寄存器中的第j个冗余移位寄存器单元的信号输出端OUTPUT分别连接第1至N/2+1个所述冗余移位寄存器中的第j个冗余移位寄存器单元的上拉复位信号端RESET_PU；j取1至q。

由此可以看出的是，通过第1至N/2+1个冗余移位寄存器所输出的信号，对第p-N/2至p个移位寄存器进行复位；同时，通过第N/2+2至N+2个冗余移位寄存器输出的信号对第1至N/2+1个冗余移位寄存器进行复位，以保证第1至N/2+1个冗余移位寄存器正常工作。

以下举例对当时钟信号线的条数N为大于或者4的偶数，时钟信号的占空比为50％时，各个移位寄存器的级联关系进行说明。

例如：如图14所示，时钟信号线的条数N等于4，4条时钟信号线分别为clk1、clk2......clk4，每组包括两行像素单元，此时j取1、2，也即P个移位寄存器中的每个包括两个移位寄存器单元。此时，每相邻的4个移位寄存器分别连接clk1、clk2......clk4，且每个移位寄存器中的两个移位寄存器单元连接同一条时钟信号线；当然，该种显示面板还包括6个冗余移位寄存器，每个冗余移位寄存器同样包括两个移位寄存器单元；6个冗余移位寄存器中的第1至4个分别连接clk1、clk2......clk4，第5和6分别连接clk1、clk2；每个冗余移位寄存器的两个移位寄存器单元连接同一条时钟信号线。其中，第1和2个移位寄存器中的两个移位寄存器单元的信号输入端INPUT均连接帧开启信号线，也即第1和2个移位寄存器的两个移位寄存器单元响应于帧开启信号。第M个移位寄存器中的第1个所述移位寄存器单元的信号输出端OUTPUT连接第M+2个移位寄存器中的第1个移位寄存器单元的信号输入端INPUT；第M个移位寄存器中的第2个移位寄存器单元的信号输出端OUTPUT连接第M+2个移位寄存器中的第2个移位寄存器单元的信号输入端INPUT；M取1至p-2。第L个移位寄存器中的第1个移位寄存器单元的上拉复位信号端RESET_PU连接第L+3个移位寄存器中的第1个移位寄存器单元的信号输出端OUTPUT；第L个移位寄存器中的第2个移位寄存器单元的上拉复位信号端RESET_PU连接第L+3个移位寄存器中的第2个移位寄存器单元的信号输出端OUTPUT；L取1至p-3。

另外，第p-1和p个移位寄存器中的第1个移位寄存器单元的信号输出端OUTPUT连接第1和2个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输入端INPUT；第p-1和p个移位寄存器中的第2个移位寄存器单元的信号输出端OUTPUT连接第1和2个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输入端INPUT；第K个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输出端OUTPUT分别连接K+2个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输入端INPUT；第K个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输出端OUTPUT分别连接K+2个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输入端INPUT；K取1至4。第1至3个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输出端OUTPUT分别连接第p-2至p个移位寄存器中的第1个移位寄存器单元的上拉复位信号端RESET_PU；第1至3个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输出端OUTPUT分别连接第p-2至p个移位寄存器中的第2个移位寄存器单元的上拉复位信号端RESET_PU；第4至6个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输出端OUTPUT分别连接第1至3个冗余移位寄存器中的第1个冗余移位寄存器单元的上拉复位信号端RESET_PU；第4至6个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输出端OUTPUT分别连接第1至3个冗余移位寄存器中的第2个冗余移位寄存器单元的上拉复位信号端RESET_PU。

例如：如图15所示，时钟信号线的条数N等于6，6条时钟信号线分别为clk1、clk2......clk6，每组包括两行像素单元，此时j取1、2，也即P个移位寄存器中的每个包括两个移位寄存器单元。此时，每相邻的6个移位寄存器分别连接clk1、clk2......clk6，且每个移位寄存器中的两个移位寄存器单元连接同一条时钟信号线；当然，该种显示面板还包括8个冗余移位寄存器，每个冗余移位寄存器同样包括两个移位寄存器单元；8个冗余移位寄存器中的第1至6个分别连接clk1、clk2......clk6，第7和8个分别连接clk1、clk2；每个冗余移位寄存器的两个移位寄存器单元连接同一条时钟信号线。其中，第1和2个移位寄存器中的两个移位寄存器单元的信号输入端INPUT均连接帧开启信号线，也即第1和2个移位寄存器的两个移位寄存器单元响应于帧开启信号。第M个移位寄存器中的第1个所述移位寄存器单元的信号输出端OUTPUT连接第M+3个移位寄存器中的第1个移位寄存器单元的信号输入端INPUT；第M个移位寄存器中的第2个移位寄存器单元的信号输出端OUTPUT连接第M+3个移位寄存器中的第2个移位寄存器单元的信号输入端INPUT；M取1至p-3。第L个移位寄存器中的第1个移位寄存器单元的上拉复位信号端RESET_PU连接第L+4个移位寄存器中的第1个移位寄存器单元的信号输出端OUTPUT；第L个移位寄存器中的第2个移位寄存器单元的上拉复位信号端RESET_PU连接第L+4个移位寄存器中的第2个移位寄存器单元的信号输出端OUTPUT；L取1至p-4。

另外，第p-2至p个移位寄存器中的第1个移位寄存器单元的信号输出端OUTPUT分别连接第1至3个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输入端INPUT；第p-2至p个移位寄存器中的第2个移位寄存器单元的信号输出端OUTPUT分别连接第1至3个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输入端INPUT；第K个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输出端OUTPUT分别连接第K+3个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输入端INPUT；第K个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输出端OUTPUT分别连接第K+3个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输入端INPUT；K取1至3。第1至4个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输出端OUTPUT分别连接第p-3至p个移位寄存器中的第1个移位寄存器单元的上拉复位信号端RESET_PU；第1至4个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输出端OUTPUT分别连接第p-3至p个移位寄存器中的第2个移位寄存器单元的上拉复位信号端RESET_PU；第5至8个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输出端OUTPUT分别连接第1至4个冗余移位寄存器中的第1个冗余移位寄存器单元的上拉复位信号端RESET_PU；第5至8个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输出端OUTPUT分别连接第1至4个冗余移位寄存器中的第2个冗余移位寄存器单元的上拉复位信号端RESET_PU。

例如：如图16所示，时钟信号线的条数N等于8，8条时钟信号线分别为clk1、clk2......clk8，每组包括两行像素单元，此时j取1、2，也即p个移位寄存器中的每个包括两个移位寄存器单元。此时每相邻的8个移位寄存器分别连接clk1、clk2......clk8，且每个移位寄存器中的两个移位寄存器单元连接同一条时钟信号线；当然，该种显示面板还包括10个冗余移位寄存器，每个冗余移位寄存器同样包括两个移位寄存器单元；8个冗余移位寄存器中的第1至8个分别连接clk1、clk2......clk8，第9和10个分别连接clk1、clk2；每个冗余移位寄存器的两个移位寄存器单元连接同一条时钟信号线。其中，第1至4个移位寄存器中的两个移位寄存器单元的信号输入端INPUT均连接帧开启信号线，也即第1至4个移位寄存器的两个移位寄存器单元响应于帧开启信号。第M个移位寄存器中的第1个所述移位寄存器单元的信号输出端OUTPUT连接第M+4个移位寄存器中的第1个移位寄存器单元的信号输入端INPUT；第M个移位寄存器中的第2个移位寄存器单元的信号输出端OUTPUT连接第M+4个移位寄存器中的第2个移位寄存器单元的信号输入端INPUT；M取1至p-4。第L个移位寄存器中的第1个移位寄存器单元的上拉复位信号端RESET_PU连接第L+5个移位寄存器中的第1个移位寄存器单元的信号输出端OUTPUT；第L个移位寄存器中的第2个移位寄存器单元的上拉复位信号端RESET_PU连接第L+5个移位寄存器中的第2个移位寄存器单元的信号输出端OUTPUT；L取1至p-5。

另外，第p-3至p个移位寄存器中的第1个移位寄存器单元的信号输出端OUTPUT分别连接第1至4个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输入端INPUT；第p-3至p个移位寄存器中的第2个移位寄存器单元的信号输出端OUTPUT连接第1至4个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输入端INPUT；第K个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输出端OUTPUT分别连接K+4个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输入端INPUT；第K个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输出端OUTPUT分别连接K+4个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输入端INPUT；K取1至6。第1至5个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输出端OUTPUT分别连接第p-4至p个移位寄存器中的第2个移位寄存器单元的上拉复位信号端RESET_PU；第1至5个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输出端OUTPUT分别连接第p-4至p个移位寄存器中的第1个移位寄存器单元的上拉复位信号端RESET_PU；第6至10个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输出端OUTPUT分别连接第1至5个冗余移位寄存器中的第1个冗余移位寄存器单元的上拉复位信号端RESET_PU；第6至10个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输出端OUTPUT分别连接第1至5个冗余移位寄存器中的第2个冗余移位寄存器单元的上拉复位信号端RESET_PU。

例如：如图17所示，时钟信号线的条数N等于10，10条时钟信号线分别为clk1、clk2......clk10，每组包括两行像素单元，此时j取1、2，也即p个移位寄存器中的每个包括两个移位寄存器单元。此时每相邻的10个移位寄存器分别连接clk1、clk2......clk10，且每个移位寄存器中的两个移位寄存器单元连接同一条时钟信号线；当然，该种显示面板还包括12个冗余移位寄存器，每个冗余移位寄存器同样包括两个移位寄存器单元；12个冗余移位寄存器第1至10个分别连接clk1、clk2......clk10，第11至12个分别连接clk1、clk2；每个冗余移位寄存器的两个移位寄存器单元连接同一条时钟信号线。其中，第1至5个移位寄存器中的两个移位寄存器单元的信号输入端INPUT均连接帧开启信号线，也即第1至5个移位寄存器的两个移位寄存器单元响应于帧开启信号。第M个移位寄存器中的第1个所述移位寄存器单元的信号输出端OUTPUT连接第M+5个移位寄存器中的第1个移位寄存器单元的信号输入端INPUT；第M个移位寄存器中的第2个移位寄存器单元的信号输出端OUTPUT连接第M+5个移位寄存器中的第2个移位寄存器单元的信号输入端INPUT；M取1至p-5。第L个移位寄存器中的第1个移位寄存器单元的上拉复位信号端RESET_PU连接第L+6个移位寄存器中的第1个移位寄存器单元的信号输出端OUTPUT；第L个移位寄存器中的第2个移位寄存器单元的上拉复位信号端RESET_PU连接第L+6个移位寄存器中的第2个移位寄存器单元的信号输出端OUTPUT；L取1至p-6。

另外，第p-4至p个移位寄存器中的第1个移位寄存器单元的信号输出端OUTPUT分别连接第1至5个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输入端INPUT；第p-4至p个移位寄存器中的第1个移位寄存器单元的信号输出端OUTPUT连接第1至5个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输入端INPUT；第K个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输出端OUTPUT分别连接K+5个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输入端INPUT；第K个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输出端OUTPUT分别连接K+5个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输入端INPUT；K取1至7。第1至6个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输出端OUTPUT分别连接第p-5至p个移位寄存器中的第1个移位寄存器单元的上拉复位信号端RESET_PU；第1-6个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输出端OUTPUT分别连接第p-5至p个移位寄存器中的第2个移位寄存器单元的上拉复位信号端RESET_PU；第7至12个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输出端OUTPUT分别连接第1至6个冗余移位寄存器中的第1个冗余移位寄存器单元的上拉复位信号端RESET_PU；第7至12个冗余移位寄存器中的第2个冗余移位寄存器单元的信号输出端OUTPUT分别连接第1至6个冗余移位寄存器中的第2个冗余移位寄存器单元的上拉复位信号端RESET_PU。

当每个移位寄存器包括1个移位寄存器单元和q个子信号输出端OUTPUT时，时钟信号线的条数N大于或者等于4的偶数，时钟信号的占空比分别为30％、40％、50％时，对各个移位寄存器单元单元之间的级联关系进行说明。图18中仅以q为2，即每个移位寄存器包括1个移位寄存器单元和2个信号输出端OUTPUT为例。在以下描述中所涉及的某一个移位寄存器单元则是指其所属移位寄存器的移位寄存器单元。

在一个示例中，当时钟信号线的条数N为大于或者6的偶数，时钟信号的占空比为30％时；第1至(N-4)/2个移位寄存器单元的信号输入端INPUT响应于帧开启信号；第M个移位寄存器单元的信号输出端OUTPUT连接第M+(N-4)/2个移位寄存器单元的信号输入端INPUT；第L个移位寄存器单元的上拉复位信号端RESET_PU连接第L+(N/2-1)个移位寄存器单元的信号输出端OUTPUT；M取1至p-(N-4)/2；L取1至p-(N/2-1)；j取1至q。

另外，由于第p个移位寄存器单元(最后一级移位寄存器单元)的信号输出端OUTPUT连接第p-(N/2-1)个移位寄存器单元的上拉复位信号端RESET_PU；故从第p-(N/2-2)至P个移位寄存器单元的各个移位寄存器单元的上拉节点PU没有移位寄存器为之提供复位信号。按照上述推导，第p个移位寄存器单元的上拉节点PU复位信号端，则需要第p+(N/2-1)个移位寄存器单元的信号输出端OUTPUT；同时还要保证第p+(N/2-1)个移位寄存器单元能够正常工作，故需要增加N-2个移位寄存器也即增加N-2个冗余移位寄存器单元。为此，在一些实施例中，在显示面板中还设置有N-2个冗余移位寄存器，N-2个移位寄存器分别连接N-2条时钟信号线，每个冗余移位寄存器包括1个移位寄存器单元(与移位寄存器中的移位寄存器单元相同，为了与上述移位寄存器单元相区分，将冗余移位寄存器称之为冗余移位寄存器单元)，其中，第1至N/2-1个冗余移位寄存器单元的信号输出端OUTPUT分别连接第p-N/2至p个移位寄存器单元的上拉复位信号端RESET_PU；第N/2至N-2个冗余移位寄存器单元的信号输出端OUTPUT分别连接第1至N/2-1个所述冗余移位寄存器单元的上拉复位信号端RESET_PU；j取1至q。

由此可以看出的是，通过第1至N/2-1个冗余移位寄存器单元所输出的信号，对第p-(N/2-2)至p个移位寄存器单元进行复位；同时，通过第N/2至N-2个冗余移位寄存器单元输出的信号对第1至N/2-1个冗余移位寄存器单元进行复位，以保证第1至N/2-1个冗余移位寄存器单元正常工作。

以下举例对当时钟信号线的条数N为大于或者6的偶数，时钟信号的占空比为30％时，各个移位寄存器的级联关系进行说明。

例如：如图19所示，时钟信号线的条数N等于6，6条时钟信号线分别为clk1、clk2......clk6，每组包括两行像素单元，此时j取1、2，也即每个移位寄存器中均包括1个移位寄存器单元。此时，每相邻的6个移位寄存器单元分别连接clk1、clk2......clk6；当然，该种显示面板还包括4个冗余移位寄存器，每个冗余移位寄存器同样均包括1移位寄存器单元，称之为冗余移位寄存器单元；4个冗余移位寄存器单元分别连接clk1、clk2......clk4。其中，第1个移位寄存器单元的信号输入端INPUT均连接帧开启信号线，也即第1个移位寄存器单元响应于帧开启信号。第M个移位寄存单元的信号输出端OUTPUT连接第M+1个移位寄存器单元的信号输入端INPUT；M取1至p-1。第L个移位寄存器单元的上拉复位信号连接第L+2个移位寄存器单元的信号输出端OUTPUT；L取1至p-2。

另外，第p个移位寄存器单元的信号输出端OUTPUT连接第1个冗余移位寄存单元的信号输入端INPUT；第K个冗余移位寄存器单元的信号输出端OUTPUT分别连接K+1个冗余移位寄存器单元的信号输入端INPUT；K取1至3。第1和2个冗余移位寄存器单元的信号输出端OUTPUT分别连接第p-1和p个移位寄存器单元的上拉复位信号端RESET_PU；第3和4个冗余移位寄存器单元的信号输出端OUTPUT分别连接第1和2个冗余移位寄存器单元的上拉复位信号端RESET_PU。

例如：如图20所示，时钟信号线的条数N等于8，8条时钟信号线分别为clk1、clk2......clk8，每组包括两行像素单元，此时j取1、2，也即p个移位寄存器中的每个包括1个移位寄存器单元和2个子信号输出端OUTPUT。此时每相邻的8个移位寄存器单元分别连接clk1、clk2......clk8；当然，该种显示面板还包括6个冗余移位寄存器，每个冗余移位寄存器均包括1个冗余移位寄存器单元；6个冗余移位寄存器单元分别连接clk1、clk2......clk6。其中，第1和2个移位寄存器单元的信号输入端INPUT均连接帧开启信号线，也即第1和2个移位寄存器单元响应于帧开启信号。第M个移位寄存器单元的信号输出端OUTPUT连接第M+2个移位寄存器单元的信号输入端INPUT；M取1至p-2。第L个移位寄存器单元的上拉复位信号端RESET_PU连接第L+3个移位寄存器单元的信号输出端OUTPUT；第L个移位寄存器单元的上拉复位信号连接第L+3个移位寄存器单元的信号输出端OUTPUT；L取1至p-3。

另外，第p-1和p个移位寄存器单元的信号输出端OUTPUT分别连接第1和2个冗余移位寄存器单元的信号输入端INPUT；第K个冗余移位寄存器单元的信号输出端OUTPUT分别连接K+2个冗余移位寄存器单元的信号输入端INPUT；K取1至4。第1至3个冗余移位寄存单元的信号输出端OUTPUT分别连接第p-2至p个移位寄存器单元的上拉复位信号；第4至6个冗余移位寄存器单元的信号输出端OUTPUT分别连接第1至3个冗余移位寄存器单元的上拉复位信号端RESET_PU。

例如：如图21所示，时钟信号线的条数N等于10，10条时钟信号线分别为clk1、clk2......clk10，每组包括两行像素单元，此时j取1、2，也即p个移位寄存器中的每个包括1个移位寄存器单元和2个子信号输出端OUTPUT。此时每相邻的10个移位寄存器单元分别连接clk1、clk2......clk10；当然，该种显示面板还包括8个冗余移位寄存器，每个冗余移位寄存器均包括1个冗余移位寄存器单元；第1至8个冗余移位寄存器单元分别连接clk1、clk2......clk8。其中，第1至3个移位寄存器单元的信号输入端INPUT均连接帧开启信号线，也即第1至3个移位寄存器单元响应于帧开启信号。第M个移位寄存器单元的信号输出端OUTPUT连接第M+3个移位寄存器单元的信号输入端INPUT；M取1至p-3。第L个移位寄存器单元的上拉复位信号端RESET_PU连接第L+4个移位寄存器单元的信号输出端OUTPUT；L取1至p-4。

另外，第p-2至p个移位寄存器单元的信号输出端OUTPUT分别连接第1至3个冗余移位寄存器单元的信号输入端INPUT；第K个冗余移位寄存器单元的信号输出端OUTPUT分别连接第K+3个冗余移位寄存器单元的信号输入端INPUT；K取1至5。第1至4个冗余移位寄存器单元的信号输出端OUTPUT分别连接第p-3至p个移位寄存器单元的上拉复位信号端RESET_PU；第5至8个冗余移位寄存器单元的信号输出端OUTPUT分别连接第1至4个冗余移位寄存器单元的上拉复位信号端RESET_PU。

在另一个示例中，当时钟信号线的条数N为大于或者4的偶数，时钟信号的占空比为40％时；第1至(N-2)/2个移位寄存器中的移位寄存器单元的信号输入端INPUT响应于帧开启信号；第M个移位寄存器单元的信号输出端OUTPUT连接第M+(N-2)/2个移位寄存器单元的信号输入端INPUT；第L个移位寄存器单元的上拉复位信号端RESET_PU连接第L+N/2个移位寄存器单元的信号输出端OUTPUT；M取1至p-(N-2)/2；L取1至p-N/2。

另外，由于第p个移位寄存器单元(最后一级移位寄存器单元)的信号输出端OUTPUT连接第p-N/2个移位寄存器单元的上拉复位信号端RESET_PU；故从第p-N/2+1至P个移位寄存器单元的上拉节点PU没有移位寄存器单元为之提供复位信号。按照上述推导，第p个移位寄存器单元的上拉节点PU复位信号端，则需要第p+N/2个移位寄存器单元的信号输出端OUTPUT；同时还要保证第p+N/2个移位寄存器单元能够正常工作，故需要增加N个移位寄存器。为此，在一些实施例中，在显示面板中还设置有N个冗余移位寄存器，N个冗余移位寄存器分别连接N条时钟信号线，每个冗余移位寄存器包括1个冗余移位寄存器单元(与移位寄存器中的移位寄存器单元相同)。其中，第1至N/2个冗余移位寄存器单元的信号输出端OUTPUT分别连接第p-N/2+1至p个移位寄存器单元的上拉复位信号端RESET_PU；第N/2+1至N个冗余移位寄存器单元的信号输出端OUTPUT分别连接第1至N/2个冗余移位寄存单元的上拉复位信号端RESET_PU。

由此可以看出的是，通过第1至N/2个冗余移位寄存器所输出的信号，对第p-N/2+1至p个移位寄存器进行复位；同时，通过第N/2+1至N个冗余移位寄存器输出的信号对第1至N/2个冗余移位寄存器进行复位，以保证第1至N/2个冗余移位寄存器正常工作。

以下举例对当时钟信号线的条数N为大于或者4的偶数，时钟信号的占空比为40％时，各个移位寄存器的级联关系进行说明。

例如：如图22所示，时钟信号线的条数N等于4，4条时钟信号线分别为clk1、clk2......clk4，每组包括两行像素单元，此时j取1、2，也即每个移位寄存器均包括1个移位寄存器单元和2个子信号输出端OUTPUT。此时，每相邻的4个移位寄存器分别连接clk1、clk2......clk4，且每个移位寄存器中的两个移位寄存器单元连接同一条时钟信号线；当然，该种显示面板还包括4个冗余移位寄存器，每个冗余移位寄存器均包括1个冗余移位寄存器单元；4个冗余移位寄存器单元分别连接clk1、clk2......clk4。其中，第1个移位寄存器中的两个移位寄存器单元的信号输入端INPUT均连接帧开启信号线，也即第1个移位寄存器单元响应于帧开启信号。第M个移位寄存器单元的信号输出端OUTPUT连接第M+1个移位寄存器单元的信号输入端INPUT；M取1至p-1。第L个移位寄存单元的上拉复位信号端RESET_PU连接第L+2个移位寄存器单元的信号输出端OUTPUT；L取1至p-2。

另外，第p个移位寄存器单元的信号输出端OUTPUT连接第1个冗余移位寄存器单元的信号输入端INPUT；第K个冗余移位寄存器单元的信号输出端OUTPUT分别连接K+1个冗余移位寄存器单元的信号输入端INPUT；K取1至3。第1和2个冗余移位寄存器单元的信号输出端OUTPUT分别连接第p-1和p个移位寄存器单元的上拉复位信号端RESET_PU；第3和4个冗余移位寄存器单元的信号输出端OUTPUT分别连接第1和2个冗余移位寄存器单元的上拉复位信号端RESET_PU。

例如：如图23所示，时钟信号线的条数N等于6，6条时钟信号线分别为clk1、clk2......clk6，每组包括两行像素单元，此时j取1、2，也即每个移位寄存器均包括1个移位寄存器单元和2个子信号输出端OUTPUT。此时，每相邻的6个移位寄存器单元分别连接clk1、clk2......clk6；当然，该种显示面板还包括6个冗余移位寄存器，每个冗余移位寄存器均包括1个冗余移位寄存器单元；6个冗余移位寄存器单元分别连接clk1、clk2......clk6。其中，第1和2个移位寄存器单元的信号输入端INPUT均连接帧开启信号线，也即第1和2个移位寄存器单元响应于帧开启信号。第M个移位寄存器单元的信号输出端OUTPUT连接第M+2个移位寄存器单元的信号输入端INPUT；M取1至p-2。第L个移位寄存器单元的上拉复位信号端RESET_PU连接第L+3个移位寄存器单元的信号输出端OUTPUT；L取1至p-3。

另外，第p-1和p个移位寄存器单元的信号输出端OUTPUT分别连接第1和2个冗余移位寄存器单元的信号输入端INPUT；第K个冗余移位寄存器单元的信号输出端OUTPUT分别连接K+2个冗余移位寄存器单元的信号输入端INPUT；K取1、2。第1至3个冗余移位寄存器单元的信号输出端OUTPUT分别连接第p-2至p个移位寄存器单元的上拉复位信号端RESET_PU；第4至6个冗余移位寄存器单元的信号输出端OUTPUT分别连接第1至3个冗余移位寄存器单元的上拉复位信号端RESET_PU。

例如：如图24所示，时钟信号线的条数N等于8，8条时钟信号线分别为clk1、clk2......clk8，每组包括两行像素单元，此时j取1、2，也即每个移位寄存器包括1个移位寄存器单元和2个子信号输出端OUTPUT。此时每相邻的8个移位寄存器单元分别连接clk1、clk2......clk8；当然，该种显示面板还包括8个冗余移位寄存器，每个冗余移位寄存器均包括1个冗余移位寄存器单元；8个冗余冗余移位寄存器单元分别连接clk1、clk2......clk8，每个冗余移位寄存器单元的两个移位寄存器单元连接同一条时钟信号线。其中，第1至3个移位寄存器单元的信号输入端INPUT均连接帧开启信号线，也即第1至3个移位寄存器单元响应于帧开启信号。第M个移位寄存器单元的信号输出端OUTPUT连接第M+3个移位寄存器单元的信号输入端INPUT；M取1至p-3。第L个移位寄存器单元的上拉复位信号端RESET_PU连接第L+4个移位寄存器单元的信号输出端OUTPUT；L取1至p-4。

另外，第p-2至p个移位寄存器单元的信号输出端OUTPUT分别连接第1至3个冗余移位寄存器单元的信号输入端INPUT；第K个冗余移位寄存器单元的信号输出端OUTPUT分别连接第K+3个冗余移位寄存器单元的信号输入端INPUT；K取1至5。第1至4个冗余移位寄存器单元的信号输出端OUTPUT分别连接第p-3至p个移位寄存器单元的上拉复位信号端RESET_PU；第5至8个冗余移位寄存器单元的信号输出端OUTPUT分别连接第1至4个冗余移位寄存器单元的上拉复位信号端RESET_PU；

例如：如图25所示，时钟信号线的条数N等于10，10条时钟信号线分别为clk1、clk2......clk10，每组包括两行像素单元，此时j取1、2，也即每个移位寄存器均包括1个移位寄存器单元和2个子信号输出端OUTPUT。此时每相邻的10个移位寄存器单元分别连接clk1、clk2......clk10；当然，该种显示面板还包括10个冗余移位寄存器，每个冗余移位寄存器包括1个移位寄存器单元；第1至10个冗余移位寄存器单元分别连接clk1、clk2......clk10。其中，第1至4个移位寄存器单元的信号输入端INPUT均连接帧开启信号线，也即第1至4个移位寄存器单元响应于帧开启信号。第M个移位寄存器单元的信号输出端OUTPUT连接第M+4个移位寄存器单元的信号输入端INPUT；M取1至p-4。第L个移位寄存器单元的上拉复位信号端RESET_PU连接第L+5个移位寄存器单元的信号输出端OUTPUT；L取1至p-5。

另外，第p-3至p个移位寄存器单元的信号输出端OUTPUT分别连接第1至4个冗余移位寄存器单元的信号输入端INPUT；第K个冗余移位寄存器单元的信号输出端OUTPUT分别连接K+4个冗余移位寄存器单元的信号输入端INPUT；K取1至6。第1至5个冗余移位寄存器单元的信号输出端OUTPUT分别连接第p-4至p个移位寄存器单元的上拉复位信号端RESET_PU；第6-10个冗余移位寄存器单元的信号输出端OUTPUT分别连接第1至5个冗余移位寄存器单元的上拉复位信号端RESET_PU。

在另一个示例中，当时钟信号线的条数N为大于或者4的偶数，时钟信号的占空比为50％时；第1至N/2个移位寄存器中的移位寄存器单元的信号输入端INPUT响应于帧开启信号；第M个移位寄存器单元的信号输出端OUTPUT连接第M+N/2个移位寄存器单元的信号输入端INPUT；第L个移位寄存器单元的上拉复位信号端RESET_PU连接第L+(N/2+1)个移位寄存器单元的信号输出端OUTPUT；M取1至p-N/2；L取1至p-(N/2+1)。

另外，由于第p个移位寄存器单元(最后一级移位寄存器单元)的信号输出端OUTPUT连接第p-(N/2+1)个移位寄存器单元的上拉复位信号端RESET_PU；故从第p-N/2至P个移位寄存器单元的上拉节点PU没有移位寄存器单元为之提供复位信号。按照上述推导，第p个移位寄存器单元的上拉节点PU复位信号端，则需要第p+N/2+1个移位寄存器单元的信号输出端OUTPUT；同时还要保证第p+N/2+1个移位寄存器单元能够正常工作，故需要增加N+2个移位寄存器单元。为此，在一些实施例中，在显示面板中还设置有N+2个冗余移位寄存器，每个冗余移位寄存器均包括1个冗余移位寄存器单元(与移位寄存器中的移位寄存器单元相同)，N+2个冗余移位寄存器单元中的第1至N个分别连接N条时钟信号线，第N+1和N+2个分别连接第1和2条时钟信号线。其中，第1至N/2+1个冗余移位寄存器单元的信号输出端OUTPUT分别连接第p-N/2至p个移位寄存器单元的上拉复位信号端RESET_PU；第N/2+2至N+2个冗余移位寄存器单元的信号输出端OUTPUT分别连接第1至N/2+1个所述冗余移位寄存器单元的上拉复位信号端RESET_PU。

由此可以看出的是，通过第1至N/2+1个冗余移位寄存器所输出的信号，对第p-N/2至p个移位寄存器进行复位；同时，通过第N/2+2至N+2个冗余移位寄存器输出的信号对第1至N/2+1个冗余移位寄存器进行复位，以保证第1至N/2+1个冗余移位寄存器正常工作。

以下举例对当时钟信号线的条数N为大于或者4的偶数，时钟信号的占空比为50％时，各个移位寄存器的级联关系进行说明。

例如：如图26所示，时钟信号线的条数N等于4，4条时钟信号线分别为clk1、clk2......clk4，每组包括两行像素单元，此时j取1、2，也即每个移位寄存器均包括1个移位寄存器单元。此时，每相邻的4个移位寄存器单元分别连接clk1、clk2......clk4；当然，该种显示面板还包括6个冗余移位寄存器，每个冗余移位寄存器均包括1个冗余移位寄存器单元；6个冗余移位寄存器单元中的第1至4个分别连接clk1、clk2......clk4，第5和6个分别连接clk1、clk2。其中，第1和2个移位寄存器单元的信号输入端INPUT均连接帧开启信号线，也即第1和2个移位寄存器单元响应于帧开启信号。第M个移位寄存器单元的信号输出端OUTPUT连接第M+2个移位寄存器单元的信号输入端INPUT；M取1至p-2。第L个移位寄存器单元的上拉复位信号端RESET_PU连接第L+3个移位寄存器单元的信号输出端OUTPUT；L取1至p-3。

另外，第p-1和p个移位寄存器单元的信号输出端OUTPUT连接第1和2个冗余移位寄存器单元的信号输入端INPUT；第K个冗余移位寄存器单元的信号输出端OUTPUT分别连接K+2个冗余移位寄存器单元的信号输入端INPUT；K取1至4。第1至3个冗余移位寄存器单元的信号输出端OUTPUT分别连接第p-2至p个移位寄存器单元的上拉复位信号端RESET_PU；第4至6个冗余移位寄存器单元的信号输出端OUTPUT分别连接第1至3个冗余移位寄存器单元的上拉复位信号端RESET_PU。

例如：如图27所示，时钟信号线的条数N等于6，6条时钟信号线分别为clk1、clk2......clk6，每组包括两行像素单元，此时j取1、2，也即每个移位寄存器中均包括1个移位寄存器单元和2个子信号输出端OUTPUT。此时，每相邻的6个移位寄存器单元分别连接clk1、clk2......clk6；当然，该种显示面板还包括8个冗余移位寄存器，每个冗余移位寄存器均包括1个冗余移位寄存器单元；8个冗余移位寄存器中的第1至6个分别连接clk1、clk2......clk6，第7和8个分别连接clk1、clk2。其中，第1和2个移位寄存器单元的信号输入端INPUT均连接帧开启信号线，也即第1和2个移位寄存单元响应于帧开启信号。第M个移位寄存器单元的信号输出端OUTPUT连接第M+3个移位寄存器单元的信号输入端INPUT；M取1至p-3。第L个移位寄存器单元的上拉复位信号端RESET_PU连接第L+4个移位寄存器单元的信号输出端OUTPUT；L取1至p-4。

另外，第p-2至p个移位寄存器单元的信号输出端OUTPUT分别连接第1至3个冗余移位寄存器单元的信号输入端INPUT；第K个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输出端OUTPUT分别连接第K+3个冗余移位寄存器中的第1个冗余移位寄存器单元的信号输入端INPUT；K取1至3。第1至4个冗余移位寄存器单元的信号输出端OUTPUT分别连接第p-3至p个移位寄存器单元的上拉复位信号端RESET_PU；第5至8个冗余移位寄存器单元的信号输出端OUTPUT分别连接第1至4个冗余移位寄存器单元的上拉复位信号端RESET_PU。

例如：如图28所示，时钟信号线的条数N等于8，8条时钟信号线分别为clk1、clk2......clk8，每组包括两行像素单元，此时j取1、2，也即每个移位寄存器均包括1个移位寄存器单元和2个子信号输出端OUTPUT。此时每相邻的8个移位寄存器单元分别连接clk1、clk2......clk8；当然，该种显示面板还包括10个冗余移位寄存器，每个冗余移位寄存器均包括1个冗余移位寄存器单元；10个冗余移位寄存器单元中的第1至8个分别连接clk1、clk2......clk8，第9和10个分别连接clk1、clk2。其中，第1至4个移位寄存器单元的信号输入端INPUT均连接帧开启信号线，也即第1至4个移位寄存器单元响应于帧开启信号。第M个移位寄存器单元的信号输出端OUTPUT连接第M+4个移位寄存器单元的信号输入端INPUT；M取1至p-4。第L个移位寄存器单元的上拉复位信号端RESET_PU连接第L+5个移位寄存器单元的信号输出端OUTPUT；L取1至p-5。

另外，第p-3至p个移位寄存器单元的信号输出端OUTPUT分别连接第1至4个冗余移位寄存器单元的信号输入端INPUT；第K个冗余移位寄存器单元的信号输出端OUTPUT分别连接K+4个冗余移位寄存器单元的信号输入端INPUT；K取1至6。第1至5个冗余移位寄存器单元的信号输出端OUTPUT分别连接第p-4至p个移位寄存器单元的上拉复位信号端RESET_PU；第6至10个冗余移位寄存器单元的信号输出端OUTPUT分别连接第1至5个冗余移位寄存器单元的上拉复位信号端RESET_PU。

例如：如图29所示，时钟信号线的条数N等于10，10条时钟信号线分别为clk1、clk2......clk10，每组包括两行像素单元，此时j取1、2，也即每个移位寄存器均包括1个移位寄存器单元和2个子信号输出端OUTPUT。此时每相邻的10个移位寄存器单元分别连接clk1、clk2......clk10；当然，该种显示面板还包括12个冗余移位寄存器，每个冗余移位寄存器均包括1个冗余移位寄存器单元；12个冗余移位寄存器单元第1至10个分别连接clk1、clk2......clk10，第11至12个分别连接clk1、clk2。其中，第1至5个移位寄存器单元的信号输入端INPUT均连接帧开启信号线，也即第1至5个移位寄存器单元响应于帧开启信号。第M个移位寄存器单元的信号输出端OUTPUT连接第M+5个移位寄存器单元的信号输入端INPUT；M取1至p-5。第L个移位寄存器单元的上拉复位信号端RESET_PU连接第L+6个移位寄存器单元的信号输出端OUTPUT；L取1至p-6。

另外，第p-4至p个移位寄存器单元的信号输出端OUTPUT分别连接第1至5个冗余移位寄存器单元的信号输入端INPUT；第K个冗余移位寄存器单元的信号输出端OUTPUT分别连接K+5个冗余移位寄存器单元的信号输入端INPUT；K取1至7。第1至6个冗余移位寄存单元的信号输出端OUTPUT分别连接第p-5至p个移位寄存器单元的上拉复位信号端RESET_PU；第7至12个冗余移位寄存器单元的信号输出端OUTPUT分别连接第1至6个冗余移位寄存器单元的上拉复位信号端RESET_PU。

第二方面，本公开实施例提供一种显示装置，其包括上述的任意一种显示面板。

该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

当然，本实施例的显示装置中还可以包括其他常规结构，如电源单元、显示驱动单元等。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。