一种宇航用SRAM抗干扰能力测试方法和装置

技术领域

本发明涉及存储器抗干扰测试领域，特别是一种宇航用SRAM抗干扰能力测试方法和装置。

背景技术

SRAM作为一种重要的存储介质，已经被广泛应用到计算机、移动电子设备、航空工业等领域，常被用作航天电子系统中数据信息的存储。由于宇航器件特殊的工作环境，例如：器件工作过程中不可拆卸替换以及空间辐射等条件。这一方面要求存储器具有较高的可靠性，因此在SRAM正式应用到航天型号任务之前，需要对存储器开展一系列的可靠性评价，尤其是抗干扰能力进行测试。。在此之前，存储器的抗干扰能力测试仅在典型应用环境下进行基本读写功能验证，而没有全面的评价方法，判断准则和可实现噪声注入的测试系统。

发明内容

本发明解决的技术问题是：克服现有技术的不足，提供了一种宇航用SRAM抗干扰能力测试方法，能够全面的对器件的抗干扰能力进行评价。

本发明的技术解决方案是：一种宇航用SRAM抗干扰能力测试方法，所述测试方法包括抗地址信号干扰能力测试、抗电源信号干扰能力测试、抗地弹干扰能力测试；

S1、将被测SRAM的电源电压设置为推荐电源电压条件；

S2、对被测SRAM进行写入操作，将随机数据写入SRAM；

S3、对被测SRAM进行读取操作，将读取的数据进行保存；

S4、将噪声信号注入被测SRAM的被测引脚；

S5、对被测SRAM进行读取操作，与S3中保存的数据进行比较，结果一致则继续测试，若不一致则根据被测引脚类型判断是否停止测试，若被测引脚为电源引脚或地引脚，结果不一致则器件抗干扰能力存在问题，停止测试；若被测引脚为地址引脚，结果不一致则去掉注入的噪声信号再次进行读取，结果一致则继续测试，结果不一致则器件抗干扰能力存在问题，停止测试；

S6、调整被测SRAM的噪声信号条件，重复S4-S5；

S7、调整被测SRAM的电源电压条件，重复S2-S6。

对被测SRAM的抗地址信号干扰能力、抗电源信号干扰能力、抗地弹干扰能力进行测试时，被测引脚分别地址引脚、电源引脚、地引脚。

本发明进一步改进为：

对被测SRAM的抗地址信号干扰能力进行测试时，噪声信号类型为随机噪声，脉冲宽度从1ns步进至7ns，频率为250-300MHz，噪声信号幅值应在地址信号的沿变非单调变化的条件下，使地址信号低电平大于V

所述地址引脚包括行地址引脚、列地址引脚、块地址引脚，对被测SRAM的抗地址信号干扰能力进行测试时，在S4中依次将噪声信号注入被测SRAM的行地址引脚、列地址引脚、块地址引脚，重复S4-S5，分别进行测试。

所述S7中，调整被测SRAM的电源电压条件包括将电源电压分别调整为推荐电源电压条件的最大值和最小值。

对被测SRAM的抗电源信号干扰能力进行测试时，噪声信号类型为随机噪声，脉冲宽度为5-10ns，频率为250-300MHz，噪声信号幅值使被测SRAM的电源信号峰峰值为10％V

对被测SRAM的抗地弹干扰能力进行测试时，噪声信号类型为随机噪声，脉冲宽度为5-10ns，频率为250-300MHz，噪声信号幅值使被测SRAM的电源信号峰峰值为10％ V

本发明还提供一种宇航用SRAM抗干扰能力测试装置，包括：

PC机，用于提供控制的软件界面，发送控制指令至单片机，接收单片机上传的测试数据并分别显示；控制信号发生器产生噪声信号；

单片机，用于接收PC机的控制指令，根据控制指令向控制FPGA发出控制信号；接收控制FPGA采集的测试数据，并上传至PC机；

控制FPGA，接收单片机的控制信号，根据控制信号设置被测SRAM的工作条件；采集被测SRAM的工作参数，并将采集的数据发送至单片机；

信号发生器，用于在PC机控制下产生噪声信号；将产生的噪声信号注入至被测SRAM的相应引脚；

示波器，截取被测SRAM相应引脚的波形。

本发明与现有技术相比的优点在于：

针对SRAM的抗干扰能力从地址信号、电源信号以及地信号进行全面评价，提出测试方法以及判据，并且搭建了一套可调谐的噪声注入系统完成测试。

附图说明

图1为本发明宇航用SRAM抗干扰能力测试方法示意图；

图2为本发明宇航用SRAM抗干扰能力测试装置原理图；

图3为本发明抗地址信号干扰能力测试时噪声信号示意图。

具体实施方式

为了更好地了解本发明的技术方案，下面结合附图，对本发明实施例进行具体阐述。

如图1所示，宇航用存储器抗干扰能力测试方法主要分为三个部分，分别是：宇航用存储器抗地址信号干扰能力测试；宇航用存储器抗电源信号干扰能力测试；宇航用存储器抗地弹干扰能力测试。

宇航用SRAM抗地址信号干扰能力测试方法如下：

(1)在V

(2)通过PC机控制测试装置，对被测SRAM以52.6MHz频率进行读取操作，并在PC机上保存读取的数据；

(3)将信号发生器输出的噪声信号注入SRAM的行地址引脚；设置噪声信号的脉冲宽度为1ns，同时使地址信号低电平噪声信号大于0.3*3.3V(即被测SRAM的V

(4)对被测器件进行读取操作，与步骤(2)中得到的结果相比较，结果一致则继续测试；若不一致则去掉噪声信号再次进行读取操作，并与步骤(2)中得到的结果相比较，结果一致则继续测试，若不一致则器件抗干扰能力存在问题，停止测试；

(5)将信号发生器输出的噪声信号注入SRAM的列地址，并重复步骤(3)和(4)；

(6)将信号发生器输出的噪声信号注入SRAM的块地址，并重复步骤(3)和(4)，抗地址信号干扰能力测试结束。

(7)将信号发生器输出的噪声信号注入SRAM的行地址引脚；设置噪声信号的脉冲宽度为2ns，同时使地址信号低电平噪声信号大于0.3*3.3V，高电平信号小于0.7*3.3V，同时地址信号沿非单调变化。并重复步骤(4)～步骤(6)；

(8)调整V

(9)调整V

宇航用SRAM抗电源信号干扰能力测试方法如下：

(1)在V

(2)通过PC机控制测试装置，在对被测SRAM以52.6MHz频率进行读取操作，在PC机上保存测试结果的数据；

(3)将信号发生器输出的噪声信号注入SRAM的电源引脚；设置脉冲宽度为10ns，频率为300MHz，噪声信号幅值应使电源信号峰峰值为330mV和180mV；

(4)对被测器件进行读取操作，与步骤(2)中得到的结果相比较；结果一致则继续测试，若不一致则器件抗电源信号干扰能力存在问题，停止测试；

(5)调整V

(6)调整V

宇航用SRAM地弹干扰能力测试方法如下：

(1)在V

(2)通过PC机控制测试装置，对对被测SRAM以52.6MHz进行读取操作，在PC机上保存测试结果的数据；

(3)将信号发生器输出的噪声信号注入被测SRAM器件的地引脚；设置脉冲宽度为10ns，频率为300MHz，噪声信号幅值应使地信号峰峰值为330mV；

(4)对被测器件进行读取操作，与步骤(2)中得到的结果相比较；结果一致则继续测试，若不一致则器件抗地弹干扰能力存在问题，停止测试；

(5)调整V

(6)调整V

如图2所示，为本发明为宇航用SRAM抗干扰能力测试装置的组成框图，装置主要包括PC机、单片机、控制FPGA、示波器、可控电压源与信号发生器。本发明实施例中，PC机，用于提供控制的软件界面，发送控制指令至单片机，对被测SRAM进行配置；接收单片机上传的测试数据并分别显示；控制信号发生器产生噪声信号；单片机，是PC机与控制FPGA之间的数据接口，用于接收PC机的控制指令，根据控制指令向控制FPGA发出控制信号，调整控制FPGA的状态；接收控制FPGA采集的测试数据，并上传至PC机；控制FPGA，接收单片机的控制信号，根据控制信号设置被测SRAM的工作条件；采集被测SRAM的工作参数，并将采集的数据发送至单片机；信号发生器，用于在PC机控制下产生噪声信号；将产生的噪声信号注入至被测SRAM的相应引脚；示波器，截取被测SRAM相应引脚的波形，包括地址引脚、电源引脚、地引脚以及数据引脚波形记录。

可以理解，本发明是通过实施例进行描述的，本领域技术人员知悉的，在不脱离本发明的精神和范围的情况下，可以对这些特征和实施例进行各种改变或等效替换。另外，在本发明的教导下，可以对这些特征和实施例进行修改以适应具体的情况而不会脱离本发明的精神和范围。因此，本发明不受此处所公开的具体实施例的限制，能够落入本申请的权利要求范围内的实施例都属于本发明所保护的范围内。

本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。