一种挠曲电晶体管及信号检测系统

技术领域

本发明涉及半导体电子器件技术领域，尤其涉及一种挠曲电晶体管及信号检测系统。

背景技术

互补金属氧化物半导体(Complementary Metal-Oxide-Semiconductor，简称CMOS)技术采用金属-氧化物-半导体(Metal-Oxide-Semiconductor，MOS)结构制作的场效应晶体管，广泛应用于集成电路的制造过程中。传统的MOS管包括源极、漏极和栅极，其中栅极作为门控开关，通过外部电路对栅极施加电压使源极和漏极之间的沟道导通或者关断，从而控制MOS管打开或者关闭。

尽管环境中的生物运动和物体振动等机械信号无处不在，但基于栅极门控的传统MOS管无法进行机械信号与电信号之间的转换。随着人机交互、物联网和人工智能技术的飞速发展，传统的MOS管已无法满足需要机械信号与电信号交互的特殊场景的使用需求。

利用特殊材料的压电效应可以实现机械信号和电信号的耦合，但是压电效应仅仅存在于非中心对称的材料中，对于中心对称材料，尤其是中心对称的半导体材料，则无法利用压电效应进行机电耦合。

发明内容

本发明提供一种挠曲电晶体管及信号检测系统，用于实现中心对称半导体/非中心对称半导体的机械信号与电信号的耦合。

在本发明的第一方面，提供一种挠曲电晶体管，包括：

第一绝缘层；

沟道层，位于第一绝缘层之上；

第一电极，位于沟道层背离第一绝缘层的一侧，与沟道层电连接；

第二电极，位于沟道层背离第一绝缘层的一侧，与沟道层电连接；第一电极与第二电极间隔设定距离形成间隙；

挠曲电晶体管用于通过在挠曲电晶体管的受力位置施加应力以产生应变梯度，从而改变第一电极和第二电极之间的电导率。

在本发明提供的挠曲电晶体管中，沟道层的材料为中心对称半导体或者非中心对称半导体；沟道层的厚度为1nm-500μm。

在本发明提供的挠曲电晶体管中，沟道层的半导体材料为硅、石墨烯、二氧化钛、钛酸锶、氮化硼或二氧化钼。

在本发明提供的挠曲电晶体管中，沟道层的制备材料包括二维薄材料；二维薄膜材料为二氧化钼、二碲化钼或氧化锌；二维薄膜材料的厚度为1nm-300nm。

在本发明提供的挠曲电晶体管中，第一电极为金属电极，第一电极与沟道层之间为欧姆接触或者为肖特基接触；第二电极为金属电极，第二电极与沟道层之间为欧姆接触或者为肖特基接触。

在本发明提供的挠曲电晶体管中，间隙的宽度为1nm-10μm。

在本发明提供的挠曲电晶体管中，还包括：第三电极，位于第一绝缘层背离沟道层的一侧；第一电极和第二电极之间的间隙在沟道层上的正投影位于第三电极在沟道层的正投影之内。

在本发明提供的挠曲电晶体管中，受力位置包括：挠曲电晶体管的位于沟道层背离第一绝缘层一侧的表面。

在本发明提供的挠曲电晶体管中，第一电极的材料和第二电极的材料为金、银、铂、铜或铝；第一电极的厚度和第二电极的厚度介于10nm-300nm之间。

在本发明提供的挠曲电晶体管中，还包括：第二绝缘层，位于沟道层背离第一绝缘层的一侧；第二绝缘层覆盖第一电极和第二电极之间的间隙；

第二绝缘层的材料为二氧化硅、氧化铪或三氧化二铝；第二绝缘层的厚度为10nm-300nm。

在本发明提供的挠曲电晶体管中，受力位置还包括：挠曲电晶体管的位于第一绝缘层背离沟道层一侧的表面；

第一绝缘层的材料为二氧化硅、氧化铪或三氧化二铝；第一绝缘层的厚度为10nm-300nm。

在本发明的第二方面，提供一种信号检测系统，包括：

检测单元；检测单元包括至少一个上述的挠曲电晶体管；

施加单元，位于检测单元的至少一侧；施加单元用于在挠曲电晶体管的设定位置施加应力以产生应变梯度，从而改变挠曲电晶体管的第一电极和第二电极之间的电导率。

在本发明提供的信号检测系统中，施加单元包括：

基板，位于检测单元的至少一侧；

多个锥形接触部，阵列排布于基板面向检测单元的一侧；锥形接触部的锥尖面向检测单元。

在本发明提供的信号检测系统中，还包括控制电路和处理器，所述检测单元通过所述控制电路与处理器连接，所述处理器通过对不同触摸模型下的电子信号进行特征提取和深度学习，获得不同电子信号与所述不同触摸模型的对应关系，从而确定触摸的位置和作用力的大小。

本发明有益效果如下：

本发明提供的挠曲电晶体管及信号检测系统中，挠曲电晶体管包括：第一绝缘层、位于第一绝缘层之上的沟道层，以及位于沟道层背离第一绝缘层一侧的第一电极和第二电极。其中第一电极与第二电极之间间隔设定距离形成间隙，通过在挠曲电晶体管的受力位置施加应力以产生应变梯度，从而改变第一电极和第二电极之间的电导率。本发明利用了挠曲电效应，在对称/非对称半导体中引入应变梯度以诱导产生挠曲电极化电势，从而改变挠曲电晶体管的电导率，可以实现机械信号和电信号的耦合。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单地介绍，显而易见地，下面所介绍的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的挠曲电晶体管的截面结构示意图之一；

图2为本发明实施例提供的挠曲电效应的示意图；

图3为本发明实施例提供的挠曲电晶体管的伏安特性曲线示意图；

图4为本发明实施例提供的挠曲电晶体管单金属-半导体界面能带变化示意图；

图5为本发明实施例提供的挠曲电晶体管双金属-半导体界面能带变化示意图；

图6为本发明实施例提供的挠曲电晶体管的俯视示意图；

图7a为本发明实施例提供的挠曲电晶体管的截面结构示意图之二；

图7b为本发明实施例提供的挠曲电晶体管的截面结构示意图之三；

图8为本发明实施例提供的挠曲电晶体管的截面结构示意图之四；

图9为本发明实施例提供的信号检测系统的结构示意图。

其中，10-第一绝缘层，20-沟道层，30-第一电极，40-第二电极，g-间隙，50-第二绝缘层，k-开口，60-第三电极，100-检测单元，110-挠曲电晶体管，200-施加单元，210-基板，220-锥形接触部。

具体实施方式

为使本发明的上述目的、特征和优点能够更为明显易懂，下面将结合附图和实施例对本发明做进一步说明。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明更全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的结构，因而将省略对它们的重复描述。本发明中所描述的表达位置与方向的词，均是以附图为例进行的说明，但根据需要也可以做出改变，所做改变均包含在本发明保护范围内。本发明的附图仅用于示意相对位置关系不代表真实比例。

互补金属氧化物半导体(Complementary Metal-Oxide-Semiconductor，简称CMOS)技术采用金属-氧化物-半导体(Metal-Oxide-Semiconductor，MOS)结构制作的场效应晶体管，广泛应用于集成电路的制造过程中。传统的MOS管包括源极、漏极和栅极，其中栅极作为门控开关，通过外部电路对栅极施加电压使源极和漏极之间的沟道导通或者关断，从而控制MOS管打开或者关闭。

尽管环境中的生物运动和物体振动等机械信号无处不在，但基于栅极门控的传统MOS管无法进行机械信号与电信号之间的转换。随着人机交互、物联网和人工智能技术的飞速发展，传统的MOS管已无法满足需要机械信号与电信号交互的特殊场景的使用需求。

利用特殊材料的压电效应可以实现机械信号和电信号的耦合，但是压电效应仅仅存在于非中心对称的材料中，对于中心对称材料，尤其是中心对称的半导体材料，则无法利用压电效应进行机电耦合。

有鉴于此，本发明实施例的第一方面，提供一种挠曲电晶体管，用于解决上述问题。

图1为本发明实施例提供的挠曲电晶体管的截面结构示意图之一。

如图1所示，挠曲电晶体管包括：第一绝缘层10、沟道层20、第一电极30和第二电极40。

第一绝缘层10位于挠曲电晶体管的底部，用于承载和保护沟道层20、第一电极30以及第二电极40。第一绝缘层10的形状和尺寸与挠曲电晶体管的形状和尺寸相适应。第一绝缘层10可以为矩形、方形、圆形等规则的形状，也可以为其他异形形状，在此不做限定。第一绝缘层10可以是在制作挠曲电晶体管时保留的基底材料，或者是在基底材料上通过真空蒸镀、气相沉积、旋转涂覆等工艺形成的绝缘层，在此不做限定。具体实施时，第一绝缘层10可以采用二氧化硅、氧化铪、三氧化二铝等氧化物薄膜材料，或者其他绝缘材料。

沟道层20位于第一绝缘层10之上。沟道层20的形状与第一绝缘层10的形状相适应，其尺寸略小于第一绝缘层10的形状，以使第一绝缘层10可以完全地支撑沟道层20。沟道层20采用半导体材料进行制作，沟道层20在特定条件下在第一电极30和第二电极40之间形成导电沟道，用于导电。

第一电极30位于沟道层20背离第一绝缘层10的一侧，与沟道层20电连接。第二电极40位于沟道层20背离第一绝缘层10的一侧，与沟道层20电连接。第一电极30和第二电极40可以均采用金属等导电材料制作。具体实施时，第一电极30可以直接形成于沟道层20之上，或者，第一电极30与沟道层20之间还可以包括欧姆接触层，用于降低第一电极30与沟道层20的接触电阻；第二电极40可以直接形成于沟道层20之上，或者，第二电极40与沟道层20之间还可以包括欧姆接触层，用于降低第二电极40与沟道层20的接触电阻，在此不做限定。

其中，第一电极30与第二电极40间隔设置，第一电极30与第二电极40之间的距离形成间隙g，间隙宽度为1nm-10μm。

第一电极30与第二电极40之间的间隙g覆盖的沟道层20的位置形成沟道区，沟道区本身的电导率极低，第一电极30与第二电极40之间可以视为断开。在相关技术的薄膜晶体管(Thin Film Trasisitor，简称TET)中，需要在第一绝缘层10背离沟道层20的一侧，与沟道区对应的位置形成金属栅极，通过对金属栅极施加正向电压在沟道区形成导电沟道，从而使第一电极30和第二电极40导通。TFT只能通过外部电压控制实现晶体管的导通或者关断，无法通过对环境中的机械运动进行感知，实现晶体管的开闭，从而实现机械信号到电信号的转换。

本发明实施例提供的挠曲电晶体管，利用半导体材料的挠曲电效应，通过在挠曲电晶体管的受力位置施加应力以产生应变梯度，从而改变第一电极30和第二电极40之间的沟道区的电导率，对挠曲电晶体管的开闭状态进行控制，可以实现机械信号与电信号的耦合。

图2为本发明实施例提供的挠曲电效应的示意图。

挠曲电效应(Flexoelectricity)也被称为弯电效应，该效应是由于应变梯度诱导而产生的电极化现象，材料在非均匀应变的诱导下，发生正负电荷的分离，从而产生极化电场。以图2为例，当沟道层20的材料为硅，在非均匀的应变作用下向第一电极30和第二电极40一侧弯曲时，沟道层20的上表面产生由应变梯度诱导的负挠曲电极化电荷，形成挠曲电势，由于负挠曲电极化电荷的扩散和吸引，自由载流子(空穴)向上聚集移动，从而有效影响载流子的浓度和分布，提高第一电极30与第二电极40之间的电导率。

具体地，应变梯度对挠曲电晶体管的电导率调控主要体现在沟道宽度调控和金属-半导体界面调控两个方面。

图3为本发明实施例提供的挠曲电晶体管的伏安特性曲线示意图。

仍以图2所示的挠曲电晶体管为例，当未对挠曲电晶体管施加作用力时，挠曲电晶体管的伏安特性曲线如图3(a)中(其中横坐标为施加在第一电极和第二电极之间的电压，纵坐标为电流)的虚线所示，此时沟道区的电导率极低，第一电极30与第二电极40之间施加电压后几乎没有电流通过。当作用力F1仅施加在沟道区对应的区域B的上表面，从而仅使区域B的顶部发生非均匀的应变时，自由载流子(空穴)向上聚集移动，局部载流子重排而形成导电沟道，使第一电极30和第二电极40之间导通，如图3(a)中实线所示，此时第一电极30和第二电极40之间产生大小与施加的电压V的大小对应的电流I，电运输特性呈对称的近欧姆特性。受不同大小的作用力F1影响，沟道层20中产生的导电沟道的宽度也不相同，从而沟道宽度调控时，对于不同大小的作用力F1，挠曲电晶体管的伏安特性曲线的斜率也不相同，从而可以根据伏安特性曲线的斜率判断作用力的大小。

图4为本发明实施例提供的挠曲电晶体管单金属-半导体界面能带变化示意图；图5为本发明实施例提供的挠曲电晶体管双金属-半导体界面能带变化示意图。

对于金属-半导体界面调控，可以分为单金属-半导体界面调控和双金属-半导体界面。其中单金属-半导体界面调控为仅在第一电极30与沟道层20接触的界面施加应变梯度，或者仅在第二电极40与沟道层20接触的界面施加应变梯度。在挠曲电晶体管中，第一电极30和第二电极40的金属与半导体直接接触时，会形成肖特基结，影响金属与半导体之间的电运输效率。通过施加于金属半导体界面的应变梯度，可以影响肖特基势垒高度。以P型硅半导体为例，当仅在A区域中，第一电极30与沟道层20接触的界面对应施加作用力F2，在第一电极30与沟道层20接触的界面产生应变梯度时，由于在金属-半导体界面感应出负挠曲电极化电荷，吸引界面附近的空穴，可以降低第一电极30与沟道层20接触界面的肖特基势垒，如图4所示(其中虚线表示施加应变梯度前半导体的能带图，实线表示施加应变梯度后半导体的能带图，CB为导带，Ef为费米能级，VB为价带)，施加应变梯度后，第一电极30与沟道层20之间的肖特基势垒Φ12，相对于施加应变梯度前第一带电极30与沟道层20之间的肖特基势垒Φ11明显降低，可以提高第一电极30与沟道层20接触界面的电导率。同理，当仅在B区域中，第二电极40与沟道层20接触的界面对应施加作用力F3，在第二电极40与沟道层20接触的界面产生应变梯度时，同样可以降低第二电极40与沟道层20接触界面的肖特基势垒，提高第二电极40与沟道层20接触界面的电导率。

相应地，当仅在第一电极30与沟道层20的接触界面施加应变梯度时，挠曲电晶体管的伏安特性曲线如图3(b)所示，当仅在第二电极40与沟道层20的接触界面施加应变梯度时，挠曲电晶体管的伏安特性曲线如图3(c)所示。由图3(b)和图3(c)可以看出，单金属-半导体界面调控时，挠曲电晶体管呈现出整流特性。

双金属-半导体界面调控为同时在第一电极30与沟道层20的接触界面和第二电极40与沟道层20的接触界面施加应变梯度，如图5所示，施加应变梯度后，第一电极30与沟道层20接触界面的肖特基势垒Φ12和第二电极40与沟道层20接触界面的肖特基势垒Φ22，相较于施加应变梯度前的肖特基势垒Φ11和肖特基势垒Φ21均明显降低，相应地，当第一电极30侧和第二电极40侧施加的应变梯度相同时，如图3(d)所示，挠曲电晶体管的伏安特性曲线表现为对称的肖特基变化。

如图2所示，说明了在沟道层20背离第一绝缘层10的一侧施加应力产生应变梯度，通过沟道宽度调控和金属-半导体界面调控提高挠曲电晶体管的电导率时的作用原理。与之对应地，当在沟道层20背离第一电极30和第二电极40的一侧施加应变梯度时，由于挠曲电极化方向反向，导致半导体的电输运能力减弱，则会降低挠曲电晶体管的电导率。具体实施时，由于沟道层20采用的半导体材料不同，也可能出现在沟道层20背离第一绝缘层10的一侧施加应变梯度降低挠曲电晶体管的电导率，而在沟道层20背离第一电极30和第二电极40的一侧施加应变梯度提高挠曲电晶体管的电导率的情况，在此不进行赘述。

具体实施时，作用力可以作用在挠曲电晶体管的任意位置上，根据上述沟道宽度调控和金属-半导体界面调控的原理可知，不同的作用力施加在挠曲电晶体管上时，由于施加的应变梯度的位置不同、应变梯度的大小不同，导致电导率变化不同，可以得到不同的伏安特性曲线。那么，只要预先根据不同的作用力绘制对应的伏安特性曲线，在实际使用时，再根据实际伏安特性曲线与预先绘制的伏安特性曲线的特征进行对比，即可得到实际作用力的大小和作用力施加位置的信息，实现机械信号和电信号之间的交互，并可用于信号识别。

本发明实施例提供的挠曲电晶体管，通过对挠曲电晶体管施加非均匀的应变产生应变梯度，从而改变挠曲电晶体管的电导率，实现了机械信号和电信号之间的耦合。由于应变梯度打破了材料的中心对称性，相较于只存在于非中心对称介电材料中的压电效应而言，挠曲电效应存在于任意介电材料中，因此本发明实施例中可以采用任意半导体材料制作沟道层，极大的扩大了机电耦合晶体管的适用范围。

本发明实施例中，沟道层20的材料可以采用任意半导体材料，例如硅、石墨烯、二氧化钛、钛酸锶、氮化硼、二氧化钼等中心对称半导体和非中心对称半导体。沟道层的厚度优选为1nm-500μm。

在一些实施例中，可以采用硅制作沟道层20。硅具有中心对称的金刚石结构，由两套面心立方沿体对角移动四分之一得到，其作为第一代半导体广泛应用于电子器件的制作当中，具有储量大、工艺成熟、价格低廉等优点。具体实施时，可以采用厚度为1nm-500μm的单晶硅制作沟道层20，以确保沟道层20可以承受较大范围的应变梯度，满足不同大小的应变梯度场景的使用需求。在此不做限定。

在一些实施例中，沟道层20也可以制作为二维薄膜层，包括二硫化钼、二碲化钼和氧化锌等，薄膜层的厚度为1nm-300nm。二维薄膜层具有纳米尺度的厚度，允许载流子在二维平面内迁移，可以减小挠曲电晶体管的尺寸。二维薄膜层因其极薄的特性，可以进行任意的弯曲和变形，从而产生更大的应变梯度。通过采用纳米级薄膜材料制作第一电极30、第二电极40以及第一绝缘层10，可以得到柔性挠曲电晶体管。利用柔性挠曲电晶体管自身的柔韧性，可通过弯曲、波浪、扭曲、螺旋等形变对挠曲电晶体管施加非均匀应变，产生应变梯度，从而改变挠曲电晶体管的电导率。

本发明实施例中，制作第一电极30和第二电极40的材料可以采用金、银、铂、铜、铝等导电性能良好的金属及其合金，以及氧化铟锡等导电薄膜材料，在此不做限定。在一些实施例中，可以通过磁控溅射沉积的方式在沟道层20的表面制作金电极作为第一电极30和第二电极40，然后在350℃的温度下热退火获得稳定的肖特基接触。具体实施时，根据需求，也可以通过对金属-半导体的接触界面进行掺杂等方式降低金属-半导体界面的接触势垒，以产生欧姆接触，在此不做限定。其中，第一电极30可以为源极，第二电极40可以为漏极，或者第一电极30可以为漏极，第二电极40可以为源极，在此不做限定。

图6为本发明实施例提供的挠曲电晶体管的俯视示意图。

本发明实施例中，第一电极30与第二电极40之间的间隙g的大小影响沟道层20中的沟道区的尺寸。具体实施时，如图6所示，第一电极30与第二电极40之间的间隙宽度L1为1nm-10μm，长度L2优选为1nm-10μm，例如可以为长L2和宽L1分别为5μm×5μm的正方形，以确保沟道区在长方向和宽方向都可以承受较大区域的应变梯度，满足不同施力区域大小场景的使用需求。在此不做限定。

本发明实施例中，如图1所示，由于第一电极30和第二电极40位于挠曲电晶体管的沟道层20背离第一绝缘层10的一侧，因而通过对挠曲电晶体管的位于沟道层20背离第一绝缘层10一侧的表面施加非均匀应变，相较于在其他位置施加非均匀应变，可以更直接有效地改变第一电极30与第二电极40之间的电导率。

具体实施时，挠曲电晶体管的受力位置可以包括挠曲电晶体管的位于沟道层20背离第一绝缘层10一侧的表面，第一电极30和第二电极40可以采用金、银、铂、铜、铝等常见金属作为电极，其厚度可以设置为10nm-300nm，以确保金属-半导体界面形成良好的电接触，并且金属电极又不至于过厚而影响对金属-半导体界面施加的应变梯度。

图7a为本发明实施例提供的挠曲电晶体管的截面结构示意图之二；图7b为本发明实施例提供的挠曲电晶体管的截面结构示意图之三。

在一些实施例中，如图7a和图7b所示，挠曲电晶体管还包括：第二绝缘层50。第二绝缘层50位于沟道层20背离第一绝缘层10的一侧，覆盖第一电极30和第二电极40之间的间隙g。第二绝缘层50可以对沟道层20起到绝缘保护的作用，并且可以对外部作用力起到缓冲作用，避免外部作用力直接作用于沟道层20而破坏沟道层20的结构。第二绝缘层50的材料可以采用与第一绝缘层10相同的材料进行制作。具体实施时，第二绝缘层50可以采用二氧化硅、氧化铪、三氧化二铝等氧化物薄膜材料，第二绝缘层50的厚度可以设置为10nm-300nm，例如实施例中的厚度为270nm，以具有足够的保护效果，而又不至于过厚而影响对沟道区施加的应变梯度。

具体实施时，如图7a所示，第一电极30和第二电极40可以位于沟道层20的两侧边缘位置，从而第二绝缘层50位于第一电极30和第二电极40之间，完全覆盖间隙g。或者如图7b所示，第一电极30和第二电极40可以位于沟道层20靠近中间的区域，第二绝缘层50覆盖第一电极30和第二电极40之间的间隙g处的沟道层20，以及覆盖位于第一电极30和第二电极40两侧的沟道层20，第二绝缘层50具有两个开口k，分别用于暴露第一电极30和第二电极40。

如图7a和图7b所示，当第一电极30和第二电极40设置为50nm的金电极，第二绝缘层50采用270nm的二氧化硅时，第二绝缘层50的上表面可以高于第一电极30和第二电极40的上表面。当第一电极30、第二电极40和第二绝缘层50采用其他材料制作时，根据实际采用材料的不同，第一电极30、第二电极40和第二绝缘层50可以具有不同的高度关系，只需要满足使用需求即可，在此不做限定。

在一些实施例中，挠曲电晶体管的受力位置还可以包括挠曲电晶体管的位于第一绝缘层10背离沟道层20一侧的表面。通过对该侧施加应变梯度，可以产生与在挠曲电晶体管的位于沟道层20背离第一绝缘层10一侧的表面施加应变梯度时相反的电导率调控效果。具体实施时，第一绝缘层10的材料可以为二氧化硅、氧化铪、三氧化二铝等氧化物薄膜材料，第一绝缘层10的厚度可以设置为10nm-300nm以具有足够的保护效果，而又不至于过厚而影响对沟道层20施加的应变梯度。

本发明实施例中，还可以通过对挠曲电晶体管的侧面及其他位置施加应变梯度以改变挠曲电晶体管的电导率，在此不做赘述。

图8为本发明实施例提供的挠曲电晶体管的截面结构示意图之四。

本发明实施例中，挠曲电晶体管还可以包括：第三电极60。如图8示。第三电极60位于第一绝缘层10背离沟道层20的一侧。具体实施时，第一电极30和第二电极40之间的间隙g在沟道层20上的正投影位于第三电极60在沟道层20的正投影之内。第三电极60可以覆盖第一绝缘层10的表面，在此不做限定。第三电极60作为栅极用于连接外部电路，其材料可以为金、银、铂、铜、铝等常见金属电极，电极的厚度为10nm-300nm。通过栅极施加电压控制挠曲电晶体管的电导率，或者通过应变梯度控制挠曲电晶体管的电导率，可以扩大挠曲电晶体管的使用范围，满足更多的应用场景。

本发明实施例的第二方面，提供一种信号检测系统。

图9为本发明实施例提供的信号检测系统的结构示意图。

如图9所示，信号检测系统包括：检测单元100和施加单元200。

检测单元100包括至少一个本发明实施例提供的挠曲电晶体管110。如图9所示为检测单元100包括多个挠曲电晶体管110，多个挠曲电晶体管110阵列排布时的排列情况。具体实施时，检测单元100也可以包括一个、两个或者更多个挠曲电晶体管110，且各挠曲电晶体管110不限于阵列排列，可以根据实际情况进行设置。

施加单元200位于检测单元100的至少一侧。如图9所示，信号检测系统包括一个施加单元200，施加单元200位于检测单元100的一侧，用于对该侧检测单元100的挠曲电晶体管110施加应力以产生应变梯度，从而改变受力的挠曲电晶体管110的第一电极和第二电极之间的电导率，通过施力过程中的各挠曲电晶体管110的实际伏安特性曲线与预先绘制的伏安特性曲线进行特征比对，从而可以获得实际施力的位置和大小，实现机械信号和电信号的耦合。

信号检测系统2还可以包括两个施加单元200，施加单元200可以设置在检测单元100的相对两侧，从而可以对相对两侧的机械信号进行检测；信号检测系统2还可以包括更多个施加单元200，从而可以对更多方向的机械信号进行检测，在此不做限定。

具体实施时，信号检测系统2还可以包括控制电路和处理器，检测单元100通过控制电路与处理器连接，处理器通过对不同触摸模型下的电子信号进行特征提取和深度学习，获得不同电子信号与不同触摸模型的对应关系，从而确定触摸的位置和作用力的大小。

在一些实施例中，如图9所示，施加单元200包括基板210和多个锥形接触部220。多个锥形接触部220阵列排布于基板200面向检测单元100的一侧，锥形接触部220的锥尖面向检测单元100。

锥形接触部220的锥尖具有微米尺度或者纳米尺度的尺寸，一个挠曲电晶体管110可以与至少一个锥形接触部220相对应。具体实施时，外部作用力直接作用在施加单元200的基板210背离锥形接触部220的一侧，通过微米尺度或者纳米尺度的锥尖将外部作用力分解为多个微小作用力施加到对应的挠曲电晶体管110上。外部作用力通常为通过手指或者宏观物体之间的面接触产生的宏观作用力，通过锥形接触部220将宏观作用力分解为多个微小作用力，从而精确的作用在对应的挠曲电晶体管110上，可以提高检测的精度。并且锥形接触部220的锥尖的斜面有利于产生非均匀应变，形成应变梯度，进一步提高检测精度。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。