信息存储

  • 存储器控制器、存储器系统以及操作存储器系统的方法
    存储器控制器、存储器系统以及操作存储器系统的方法

    本公开的实施例涉及存储器控制器、存储器系统以及操作存储器系统的方法。存储器控制器包括读取操作控制器、错误校正电路和读取电压控制器。读取操作控制器控制存储器设备通过具有不同电平的读取电压从存储器设备的被选择的页读取数据段。错误校正电路确定数据段的失效位数。读取电压控制器基于存储器设备的擦写循环计数以及指示失效位数中的最大失效位数的参考失效位数,从在第一读取电压表中包括的电压变化之中选择参考电压变化,并且基于参考电压变化以及失效位数中的对应的一个失效位数与参考失效位数的比值来调整读取电压中的每个读取电压的电平。

    2024-03-19
  • 用于视频游戏控制台中的SSD存储器的冷却装置
    用于视频游戏控制台中的SSD存储器的冷却装置

    一种用于在游戏控制台的扩展槽中用作扩展内存的固态硬盘(SSD)存储设备的散热器包括具有足够宽度和长度以覆盖扩展槽的外部开口的金属顶板。顶板在其上表面上具有散热片,散热片以斜线延伸穿过顶板的纵向范围。散热器还包括金属本体,其连接到顶板的底部,并且具有几乎填充扩展槽的内部的足够的宽度和长度,以及厚度,使得当散热器安装在SSD存储设备上时,顶板定位在扩展槽的上边缘上方。在本体的底部提供导热胶,用于将散热器固定到SSD存储设备的顶部。

    2024-03-19
  • 一种基于SATA接口固态硬盘的高效恒温装置
    一种基于SATA接口固态硬盘的高效恒温装置

    本发明公开了一种基于SATA接口固态硬盘的高效恒温装置,包括储存装置;所述储存装置内部安装有储存器,所述储存装置外侧安装有制冷腔,所述制冷腔内部安装有半导体制冷片,所述半导体制冷片制冷端一侧贴近储存装置,所述储存装置设置有外壳,所述外壳内壁设置有加强层,所述加强层通过粘合胶粘贴在外壳内部,所述外壳外侧设置有隔热层,所述隔热层设置为隔热涂料层,所述储存装置前端设置有接口,所述储存装置后端安装有插条,所述储存装置前端一侧设置有运行指示灯。本发明温度较高时,制冷腔内部的半导体制冷片制冷的一端将会对周围环境进行降温,从而起到对储存器降温的效果。

    2024-03-16
  • 支持双格式的音乐播放系统、方法、智能终端及音乐系统
    支持双格式的音乐播放系统、方法、智能终端及音乐系统

    本申请提供一种支持双格式的音乐播放系统、方法、智能终端及音乐系统,音乐播放系统,其中,核心模块用于获取待播放音乐的音乐信息,音乐信息包括音乐格式;若待播放音乐为DSD格式,则核心模块通过解码算法将待播放音乐转换为XMOS解码模块可解析的音频数据,并发送至XMOS解码模块;XMOS解码模块将转换后的音频数据合成音频数字信号,并传输至DAC数模转换模块;DAC数模转换模块将音频数字信号转换成音频模拟信号,并传输至运放模块;运放模块根据音频模拟信号形成声音,并将声音传输至功放模块进行播放。本申请可以实现DSD格式音乐的硬解播放以提高音乐播放质量,从而提高用户的H I F I音乐体验。

    2024-03-16
  • 非易失性存储器件
    非易失性存储器件

    公开了一种非易失性存储器件,包括:可操作以存储数据的多个存储单元,每个存储单元构造成包括阻变层,该阻变层呈现具有不同电阻值的不同电阻状态用于表示数据;写入电路,与存储单元通信并适用于:在写入模式下生成写入脉冲,以在多个存储单元的存储单元中写入数据;以及读取电路,与存储单元通信并适用于:在读取模式下生成读取脉冲,以从多个存储单元的存储单元中读取数据,其中,存储单元每一个构造成:当与读取脉冲的脉冲宽度变化相对应的读取脉冲的电压电平变化的范围在与写入脉冲的脉冲宽度变化相对应的写入脉冲的电压电平变化的范围内时,可操作于写入数据或读取数据。

    2024-03-15
  • 磁带存储安全数据擦除
    磁带存储安全数据擦除

    在一种方法中,处理器确定在磁带的磁带末端(EOT)处存在非活动数据区域。响应于确定所述非活动数据区域存在于EOT处,处理器通过将不同的数据覆写于所述非活动数据区域处的数据来安全地擦除存在于EOT处的所述非活动数据区域。

    2024-03-14
  • 半导体装置
    半导体装置

    提供了一种半导体装置,该半导体装置包括:校准码生成器电路,其被配置为根据外部条件的变化生成校准码;第一驱动器电路,其被配置为输出具有通过校准码控制的阻抗值的数据信号;加重控制电路,其被配置为利用数据信号生成加重数据信号,并且根据操作频率改变校准码,以生成加重码;和第二驱动器电路,其被配置为以通过加重码控制的阻抗值输出加重数据信号。

    2024-03-14
  • 闪存系统离线状态下数据块数据保存时长获取系统和方法
    闪存系统离线状态下数据块数据保存时长获取系统和方法

    本发明实施例提供的闪存系统离线状态下数据块数据保存时长获取系统和方法,涉及半导体领域,包括Nand flash、闪存控制模块、电源开关模块、独立电源模块及独立时钟信号模块,其中,独立时钟信号模块用于当闪存系统处于离线状态时,记录该闪存系统的掉电时间;闪存控制模块用于当闪存系统上电时,计算闪存系统的掉电时间与上电时间之间的时间间隔,得到闪存系统的离线时长;闪存控制模块还用于当闪存系统上电时,分别计算Nand flash中各个数据块的数据写满时间与掉电时间之间的时间间隔,得到各个数据块的初始数据保存时长,能够准确计算闪存系统离线状态时的各个数据块的最终数据保存时长,提高了Nand flash的性能。

    2024-03-13
  • 用于数据存储器的自诊断的电子电路和方法
    用于数据存储器的自诊断的电子电路和方法

    描述了一种用于数据存储器(RAM)的自诊断的电子电路和方法,所述电子电路和方法包括/使用用于从待写入所述数据存储器(RAM)的用户数据(DIN)生成纠错码(ECCIN)的第一纠错码单元(ECCGEN1)。所述电子电路被布置为当将用户数据和相关的纠错码(ECCIN)写入数据存储器(RAM)时,在写周期中将写入存储器的用户数据(DIN)和相关的纠错码(ECCIN)馈送到错误校验单元(ECCCHK/CORR)中,以在纠错码(ECCIN)与由所述错误校验单元(ECCCHK/CORR)根据所述用户数据(DIN)计算的反校验码(CCCIN)之间存在确定的差异的情况下提供潜在故障标志。

    2024-03-13
  • 用于非易失性存储器的局部参考电压生成器
    用于非易失性存储器的局部参考电压生成器

    公开了包括参考电压(VREF)生成器的存储器装置及其操作方法,以提高存储器感测裕量,并且延长装置的工作温度范围和寿命。一般来说,该装置还包括被划分成多个块的非易失性存储器单元的阵列、耦接至阵列以接收来自阵列的存储器信号并将其与VREF进行比较以从单元读取数据的感测电路。局部参考电压生成器被配置成基于哪个块正被读取来向感测电路提供多个参考电压之一。可以基于块中的单元的行地址和列地址来划分阵列。其中,单元包括1T1C铁电随机存取存储器(F‑RAM)单元,并且基于正被读取的块中的单元的最低P项或最高U项来选择参考电压。

    2024-03-12
  • 检测装置及方法、检查装置及方法、磁带盒、磁带、磁带驱动器、磁带系统、存储介质
    检测装置及方法、检查装置及方法、磁带盒、磁带、磁带驱动器、磁带系统、存储介质

    本发明提供一种能够以高精度检测伺服图案信号的检测装置、检查装置、磁带盒、磁带、磁带驱动器、磁带系统、检测方法、检查方法及存储介质。检测装置具备处理器。处理器通过对由伺服读取元件从具有记录有伺服图案的伺服带的磁带读取了伺服带的结果即伺服带信号与阈值进行比较,检测表示伺服图案的伺服图案信号。阈值根据由伺服图案与伺服读取元件所成的角度而设定。

    2024-03-12
  • 用于磁存储介质的基于脉冲的写入
    用于磁存储介质的基于脉冲的写入

    本公开的实施例涉及用于磁存储介质的基于脉冲的写入。本公开描述了用于磁存储介质的基于脉冲的写入的方面。在一些方面,磁存储介质的基于脉冲的写入器确定具有相同极性的数据位的串与比阈值更长的磁体相对应,该阈值与磁介质写入器相关联。基于脉冲的写入器将到与数据位的串的相同极性相反的极性的转换插入数据位的串中。然后,包括被插入的转换的数据位的串被传送到磁介质写入器,以使写入器的写入头在将磁体写入磁存储介质的时发生脉冲。各个方面还可以实现控制信号,以掩蔽磁介质写入器的转换或控制极性。通过这样做,磁体可以更有效地被写入磁存储介质或者对相邻磁道具有更小的失真。

    2024-03-12
  • 用于存储器系统中的错误控制的基于温度的加扰
    用于存储器系统中的错误控制的基于温度的加扰

    本申请案涉及用于存储器系统中的错误控制的基于温度的加扰。描述供存储器系统用于当在不同温度下写入数据时使用不同扰码参数来对所述数据进行加扰的技术。使用基于写入所述数据时的温度的扰码参数来对所述数据进行加扰可减少由在极端温度下操作存储器单元引入到所述数据中的错误。

    2024-03-12
  • 一种OTP存储器
    一种OTP存储器

    本发明公开了一种OTP存储器,属于异常通讯检测技术领域,针对了对于芯片生产时增加了FT的测试时间导致生产成本的提高的问题,包括存储单元,用于存储需要写入的所有数据,存储单元的一端连接有写入单元,用于将需要写入的数据写入到存储单元中;本发明通过本算法提供了一种OTP存储器,在进行芯片生产trim或者参数配置时使用该算法,不需要写全部的寄存器到OTP中,而只需要写需要更新的寄存器值,即可完成芯片的trim或者参数配置,如此则大大的减少了测试时间,从而节省了成本,同时采用本读写算法,可以采样多块OTP代替MTP,从而节省了芯片die的面积,减少了芯片die的成本。

    2024-03-11
  • 存储器系统中执行地址故障检测的分层ROM编码器系统
    存储器系统中执行地址故障检测的分层ROM编码器系统

    本发明题为“存储器系统中执行地址故障检测的分层ROM编码器系统。”本发明公开了用于使用分层ROM编码系统在存储器系统中执行地址故障检测的各种实施方案。在一个实施方案中,分层ROM编码系统包括两级ROM编码器,该两级ROM编码器用于检测地址故障。在另一个实施方案中,分层ROM编码系统包括三级ROM编码器,该三级ROM编码器用于检测地址故障。

    2024-03-11
  • 控制非易失性存储器件的控制器及其操作方法
    控制非易失性存储器件的控制器及其操作方法

    提供了控制非易失性存储器件的控制器及其操作方法。一种控制器的操作方法包括:向非易失性存储器件发送扩展状态检查命令;在发送所述扩展状态检查命令之后,与所述非易失性存储器件内部的平面的数量相对应地翻转读取激活信号/RE;以及根据与所述读取激活信号相对应的数据选通信号DQS,通过数据线接收所述非易失性存储器件的平面的状态信息。

    2024-03-11
  • 具有改善的保存特性的相变存储器器件及其相关方法
    具有改善的保存特性的相变存储器器件及其相关方法

    本公开的实施例涉及具有改善的保存特性的相变存储器器件及其相关方法。相变存储器元件具有存储器区域,第一电极和第二电极。存储器区域布置在第一和第二电极之间,并具有体区和有源区。存储器区域由基于锗、锑和碲的合金制成,其中在存储器区域的体区中锗的百分比高于锑和碲。所述有源区被配置为在与第一存储器逻辑电平相关联的第一稳定状态和与第二存储器逻辑电平相关联的第二稳定状态之间切换。有源区在第一下,有源区具有均匀的非晶结构,在第二稳定状态中,有源区具有不同的多晶结构,包括具有第一化学计量的第一部分和具有不同于第一化学计量的第二化学计量的第二部分。

    2024-03-10
  • 非挥发性存储器装置及其控制方法
    非挥发性存储器装置及其控制方法

    一种非挥发性存储器装置的控制方法,非挥发性存储器装置包含一组存储器单元、周期晶体管、参考晶体管及控制电路,控制电路耦接于该组存储器单元、周期晶体管及参考晶体管。控制方法包含在该组存储器单元的编程操作或抹除操作时,控制电路读取周期晶体管,及在读取到该周期晶体管在抹除状态(或编程状态)后,控制电路依序将该参考晶体管从参考状态设置至抹除状态(或编程状态),及将参考晶体管从抹除状态(或编程状态)回复至参考状态,参考状态介于抹除状态及编程状态之间。

    2024-03-10
  • 驱动电路、发射机电路、半导体存储器及数据传输方法
    驱动电路、发射机电路、半导体存储器及数据传输方法

    本公开实施例提供了一种驱动电路、发射机电路、半导体存储器及数据传输方法,该驱动电路包括第一上拉电路、第二上拉电路和下拉电路;其中,第一上拉电路中的晶体管类型与第二上拉电路中的晶体管类型不同,且第一上拉电路的一端连接第一电源,第二上拉电路的一端连接第二电源,下拉电路的一端接地,第一上拉电路的另一端、第二上拉电路的另一端均与下拉电路的另一端连接,用于输出基于n电平脉冲幅度调制(n‑level Pulse Amplitude Modulation,PAMn)的目标数据信号;其中,n为大于或等于2的整数。这样,在发射机电路中,该驱动电路不仅可以增大信号摆幅,而且还可以提高信号完整性,减小功耗。

    2024-03-10
  • 光吸收材料、记录介质、信息的记录方法及信息的读出方法
    光吸收材料、记录介质、信息的记录方法及信息的读出方法

    本公开的一个方案中的光吸收材料包含下述式(1)所表示的化合物作为主要成分。式(1)中,R1~R14彼此独立地包含选自由H、C、N、O、F、P、S、Cl、I及Br构成的组中的至少1个原子,n为2以上的整数。

    2024-03-09
  • 具有惰性环境的光盘库数据存储系统
    具有惰性环境的光盘库数据存储系统

    本发明涉及具有惰性环境的光盘库数据存储系统。系统包括库隔间、播放器和气体发生器。库隔间容纳多个数据存储盘。播放器在库隔间的外部并包括头,该头被配置成用于与多个数据存储盘中的至少一个数据存储盘进行交互。气体发生器流体地连接到播放器。实施例包括库隔间与播放器之间的隔板,该隔板包括选择性地可打开的互锁。在实施例中,播放器具有相对于库隔间的负流体压力。还描述了控制盘播放器中的环境的方法。方法包括检测盘播放器中的流体环境的组合物,以及检测盘播放器中的流体环境的压力。

    2024-03-09
  • 半导体器件、数据处理电路及方法
    半导体器件、数据处理电路及方法

    本公开实施例提供一种半导体器件、数据处理电路及方法,通过数据处理电路的输入端接收片选信号和多个命令信号、接收器基于时钟信号得到采样信号。由锁存器基于采样信号对片选信号和多个命令信号进行采样,得到内部选择信号和内部命令信号。译码器对内部选择信号和内部命令信号进行译码,从而得到数据操作命令。本公开实施例提供的半导体器件、数据处理电路及方法,可以在一个时钟周期内接收到完整的命令信号,从而生成数据操作命令并发送到后续的数据操作电路,使数据处理电路所在的半导体器件具有更高的处理速度,能够提高半导体器件的处理效率。

    2024-03-09
  • 一种延迟锁相环、时钟同步电路和存储器
    一种延迟锁相环、时钟同步电路和存储器

    本公开实施例提供了一种延迟锁相环、时钟同步电路和存储器,该延迟锁相环包括:时钟产生模块,配置为生成第一时钟信号和第二时钟信号;第一延迟线,配置为对第一时钟信号进行占空比调节处理、延迟处理和相位调节处理,得到第一同步时钟信号;第二延迟线,配置为对第二时钟信号进行占空比调节处理、延迟处理和相位调节处理,得到第二同步时钟信号;分相模块,配置为接收第一同步时钟信号和第二同步时钟信号;对第一同步时钟信号和第二同步时钟信号进行分相处理,得到第一目标时钟信号、第二目标时钟信号、第三目标时钟信号和第四目标时钟信号。这样,本公开实施例中延迟锁相环的延迟线数量较少,不仅减少电路面积,还改善信号相位误差。

    2024-03-09
  • 一种计算机硬盘防震保护装置
    一种计算机硬盘防震保护装置

    本发明提供了一种计算机硬盘防震保护装置,属于计算机硬盘保护装置技术领域。该一种计算机硬盘防震保护装置,包括装置主体、密封盖、承载盘、承接装置,装置主体为槽状结构,装置主体顶部设置密封盖,承载盘设置在装置主体内,但不接触装置主体内壁,承载盘用于承载硬盘,承接装置固定设置在装置主体内的底面,承接装置用于承接承载盘,当外界震动传递到装置主体上时,承接装置能够平衡外界对装置主体的X、Y、Z轴方向上的震动或振动,同时在装置主体上设置出风口与进风口,出风口与进风口的沿口都设置有过滤网,能够起到避免灰尘进入装置主体内的作用。该装置能够对硬盘起到防震与防止装置主体内温度过高的作用。

    2024-03-08
  • 单环、双环存储器器件和ZQ校准方法
    单环、双环存储器器件和ZQ校准方法

    本公开实施例涉及半导体电路设计领域,特别涉及一种单环、双环存储器器件和ZQ校准方法,单环存储器器件包括:主芯片和多个从芯片,设置有第一传输端和第二传输端;主芯片的第二传输端连接第一级从芯片的第一传输端,每一级从芯片的第二传输端连接下一级从芯片的第一传输端;主芯片设置有第一信号接收器,从芯片设置有第二信号接收器;第一信号接收器用于接收ZQ校准命令,主芯片基于ZQ校准命令开始校准,主芯片完成校准后发送ZQ标志信号;第二信号接收器用于接收ZQ标志信号,从芯片基于ZQ标志信号开始校准,从芯片完成校准后发送ZQ标志信号;本公开实施例通过设计一种新的控制电路,以实现理论上无数量限制的多芯片共享ZQ校准电阻。

    2024-03-08
  • 用于保护DRAM存储器装置免受行锤效应的方法和电路
    用于保护DRAM存储器装置免受行锤效应的方法和电路

    本发明涉及保护DRAM存储器装置免受行锤效应的方法,该存储器装置包括由存储器行组成的多个存储体,该方法由至少一个逻辑预防装置实现,所述逻辑预防装置被配置成将存储体的行的连续部分与子存储体分别相关联。预防逻辑还被配置成在子存储体中激活的行的数目超过临界锤击值之前完整地执行子存储体的预防性刷新周期。本发明还涉及DRAM存储器装置,这样的存储器的缓冲器电路或控制器包括用于预防行锤效应的逻辑。

    2024-03-07
  • DRAM数据保持时间预测方法、装置、设备及介质
    DRAM数据保持时间预测方法、装置、设备及介质

    本公开提供了一种DRAM数据保持时间预测方法、装置、设备及介质,涉及内存测试技术领域。该方法包括采集第一预设时间范围的DRAM数据保持时间下的待拟合数据;通过预设对数正态分布函数对待拟合数据进行拟合,得到关键参数,在关键参数满足预设拟合条件的情况下,得到目标对数正态分布函数;根据目标对数正态分布函数,确定DRAM的数据保持时间。本公开提供的DRAM数据保持时间预测方法、装置、设备及介质,能够避免本征失效的影响,精确预测DRAM数据保持时间测试,快速定位良率损失的原因。

    2024-03-07
  • 基于可编程芯片的USB麦克风阵列实时完整数据流方法
    基于可编程芯片的USB麦克风阵列实时完整数据流方法

    基于可编程芯片的USB麦克风阵列实时完整数据流方法,包括:乒乓缓冲,主循环解码,环形队列、USB IN中断程序模块。麦克风阵列内需传输处理庞大数据流,而其过程需确保数据流的实时和完整性。为此,首先设计一种软件的乒乓缓冲,通过开辟等长的两段缓存数组,用于交替接收麦克风连续输出的PDM数据流;然后每当某段乒乓缓冲存满数据,便将其整块放入主循环程序内抽取解码,得到PCM数据块;最后将每次解码完成的PCM数据块直接写入设计的环形队列内,待USB IN中断,采用自适应算法从环形队列动态读取数据上传。此外,本发明设计乒乓缓冲大小以保证数据流完整性。以可编程芯片为核心的麦克风阵列,本方法能保障其内庞大数据流传输处理的实时与完整性。

    2024-03-06
  • 一种基于1T2R阻变存储器阵列的存内计算加速器及其应用
    一种基于1T2R阻变存储器阵列的存内计算加速器及其应用

    本发明公开一种基于1T2R阻变存储器阵列的存内计算加速器及其应用,属于计算技术领域。本发明通过将1 bit有符号权重存储在同一列的两个1T2R阻变存储器单元构成的电压差分对中,使得1T2R阻变存储器阵列能在同一列内完成有符号权重与输入信号的乘累加操作,无需额外减法运算;通过对1T2R阻变存储器阵列进行全并行电压输入、电压输出操作,避免电流在输出信号线上累加,提高计算并行度,通过采用小尺寸晶体管进行电压域外围电路设计,将1T2R阻变存储器阵列的模拟输出电压转换为数字信号,提升电路的面积效率与能量效率。本发明基于1T2R阻变存储器阵列结构同时用于存储和电压域存内计算,在功能、结构方面具有显著优势。

    2024-03-06
  • 一种存储器的测试方法、装置及存储器系统
    一种存储器的测试方法、装置及存储器系统

    本申请实施例公开了一种存储器的测试方法、装置及存储器系统,所述方法包括:在噪声环境下对存储单元执行写入操作和读取操作;所述写入操作包括将测试数据写入所述存储单元中;将执行所述读取操作得到的读取结果和所述测试数据进行比较,得到所述存储单元在噪声影响下的信号裕度测试结果;所述噪声环境中的噪声至少包括以下之一:电源电压噪声、写恢复时间噪声、存储单元漏电噪声。本申请通过噪声环境的设置,使存在潜在信号裕度不足缺陷的存储单元在测试过程中被准确地检测出来,提高了信号裕度测试的覆盖率。

    2024-03-05
  • 存储器的编程方法、存储器装置及存储器系统
    存储器的编程方法、存储器装置及存储器系统

    本公开实施例公开了一种存储器的编程方法、存储器装置及存储器系统。所述方法包括:对待编程的各存储单元进行第一编程,使各存储单元被编程至N个不同的第一编程态;其中,N为大于1且小于M的正整数,M为所述待编程存储单元的目标编程态的总状态数;对第i组所述第一编程态的存储单元进行第二编程,使第i组所述第一编程态的存储单元被编程至k个目标编程态;其中,至少两组所述第一编程态的存储单元进行所述第二编程后得到目标编程态的数量k值不同;k大于或等于1且小于N;i大于或等于1且小于或等于N。

    2024-03-05
  • 一种双耳录音装置
    一种双耳录音装置

    本发明涉及一种双耳录音装置,它包括具有外腔的外壳和连接在所述外壳上的左耳模型和右耳模型,所述左耳模型和所述右耳模型中均设置有耳廓和与所述耳廓连通的耳道,所述耳道内端设置有声音传感器,所述耳道是仿真形状的。由于耳道是仿真形状的,从而对人耳道的滤波影响进行了考虑,从而接收的声音更贴近人耳实际听到的声音特性。

    2024-03-05
  • 非易失性存储器及其数据擦除方法
    非易失性存储器及其数据擦除方法

    本申请公开了一种非易失性存储器及数据擦除方法。所述非易失性存储器包括:存储阵列,形成在衬底上并包括多个存储块,所述存储块包括由多个存储单元连接至同一位线形成的存储单元串,所述存储单元串包括设置在所述位线与上选择栅晶体管之间的上虚拟字线层;以及外围电路,所述外围电路与所述存储阵列耦接,并被配置为控制以:在数据擦除操作期间,在所述上虚拟字线层附近生成栅极致漏极泄漏电流,以对选定的存储块进行栅极致漏极泄漏擦除。

    2024-03-05
  • 存储器装置及其操作方法、存储器系统
    存储器装置及其操作方法、存储器系统

    本发明实施例提供了一种存储器装置及其操作方法、存储器系统,所述存储器装置包括多个指存储区,每个指存储区包括多个存储单元排,每个所述存储单元排包括多个沿与栅极隔离结构延伸方向平行的方向并列排布的多个存储单元;所述方法包括:对所述多个存储单元排中的第一存储单元排和第二存储单元排进行第一编程操作;在进行所述第一编程操作时,对与所述第一存储单元排耦接的位线施加第一位线电压,对与所述第二存储单元排耦接的位线施加第二位线电压,所述第一存储单元排和所述第二存储单元排所属分组的编程速度不同,所述第一位线电压与所述第二位线电压不同。

    2024-03-02
  • 非易失性存储装置及其编程方法、非易失性存储系统
    非易失性存储装置及其编程方法、非易失性存储系统

    本申请提供了一种非易失性存储装置及其编程方法、非易失性存储系统。该非易失性存储装置的编程方法包括:在第一编程时间内,对与第一字线连接的多个存储单元中的至少一个第一存储单元执行写入操作和验证操作;以及对与第一字线连接的多个存储单元中、除第一存储单元以外的其它存储单元执行写入操作。该非易失性存储装置及其编程方法、非易失性存储系统,有利于缩短编程时间(例如,连续编程),有利于在提高编程数据完整性的前提下,提高非易失性存储装置的传输速度。

    2024-03-01
  • 存储系统、存储器及其编程方法
    存储系统、存储器及其编程方法

    本公开实施例提供一种存储系统、存储器及其编程方法,所述存储器包括多条存储单元串,所述存储单元串包括多个存储单元;其中,待编程的所述存储单元的栅极连接选择字线,未编程的所述存储单元的栅极连接未选择字线;所述存储器的编程方法包括:将编程电压施加到所述选择字线,并在第一时间间隔内将第一通过电压施加到所述未选择字线;在所述第一时间间隔内的预设时刻,断开所述存储单元串与对应位线的电连接;在所述第一时间间隔后的第二时间间隔内,将小于所述第一通过电压的第二通过电压施加到所述未选择字线。

    2024-03-01
  • 用于筛选存储器阵列中的弱比特的方法
    用于筛选存储器阵列中的弱比特的方法

    本发明的实施例提供了一种筛选存储器阵列中的弱比特的方法,包括:将第一组数据存储在存储器阵列的具有第一组存储器单元的第一存储器阵列中;至少对第一存储器阵列实施第一烘焙工艺,或者至少对第一存储器阵列施加第一磁场;确定存储在第一存储器阵列中的第一组数据的部分是否由第一烘焙工艺或第一磁场改变;以及如果第一组存储器单元的第一存储器单元存储改变的数据,则跟踪第一组存储器单元的至少第一存储器单元的地址,并且实施以下操作中的至少一个:(1)利用存储器阵列的第二存储器阵列中的对应存储器单元替换存储改变的数据的第一组存储器单元中的第一存储器单元,和(2)丢弃存储改变的数据的第一组存储器单元中的第一存储器单元。

    2024-02-29
  • 一种复合材料存储四维数据的写入和读取方法
    一种复合材料存储四维数据的写入和读取方法

    本发明涉及数据存储技术领域,公开了一种复合材料存储四维数据的写入和读取方法,突破了传统单光束二维数据存储写入模式,通过三维纳米激光直写系统在特殊的复合材料的聚焦激光光场微区内形成有受激荧光反应的微小空缺作为录入的数据点,同时充分利用光盘三维空间和不同激光写入能量下的数据点荧光发光呈线性反应关系特性,从而实现在物理层面上四维度存储录入数据,目标存储密度理论上可以提高到TB级/光盘的水平;通过特定的共焦显微成像系统进行四维数据的读取能够防止数据层之间的信息窜扰,保证所存储数据的读取准确性。

    2024-02-29
  • 页缓冲器、编程方法、存储器装置及系统
    页缓冲器、编程方法、存储器装置及系统

    本公开实施例公开了一种页缓冲器、编程方法、存储器装置及系统,所述页缓冲器对应于存储器装置的存储单元阵列的位线而设置,所述页缓冲器包括:第一充放电模块,其耦接于位线,并配置为能够存储第一位线强制信息以及根据所述第一位线强制信息向所述位线提供第一位线强制电压;第二充放电模块,其耦接所述位线,并配置为能够存储第二位线强制信息以及根据所述第二位线强制信息向所述位线提供不同于所述第一位线强制电压的第二位线强制电压;其中,所述第一位线强制电压和第二位线强制电压均大于正常编程位线电压且小于禁止编程位线电压。

    2024-02-29
  • 存储器控制器及其操作方法、存储器系统
    存储器控制器及其操作方法、存储器系统

    本发明实施例提供了一种存储器控制器及其操作方法、存储器系统,所述存储器控制器的操作方法包括:接收第一指令;所述第一指令指示对一个存储芯片中的多个存储面中的第N条字线耦接的存储单元进行编程操作;所述N为正整数;确定所述N小于等于第一预设值,且第一缓存器不满足预设条件;其中,所述第一缓存器用于备份待编程至每个存储面的第N条字线耦接的存储单元中的数据;发出第二指令;所述第二指令指示采用单面编程的方式对所述多个存储面中每个存储面的第N条字线耦接的存储单元依次进行编程。

    2024-02-29
  • 存储器接口的阻抗配置装置
    存储器接口的阻抗配置装置

    本发明提出一种存储器接口的阻抗配置装置,包含处理单元,耦接存储器接口、非易失性存储器和校准接口。处理单元将关联于第一接收器的芯片内端接电阻的第一阻值设为第一默认阻值;将关联于第二发送器的驱动可变电阻的第二阻值设为第二默认阻值;为多个测试组合执行测试,其中,每个组合包含关联于第一发送器的驱动可变电阻的第三阻值及关联于第二接收器的芯片内端接电阻的第四阻值;以及存储每个测试组合的测试结果至非易失性存储器的特定位置,使得校准主机可从非易失性存储器取得每个测试组合的测试结果。

    2024-02-29
  • 芯片掉电保护方法、装置、芯片及存储介质
    芯片掉电保护方法、装置、芯片及存储介质

    本发明公开了一种芯片掉电保护方法、装置、芯片及存储介质。其中,芯片掉电保护方法包括:通过AD采集通道采集芯片的内部基准电压AD值;在根据内部基准电压AD值确定芯片的供电电压小于第一预设电压时,控制芯片执行掉电记忆操作,并在根据内部基准电压AD值确定芯片的供电电压小于第二预设电压时,控制芯片执行复位操作。由此,该芯片掉电保护方法通过采集芯片内部基准电压的AD值,并根据采集到的AD值确定出芯片的供电电压,再将该供电电压与预设电压进行比较以判定是否需要触发芯片复位或者启动芯片掉电记忆操作,从而能够防止对Flash上的数据进行频繁擦写,提高芯片的使用寿命,同时降低芯片掉电保护的控制成本。

    2024-02-28
  • 可调频率的消音装置及频率调节方法
    可调频率的消音装置及频率调节方法

    本发明公开了一种可调频率的消音装置及频率调节方法,涉及消音技术领域。包括顶座和底座,顶座上设置有若干消音腔,底板上设置有调节机构和遮挡件,遮挡件一一对应穿设在消音腔内,若干遮挡件形成一组由调节机构调节遮挡件在消音腔内的运动深度,以此实现消声频率的调节。调节方法包括获取输出信号,并识别出输出信号对应的峰值频率;根据峰值频率,得到目标位移;根据目标位移调控遮挡件在消音腔内运动,此实现消音频率的调节。本发明能够根据真实的噪音频率对用于吸收的谐振频率进行调整,使得本申请中的消音方法能够同时消除或者降低多个频率的噪音成分,解决噪音对硬盘磁头寻道的干扰,改善硬盘性能。

    2024-02-28
  • 操作存储器件的方法与存储器件
    操作存储器件的方法与存储器件

    本申请提供了一种操作存储器件的方法与存储器件。存储器件包括顶部选择单元、顶部虚设单元和存储单元串,顶部选择单元具有耦合到位线的第一端子、耦合到顶部选择线的控制端子,顶部虚设单元具有耦合到顶部选择单元的第二端子的第一端子、耦合到顶部虚设字线的控制端子,存储单元串具有耦合到顶部虚设单元的第二端子的第一端子以及耦合到相应字线的控制端子,方法包括:在擦除操作之前,在向字线施加第一脉冲电压的同时,向顶部虚设字线和顶部选择线施加第二脉冲电压,向位线施加低电压。本方案实现了在擦除之前对存储器进行预写入操作,进而减少了仅擦除带来的损伤。

    2024-02-28
  • 一种SSD的写入模式验证方法、系统、装置及存储介质
    一种SSD的写入模式验证方法、系统、装置及存储介质

    本发明提出的一种SSD的写入模式验证方法、系统、装置及存储介质,所述方法包括:指定固态硬盘的一个分区,并为其开启分区随机写入区;验证分区随机写入区的大小;验证分区随机写入区的区域范围;对分区随机写入区区域内进行数据的随机写入,并进行正确性验证。本发明能够从分区命名空间固态硬盘的分区随机写入区的区域大小、写入数据的正确性以及是否可以真正实现随机写入等方面验证其分区随机写入模式的正确性。

    2024-02-28
  • 随机存储器的控制电路、随机存储器和电子设备
    随机存储器的控制电路、随机存储器和电子设备

    本申请实施例提供了一种随机存储器的控制电路、随机存储器和电子设备中,涉及信号处理技术领域。该随机存储器的控制电路包括:控制组件与弱下拉组件,弱下拉组件的控制端与控制器电连接,弱下拉组件的输出端与选通管脚电路电连接,控制器控制弱下拉组件在控制器确定门控打开位置时输出低电平信号,以将DQS信号的不定态下拉至低电平状态,解决了目前DDR存储器的门控信号的门控打开位置确定成本较高的技术问题,大大降低了门控信号的门控打开位置确定的人工成本,同时提高了随机存储器的兼容性与适配性。

    2024-02-28
  • 一种基于存储设备的数据处理系统、方法及装置
    一种基于存储设备的数据处理系统、方法及装置

    本申请公开了一种基于存储设备的数据处理系统、方法及装置。方法包括:获取数据处理请求;获取预设使能关系表,预设使能关系表中包括片选信号处理单元之间的使能关系;确定目标数据对应的第一片选信号逻辑单元,并依据使能关系确定与第一片选信号逻辑单元具有使能关系的第二片选信号逻辑单元;对第二片选信号逻辑单元执行使能操作,并将目标数据在第一片选信号逻辑单元执行目标处理操作。本申请通过利用预设使能关系列表中的使能关系确定与目标数据对应第一片选信号逻辑单元具有使能关系的第二片选信号逻辑单元,然后在进行数据处理操作之前对第二片选信号逻辑单元执行使能操作,满足数据处理过程中高传输速率的要求,提高了存储设备的读写性能。

    2024-02-26
  • 一种存储器测试方法、装置及存储器系统
    一种存储器测试方法、装置及存储器系统

    本申请实施例公开了一种存储器的测试方法、装置及存储器系统,所述方法包括:调整列选择信号波形以设置读取时序裕度测试环境;在所述读取时序裕度测试环境下对存储单元执行写入操作和读取操作;所述写入操作包括将测试数据写入所述存储单元中;将执行所述读取操作得到的读取结果和所述测试数据进行比较,根据比较结果确定所述存储单元是否存在读取时序裕度不足的缺陷。本申请通过调整列选择信号波形以设置读取时序裕度测试环境,使存在潜在读取时序裕度不足缺陷的存储单元在测试过程中被准确地检测出来,提高了测试的覆盖率。

    2024-02-26
  • 一种基于MATLAB技术的数据处理用存储器
    一种基于MATLAB技术的数据处理用存储器

    本发明公开了一种基于MATLAB技术的数据处理用存储器,包括存储器壳体、组装壳和电路板,所述存储器壳体的底部安装有安装盒,所述安装盒内侧的底壁安装有GPS定位芯片,所述存储器壳体的内侧安装有两组对称排列的支撑件,所述支撑架的内侧贯穿安装有紧固螺钉。本发明通过安装有GPS定位芯片,安装盒对内侧的蓄电池和GPS定位芯片固定,保证蓄电池和GPS定位芯片可以平稳运行,通过蓄电池实现电力的储存,可以延长装置的工作时间,为GPS定位芯片和内存显示条的运行提供电力支撑,在使用者携带存储器外侧时,可能会出现存储器丢失的情况,使用者可以通过GPS定位芯片发出的信息将存储器找回,防止出现丢失的情况。

    2024-02-25
  • 基于低功耗视频的SRAM架构、数据读写方法及装置
    基于低功耗视频的SRAM架构、数据读写方法及装置

    本发明公开了一种基于低功耗视频的SRAM架构,包括SRAM阵列,SRAM由多个6管SRAM单元组成,该SRAM架构还包括动态电源控制器,所述动态电源控制器用于控制SRAM单元的供电电源,供电电源具有高电位、第一低电位、第二低电位和第三低电位,当所述SRAM单元进行读操作时,供电电源与第三低电位连通;当所述SRAM单元进行写操作时,供电电源与第一低电位连通。该SRAM架构具有三个电源电压,通过研究像素数据的特性,采用此技术,来提高读写模式下的静态噪声限度,并降低在空闲模式下的泄漏电流,从而允许低功耗多媒体应用的电源电压大幅调整,使得视频应用即使工作在低电压下依然能够保证视频的质量,达到动态功耗质量平衡。

    2024-02-25
技术分类