容错修复方法、堆叠芯片及存储介质

技术领域

本申请涉及集成电路技术领域，尤其涉及一种容错修复方法、堆叠芯片及存储介质。

背景技术

堆叠芯片是当下芯片封装技术的研究热点，通过多个芯片的堆叠能有效提升芯片的性能，降低芯片的总体成本。但是，受限于芯片的尺寸、密度和工艺，在三维堆叠过程中，利用TSV(Through SiliconVia，硅穿孔)技术形成芯片间垂直互联通道时，会导致堆叠芯片存在多种缺陷，进而影响芯片间的电连接。

发明内容

本申请公开的一种容错修复方法、堆叠芯片及存储介质，旨在解决现有的三维堆叠过程中，利用TSV技术形成芯片间垂直互联通道时，会导致堆叠芯片存在多种缺陷，进而影响芯片间的电连接的问题。

第一方面，本申请提供了一种容错修复方法，应用于容错修复电路的控制电路，方法用于修复堆叠芯片的多个硅通道构件，所述堆叠芯片包括至少一个第一晶片和第二晶片，所述第一晶片内部设有多个硅通道构件，所述第一晶片堆叠于所述第二晶片上，所述容错修复电路还包括检测电路和多个修复电路，所述检测电路与所述硅通道构件电连接，所述修复电路的输入端连接在所述第一晶片和至少一个所述硅通道构件之间，所述修复电路的输出端连接在所述第一晶片和所述第二晶片之间，所述控制电路分别与所述检测电路和所述修复电路通信连接；所述方法包括：

对多个所述硅通道构件按照第一数量进行平均分组，获得所述第一数量的构件组；

将每个所述构件组内的硅通道构件划分为第一子数量的常规硅通道构件和第二子数量的冗余硅通道构件；

获取所述检测电路发送的所述构件组的状态信息；

根据所述状态信息确认所述构件组中损坏的所述常规硅通道构件的损坏数量；

控制所述修复电路激活所述损坏数量的冗余硅通道构件。

在一些实施例中，所述将每个所述构件组内的硅通道构件划分为第一子数量的常规硅通道构件和第二子数量的冗余硅通道构件，包括：根据所述第一子数量和所述第二子数量计算所述构件组的修复率；其中，所述修复率的公式如下：

其中，P为修复率，N为构件组中硅通道构件的个数，

在一些实施例中，所述更新所述第一子数量和所述第二子数量，包括：根据所述第一子数量和第二子数量获取预设比例；基于二分法更新所述预设比例，以完成所述第一子数量和所述第二子数量的更新。

在一些实施例中，所述修复电路包括多个第一多路选择模块和多个第二多路选择模块；所述第一多路选择模块连接在所述第一晶片的上表面和所述硅通道构件之间，所述第二多路选择模块连接在所述第一晶片和所述第二晶片之间；在所述对多个所述硅通道构件按照第一数量进行平均分组，获得所述第一数量的构件组之后，还包括：获取所述构件组中所述第一多路选择模块和所述第二多路选择模块的使用率。

在一些实施例中，所述第一晶片的上表面包括多个输入通道，所述第二晶片的上表面包括多个输出通道；所述控制所述修复电路激活所述损坏数量的冗余硅通道构件，包括：获取所述损坏数量的常规硅通道构件与所述第一晶片的上表面连接的输入通道的第一通道标识；获取所述损坏数量的常规硅通道构件与所述第二晶片的上表面连接的输出通道的第二通道标识；根据所述第一通道标识和所述第二通道标识确定可用于连接的目标输入通道和目标输出通道，将所述目标输入通道和所述目标输出通道与所述冗余硅通道构件电连接，以激活所述损坏数量的冗余硅通道构件。

在一些实施例中，所述检测电路包括状态检测模块和寄存模块，所述状态检测模块的输入端和所述硅通道构件电连接，所述状态检测模块的输出端和所述寄存模块电连接，所述状态检测模块用于输出所述硅通道构件的检测信号至所述寄存模块；所述获取所述检测电路发送的所述构件组的状态信息，包括：获取所述构件组对应的所述寄存模块存储的所述检测信号，根据所述检测信号获取所述构件组的状态信息。

第二方面，本申请提供了一种堆叠芯片，其特征在于，包括：

至少一个第一晶片，包括一上表面及相对于该上表面设置的一下表面，且所述上表面与所述下表面之间设有多个硅通道构件，构成所述上表面和所述下表面间的电性导通；

第二晶片，包括一上表面及相对于该上表面设置的一下表面，所述第一晶片的下表面堆叠在所述第二晶片的上表面；

容错修复电路，所述容错修复电路包括控制电路、检测电路和多个修复电路，所述检测电路与所述硅通道构件电连接，所述修复电路的输入端的一侧和所述第一晶片的上表面电连接，所述修复电路的输入端的另一侧与至少一个所述硅通道构件的一侧电连接，所述修复电路的输出端的一侧与所述硅通道构件的另一侧电连接，所述修复电路的输出端的另一侧与所述第二晶片电连接，所述控制电路分别与所述检测电路和所述修复电路通信连接；

其中，所述控制电路包括处理器、存储器、以及存储在所述存储器上并可被所述处理器执行的计算机程序，所述存储器存储有策略模型，其中所述计算机程序被所述处理器执行时，实现本申请任一实施例所提供的容错修复方法。

在一些实施例中，所述修复电路包括多个第一多路选择模块和多个第二多路选择模块；所述第一多路选择模块连接在所述第一晶片的上表面和所述硅通道构件之间，所述第二多路选择模块连接在所述第一晶片和所述第二晶片之间；所述检测电路包括状态检测模块和寄存模块，所述状态检测模块的输入端和所述硅通道构件电连接，所述状态检测模块的输出端和所述寄存模块电连接，所述状态检测模块用于输出所述硅通道构件的检测信号至所述寄存模块。

第三方面，本申请提供了一种存储介质，所提供的计算机可读存储介质上存储有计算机程序，实现本申请任一实施例所提供的容错修复方法。

本申请提供了一种容错修复方法、堆叠芯片及存储介质，方法应用于容错修复电路的控制电路，方法用于修复堆叠芯片的多个硅通道构件，堆叠芯片包括至少一个第一晶片和第二晶片，第一晶片内部设有多个硅通道构件，第一晶片堆叠于第二晶片上，容错修复电路还包括检测电路和多个修复电路，检测电路与硅通道构件电连接，修复电路的输入端连接在第一晶片和至少一个硅通道构件之间，修复电路的输出端连接在第一晶片和第二晶片之间，控制电路分别与检测电路和修复电路通信连接。方法通过对多个硅通道构件按照第一数量进行平均分组，获得第一数量的构件组；将每个构件组内的硅通道构件划分为第一子数量的常规硅通道构件和第二子数量的冗余硅通道构件；获取检测电路发送的构件组的状态信息；根据状态信息确认构件组中损坏的常规硅通道构件的损坏数量；控制修复电路激活损坏数量的冗余硅通道构件。进而通过将硅通道构件划分成第一数量的构件组，再将构件组内的硅通道构件划分为第一子数量的常规硅通道构件和第二子数量的冗余硅通道构件，以根据检测电路发送的构件组的状态信息确认构件组中损坏的常规硅通道构件的损坏数量，最终控制修复电路激活损坏数量的冗余硅通道构件。进而确保第一晶片和第二晶片堆叠过程中的电连接不受影响。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。

附图说明

为了更清楚地说明本申请实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的一种堆叠芯片的结构示意框图；

图2是本申请实施例提供的另一种堆叠芯片的结构示意框图；

图3是本申请实施例提供的容错修复方法的步骤示意流程图；

图4是本申请实施例提供的一种构件划分方法的步骤示意流程图；

图5是本申请实施例提供的一种激活方法的步骤示意流程图；

图6是本申请实施例提供的一种控制电路的示意性框图。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

附图中所示的流程图仅是示例说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解、组合或部分合并，因此实际执行的顺序有可能根据实际情况改变。

应当理解，在此本申请说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本申请。如在本申请说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。

应当理解，为了便于清楚描述本申请实施例的技术方案，在本申请的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。例如，第一晶片和第二晶片仅仅是为了区分不同的晶片，并不对其先后顺序进行限定。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。

还应当进理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

为便于理解本申请实施例，下面对本申请实施例中涉及到的一些词汇作简单说明。

1.TSV(ThroughSiliconVia，硅穿孔)技术：TSV是通过在芯片与芯片之间、晶圆和晶圆之间制作垂直导通；TSV技术通过铜、钨、多晶硅等导电物质的填充，实现硅通孔的垂直电气互联，这项技术是目前唯一的垂直电互联技术，是实现3D先进封装的关键技术之一。

TSV技术具有以下优点：

1).高密度集成：通过先进封装，可以大幅度地提高电子元器件集成度，减小封装的几何尺寸和封装重量。克服现有的2D-SIP(SystemInaPackage，二维系统级封装)和PoP(PackageonPackage，三维封装堆叠)系统的不足，满足微电子产品对于多功能和小型化的要求。

2).提高电性能：由于TSV技术可以大幅度地缩短电互连的长度，从而可以很好地解决出现在SOC(二维系统级芯片)技术中的信号延迟等问题，提高电性能。

3).多种功能集成：通过TSV互连的方式，可以把不同的功能芯片(如射频、内存、逻辑、数字和MEMS等)集成在一起实现电子元器件的多功能。

4).降低制造成本：虽然目前TSV三维集成技术在工艺上的成本较高，但是可以在元器件的总体水平上降低制造成本。

2.二分法：二分法(Bisectionmethod)即一分为二的方法.设[a，b]为R的闭区间。逐次二分法就是造出如下的区间序列([an，bn])：a0＝a，b0＝b，且对任一自然数n，[an+1，bn+1]或者等于[an，cn]，或者等于[cn，bn]，其中cn表示[an，bn]的中点。

下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。

堆叠芯片是当下芯片封装技术的研究热点，通过多个芯片的堆叠能有效提升芯片的性能，降低芯片的总体成本。但是，受限于芯片的尺寸、密度和工艺，在三维堆叠过程中，利用TSV技术形成芯片间垂直互联通道时，会导致堆叠芯片存在多种缺陷，进而影响芯片间的电连接。

为了解决上述问题，本申请的实施例提供了一种堆叠芯片，请参照图1，图1是本申请实施例所提供的堆叠芯片的结构示意框图。如图1所示，所提供的堆叠芯片10包括至少一个第一晶片11、第二晶片12、硅通道构件13和容错修复电路14。第一晶片11包括一上表面及相对于该上表面设置的一下表面，且上表面与下表面之间设有多个硅通道构件13，构成上表面和下表面间的电性导通。第二晶片12包括一上表面及相对于该上表面设置的一下表面，第一晶片11的下表面堆叠在第二晶片12的上表面。容错修复电路14包括控制电路141、检测电路142和多个修复电路143，检测电路142与硅通道构件13电连接，修复电路143的输入端的一侧和第一晶片11的上表面电连接，修复电路143的输入端的另一侧与至少一个硅通道构件13的一侧电连接，修复电路143的输出端的一侧与硅通道构件13的另一侧电连接，修复电路143的输出端的另一侧与第二晶片12电连接，控制电路143分别与检测电路142和修复电路143通信连接。其中，控制电路143用于实现本申请任一实施例所提供的容错修复方法。

具体地，通过在第二晶片12的上表面上堆叠多个带有硅通道构件13的第一晶片11，通过容错修复电路14的设置。能够实时确保第一晶片11和第二晶片12之间有足够的硅通道构件13进行有效电连接。

在一些实施例中，所提供的控制电路141包括微控制单元(MicrocontrollerUnit；MCU)，进而能够根据检测电路142发送的硅通道构件13的检测信息以控制修复电路14激活对应的硅通道构件13，确保第一晶片11和第二晶片12之间有足够的硅通道构件13进行有效电连接。

需要说明是的，在一些实施例中，1个第一晶片11堆叠在第二晶片12上，在一些实施例中，2个第一晶片11堆叠在第二晶片12上。第一晶片11的数量根据用户需求进行设置，本申请实施例不作限制。

在一些实施例中，请参照图2，图2是本申请实施例提供的另一种堆叠芯片的结构示意框图。修复电路143包括多个第一多路选择模块143a和多个第二多路选择模块143b。第一多路选择模块143a连接在第一晶片11的上表面和硅通道构件13(图2中TSVS表示多个硅通道构件13)之间，第二多路选择模块143b连接在第一晶片11和第二晶片12之间；检测电路142包括状态检测模块142a和寄存模块142b，状态检测模块142a的输入端和硅通道构件13电连接，状态检测模块142a的输出端和寄存模块142b电连接，状态检测模块142a用于输出硅通道构件13的检测信号至寄存模块142b。

通过第一多路选择模块143a和第二多路选择模块143b，例如MUX(多路复用器)，每个第一多路选择模块143a和第二多路选择模块143b可以一对一同时连接一个硅通道构件13，也可以同时连接多个硅通道构件13。采用本申请实施例所提供的方法旨在提高第一多路选择模块143a和第二多路选择模块143b的使用率。

通过状态检测模块142a和寄存模块142b，例如状态检测模块142a为比较器、寄存模块142b为寄存器。进而比较器能够判断硅通道构件13的信号是否大于阈值电压，是则输出检测信号为高电平信号，否则输出低电平信号。进而能够帮助控制电路141快速确定硅通道构件13是否损坏。

本申请实施例提供了一种堆叠芯片，通过所提供的堆叠芯片，能够实时确保第一晶片11和第二晶片12之间有足够的硅通道构件13进行有效电连接。

请参阅图3，图3是本申请实施例提供的容错修复方法的步骤示意流程图。所提供的容错修复方法应用于本申请任一实施例所提供的容错修复电路的控制电路，用于修复本申请任一实施例所提供的堆叠芯片的硅通道构件。

如图1所示，该容错修复方法具体包括步骤S101至步骤S105。

S101.对多个硅通道构件按照第一数量进行平均分组，获得第一数量的构件组。

具体地，当所提供的堆叠芯片的第一晶片之间包括多个硅通道构件时，为便于后续冗余和常规硅通道构件的划分，控制电路先根据第一数量对硅通道构件进行平均分组，例如当存在100个硅通道构件时，按照每10个硅通道构件为一组能够获得10个构件组。进而后续控制电路对各个构件组分别获取检测电路的状态信息以确认各个构件组内损坏的硅通道构件的数量，快速完成硅通道构件的修复以确保堆叠晶片的电性能。

S102.将每个构件组内的硅通道构件划分为第一子数量的常规硅通道构件和第二子数量的冗余硅通道构件。

具体地，常规硅通道构件表示堆叠芯片使用过程中正常工作的硅通道构件，冗余硅通道构件表示堆叠芯片使用过程中的备用硅通道构件。通过控制电路对每个构件组都配备对应的冗余硅通道构件，能够提高堆叠芯片的容错。

示例性的，控制电路通过对构件组按照分组比例Ngr：Ngs进行分组，其中Ngr代表第一子数量，Ngs代表第二子数量。然后，能够对每个构件组配置多路选择器。多路选择器可以通过规避组内缺陷的TSV通路来保障输入信号到输出信号之间的传输。在构件组内通过冗余硅通道构件的第二数量和多路选择器的使用量决定了在构件组内多路选择器的使用率。通过对第一子数量和第二子数量的优化能够最大程度减少所提供的堆叠芯片的成本。

需要说明的是，即使总体冗余TSV使用量一样，在不同的第一子数量和第二子数量下，对应了了不同的修复率和多路选择器的使用率。因此，本申请所提供的方法将在高修复率和减少多路选择器的硬件消耗之间做权衡，从而选择最优的第一子数量和第二子数量。

在一些实施例中，请参照图4，图4是本申请实施例提供的一种构件划分方法的步骤示意流程图。

如图4所示，所提供的构件修复方法包括步骤S102a至S102b。

S102a.根据第一子数量和第二子数量计算构件组的修复率。其中，修复率的公式如下：

其中，P为修复率，N为构件组中硅通道构件的个数，

S102b.更新第一子数量和第二子数量，以使得构件组的修复率符合预设修复条件。

由于在实际的制造过程中，TSV以阵列的方式存在，基于概率理论，在一个区块内部的TSV数量和最终的修复率建立数学关系，这样可以以修复率作为限制计算TSV区块的冗余数量。

首先，基于单个TSV的失效率，可以计算出层内TSV的期望失效个数。然后，基于单层TSV的期望失效个数，计算TSV链的个数和TSV区块尺寸的限制。在一层里面有n个失效TSV的修复率计算如上式所示。只要P足够大，就可以假设TSV的最大失效个数是n。P越大说明修复率越高，模型假设的最终目的就是达到一个较高的修复率。其中，本申请所提供的修复方法的目的在于在最小冗余硅通道构件的数目情况下使得修复率尽可能更大，即通过降低冗余硅通道构件的数目降低堆叠芯片的成本。

示例性的，更新第一子数量和第二子数量，包括：根据第一子数量和第二子数量获取预设比例；基于二分法更新预设比例，以完成第一子数量和第二子数量的更新。

通过二分法更新第一子数量和第二子数量的预设比例，进而利用更新后的预设比例计算对应的系统修复率。如果修复率大于预设修复率，则将新的第二子数量设置为之前的1/2。如果更新后的修复率符合预设修复条件，例如大于设定的预设修复率，则将第二子数量更新为之前的1/2，如果不是，则停止设置新的第二子数量，找到最终的第一子数量和第二子数量的预设比例。

需要说明的是，在一些实施例中，本申请实施例的预设比例可以通过遗传算法进行计算，本申请实施例的预设比例可以通过高斯牛顿法进行计算。本申请实施例对预设比例的寻优算法不作限制。

示例性的，如图2所示，修复电路包括多个第一多路选择模块和多个第二多路选择模块；第一多路选择模块连接在第一晶片的上表面和硅通道构件之间，第二多路选择模块连接在第一晶片和第二晶片之间；在对多个硅通道构件按照第一数量进行平均分组，获得第一数量的构件组之后，还包括：获取构件组中第一多路选择模块和第二多路选择模块的使用率。通过获取第一多路选择模块和第二多路选择模块的使用率，能够判断当前堆叠芯片中的硅通道构件的使用情况。已根据使用情况调整的第一子数量和第二子数量。

需要说明的是，在一些实施例中，更新第一子数量和第二子数量，以使得构件组的修复率符合预设修复条件，包括：更新第一子数量和第二子数量，以使得构件组的修复率符合预设修复条件和构件组的使用率符合预设使用条件。

通过搜寻算法，例如二分法，来选择分组比例。首先，设置多路选择器的消耗最大限制使用率Cmax，从初始硅通道构件总体冗余比例Rinit＝100％开始，对例如1：1，2：2，3：3等比例进行多路选择器的使用率计算，找到最接近Cmax对应的分组比例，即第一子数量和第二子数量的比值，在100％内停止搜寻新的分组比例。计算第一子数量和第二子数量的比值对应的系统修复率，如果修复率符合预设修复条件，例如大于设定的预设修复率。则将新的总体冗余比例Rnew设置为之前的1/2，同时对属于50％的分组比例，例如(2:1，4:2，8：4，……)，进行进行多路选择器的消耗计算，找到最接近Cmax对应的分组比例，在Rnew(50％)内停止搜寻新的分组比例。计算第一子数量和第二子数量的比值对应的系统修复率，如果修复率大于预设修复率，则将新的总体冗余比例Rnew设置为之前的1/2，如果不是，则停止设置新的硅通道构件总体冗余比例，找到最终的第一子数量和第二子数量。以降低堆叠芯片的成本并提高其性能。

S103.获取检测电路发送的构件组的状态信息。

具体地，控制电路通过获取检测电路对构件组内的每个常规硅通道构件和冗余硅通道构件测试的状态信息，例如常规硅通道构件和冗余硅通道构件的电压是否高于阈值电压。进而能够确认构件组内是否存在损坏的常规硅通道构件，以在存在损坏的常规硅通道构件及时对堆叠芯片进行修复。

在一些实施例中，请参照图2，检测电路包括状态检测模块和寄存模块，状态检测模块的输入端和硅通道构件电连接，状态检测模块的输出端和寄存模块电连接，状态检测模块用于输出硅通道构件的检测信号至寄存模块；获取检测电路发送的构件组的状态信息，包括：获取构件组对应的寄存模块存储的检测信号，根据检测信号获取构件组的状态信息。

通过状态检测模块和寄存模块，进而比较器能够判断硅通道构件3的信号是否大于阈值电压，是则输出检测信号为高电平信号，否则输出低电平信号。进而能够帮助控制电路快速确定硅通道构件是否损坏。

示例性的，通过采用将与非门电路作为状态检测模块，与非门电路具有预设的阈值电压。通过控制电路控制与非门一端输入高电平的(该高电平不会对与非门输出造成影响，与非门的输出由硅通道构件输出端决定)输入信号经过硅通道构件的与第一晶片上表面连接的一端。不同状态的硅通道构件导致与非门电路输出端电压信号不同。输入信号经过硅通道构件，(RC延时)到达第二晶片，通过观察与非门的输出，可比较硅通道构件首末端的电压值，若高于与非门电路具有的预设的阈值电压，则输出的状态信息为低电平信号，例如Test_result＝0(没有缺陷)。若Test_result＝1(与非门输出高电平，则硅通道构件有缺陷)。

S104.根据状态信息确认构件组中损坏的常规硅通道构件的损坏数量。

具体地，控制电路根据检测电路对构件组内的每个常规硅通道构件和冗余硅通道构件测试的状态信息，当确认构件组中损坏的常规硅通道构件的数量为损坏数量时，此时若不及时修复则堆叠芯片中损坏部分的常规硅通道构件对应的通道电连接断开。因此通过损坏数量的确认能够确保所提供的方法能够及时锁定损坏的常规硅通道构件。

S105.控制修复电路激活损坏数量的冗余硅通道构件，完成堆叠芯片的硅通道构件的修复。

具体地，在控制电路确定堆叠芯片的构件组中中存在常规硅通道构件损坏时，需要及时通过修复电路激活构件组中对应数量的冗余硅通道构件。通过将硅通道构件划分成第一数量的构件组，再将构件组内的硅通道构件划分为第一子数量的常规硅通道构件和第二子数量的冗余硅通道构件，以根据检测电路发送的构件组的状态信息确认构件组中损坏的常规硅通道构件的损坏数量，最终控制修复电路激活损坏数量的冗余硅通道构件。进而确保第一晶片和第二晶片堆叠过程中的电连接不受影响。

在一些实施例中，第一晶片的上表面包括多个输入通道，第二晶片的上表面包括多个输出通道；请参照图5，图5是本申请实施例提供的一种激活方法的步骤示意流程图。

请参照图5，所提供的激活方法包括步骤S105a至S105c。

S105a.获取损坏数量的常规硅通道构件与第一晶片的上表面连接的输入通道的第一通道标识。

S105b.获取损坏数量的常规硅通道构件与第二晶片的上表面连接的输出通道的第二通道标识。

S105c.根据第一通道标识和第二通道标识确定可用于连接的目标输入通道和目标输出通道，将目标输入通道和目标输出通道与冗余硅通道构件电连接，以激活损坏数量的冗余硅通道构件。

通过在检测电路内设置用于检测硅通道构件的电传递通道，例如设置路径模块，控制电路能够在激活对应的冗余硅通道构件时，根据硅通道构件的标识信息，例如第5输入通道和第3输出通道，依此产生控制信号给路径模块，路径模块负责将输入信号规避掉有缺陷硅通道构件对应的路径，选择到良好的目标输入通道和目标输出通道进行输入信号到冗余硅通道构件到输出信号的路径规划。避免冗余硅通道构件激活在损坏的通道上。

示例性的，依托硅通道构件状态寄存器组的检测结果，对缺陷的常规硅通道构件进行修复。在检测电路将组内每根硅通道构件的检测结果存入硅通道构件状态寄存器组后，对每根硅通道构件进行修复。修复总共需要第一子数量加上第二子数量个时钟周期。修复模块还包括路径模块，路径模块由第一子数量个多路选择器构成。多路选择器的控制信号由控制模块给出，控制模块包含信号线计数使能模块和失效硅通道构件累加器，容错溢出比较器组成。首先，第一根硅通道构件的状态进入信号线计数使能器，若其为0则进行使能锁存器链，锁存器链刷新锁存信号值，锁存信号值由失效硅通道构件累加器的输出给出(若第一根硅通道构件状态器值为0，则失效硅通道构件累加器的输出为00)。硅通道构件状态寄存器组的数值依此进入控制电路，各个子模块按照规则给出其输出值。进而能完成硅通道构件的修复。

本申请提供了一种容错修复方法，通过将硅通道构件划分成第一数量的构件组，再将构件组内的硅通道构件划分为第一子数量的常规硅通道构件和第二子数量的冗余硅通道构件，以根据检测电路发送的构件组的状态信息确认构件组中损坏的常规硅通道构件的损坏数量，最终控制修复电路激活损坏数量的冗余硅通道构件。进而确保第一晶片和第二晶片堆叠过程中的电连接不受影响。

本申请提供了一种容错修复方法，该容错修复方法应用于容错修复电路的控制电路。如图6所示，图6为本申请实施例提供的一种控制电路的示意性框图。

其中，该控制电路可以包括处理器、存储器和网络接口。处理器、存储器和网络接口通过系统总线连接，该系统总线比如为I2C(Inter-integrated Circuit)总线。

具体地，处理器可以是微控制单元(Micro-controllerUnit，MCU)、中央处理单元(Central Processing Unit，CPU)或数字信号处理器(Digital Signal Processor，DSP)等。

具体地，存储器可以是Flash芯片、只读存储器(ROM，Read-OnlyMemory)磁盘、光盘、U盘或移动硬盘等。

该网络接口用于进行网络通信，如发送分配的任务等。本领域技术人员可以理解，图6中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的控制电路的限定，具体的控制电路可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。

其中，所述处理器用于运行存储在存储器中的计算机程序，并在执行所述计算机程序时实现本申请实施例提供的任一项容错修复方法中相应的步骤。

示例性的所提供的控制电路用于如下步骤。

对多个所述硅通道构件按照第一数量进行平均分组，获得所述第一数量的构件组。

将每个所述构件组内的硅通道构件划分为第一子数量的常规硅通道构件和第二子数量的冗余硅通道构件。

获取所述检测电路发送的所述构件组的状态信息。

根据所述状态信息确认所述构件组中损坏的所述常规硅通道构件的损坏数量。

控制所述修复电路激活所述损坏数量的冗余硅通道构件，完成所述堆叠芯片的所述硅通道构件的修复。

在一些实施例中，所述将每个所述构件组内的硅通道构件划分为第一子数量的常规硅通道构件和第二子数量的冗余硅通道构件，包括：根据所述第一子数量和所述第二子数量计算所述构件组的修复率；其中，所述修复率的公式如下：

其中，P为修复率，N为构件组中硅通道构件的个数，

在一些实施例中，所述更新所述第一子数量和所述第二子数量，包括：根据所述第一子数量和第二子数量获取预设比例；基于二分法更新所述预设比例，以完成所述第一子数量和所述第二子数量的更新。

在一些实施例中，所述修复电路包括多个第一多路选择模块和多个第二多路选择模块；所述第一多路选择模块连接在所述第一晶片的上表面和所述硅通道构件之间，所述第二多路选择模块连接在所述第一晶片和所述第二晶片之间；在所述对多个所述硅通道构件按照第一数量进行平均分组，获得所述第一数量的构件组之后，还包括：获取所述构件组中所述第一多路选择模块和所述第二多路选择模块的使用率。

在一些实施例中，所述第一晶片的上表面包括多个输入通道，所述第二晶片的上表面包括多个输出通道；所述控制所述修复电路激活所述损坏数量的冗余硅通道构件，包括：获取所述损坏数量的常规硅通道构件与所述第一晶片的上表面连接的输入通道的第一通道标识；获取所述损坏数量的常规硅通道构件与所述第二晶片的上表面连接的输出通道的第二通道标识；根据所述第一通道标识和所述第二通道标识确定可用于连接的目标输入通道和目标输出通道，将所述目标输入通道和所述目标输出通道与所述冗余硅通道构件电连接，以激活所述损坏数量的冗余硅通道构件。

在一些实施例中，所述检测电路包括状态检测模块和寄存模块，所述状态检测模块的输入端和所述硅通道构件电连接，所述状态检测模块的输出端和所述寄存模块电连接，所述状态检测模块用于输出所述硅通道构件的检测信号至所述寄存模块；所述获取所述检测电路发送的所述构件组的状态信息，包括：获取所述构件组对应的所述寄存模块存储的所述检测信号，根据所述检测信号获取所述构件组的状态信息。

需要说明的是，所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的控制电路的具体工作过程，可以参考前述容错修复方法实施例中的对应过程，在此不再赘述。

本申请的实施例中还提供一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序中包括程序指令，所述处理器执行所述程序指令，实现上述实施例提供的容错修复方法的步骤。例如，该计算机程序被处理器加载，可以执行如下步骤：

对多个所述硅通道构件按照第一数量进行平均分组，获得所述第一数量的构件组。

将每个所述构件组内的硅通道构件划分为第一子数量的常规硅通道构件和第二子数量的冗余硅通道构件。

获取所述检测电路发送的所述构件组的状态信息。

根据所述状态信息确认所述构件组中损坏的所述常规硅通道构件的损坏数量。

控制所述修复电路激活所述损坏数量的冗余硅通道构件，完成所述堆叠芯片的所述硅通道构件的修复。

以上各个操作的具体实施可参见前面的实施例，在此不再赘述。

其中，计算机可读存储介质可以是前述实施例的计算机设备的内部存储单元，例如计算机设备的硬盘或内存。计算机可读存储介质也可以是计算机设备的外部存储设备，例如计算机设备上配备的插接式硬盘，智能存储卡(Smart Media Card，SMC)，安全数字(Secure Digital，SD)卡，闪存卡(Flash Card)等。

由于该计算机可读存储介质中所存储的计算机程序，可以执行本申请实施例所提供的任一种容错修复方法，因此，可以实现本申请实施例所提供的任一种容错修复方法所能实现的有益效果，详见前面的实施例，在此不再赘述。

上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。以上所述，仅是本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。