一种基于RRAM的后置加权多比特输入存算电路及方法

技术领域

本发明涉及一种基于RRAM的后置加权多比特输入存算电路及方法，属于多比特输入存算电路技术领域。

背景技术

传统的多比特输入存算电路通过脉冲宽度表示输入数据权重，以最低比特位为基准，第二比特位的脉冲宽度是最低比特位的2倍，第三比特位的脉冲宽度是最低比特位的4倍，以此类推，高一比特位的脉冲宽度是低一比特位脉冲宽度的2倍，比特位越高，其所需的脉冲宽度越大，消耗的数据输入时间越长。如果按照传统的数据输入的方法进行较多比特位数据的输入，会消耗大量的时间，降低存算电路的数据计算速度，严重限制了输入数据的精度和存算系统的吞吐量以及计算效率。

发明内容

为了解决现有技术中存在的问题，本发明提出了一种基于RRAM的后置加权多比特输入存算电路及方法，只需要一个数据输入周期就可以进行多个比特位输入数据的运算，节省了数据输入消耗的时间，能够提高存算系统的数据吞吐量和运算效率。

为解决上述技术问题，本发明采用了如下技术手段：

第一方面，本发明提出了一种基于RRAM的后置加权多比特输入存算电路，包括多个并行的存算回路，每个存算回路包括第一钳位电路、第一电流镜、第二钳位电路、第二电流镜、采样电容和多比特输入加权电容阵列，其中，第一钳位电路连接第一电流镜的一端，第二钳位电路连接第二电流镜的一端，采样电容的下极板接地，采样电容的上极板分别连接第一电流镜的另一端、第二电流镜的另一端和多比特输入加权电容阵列；

所述第一钳位电路和第二钳位电路分别包括第一RRAM存储阵列和第二RRAM存储阵列，第一RRAM存储阵列和第二RRAM存储阵列用于存储单比特权重数据；

所述多比特输入加权电容阵列包括第一开关、第二开关、第三开关、第四开关、第一电容、第二电容和第三电容，第一开关的一端与第二开关的一端并联分别连接采样电容的上极板，第一开关的另一端分别连接第四开关的一端和第二电容的上极板，第二开关的另一端分别连接第三开关的一端和第一电容的上极板，第三开关的另一端和第四开关的另一端分别连接第三电容的上极板，第一电容的下极板、第二电容的下极板和第三电容的下极板接地。

结合第一方面，进一步的，所述第一钳位电路还包括第一晶体管和第一功率放大器，第一功率放大器的正相输入端连接钳位电路参考电压V

所述第二钳位电路还包括第四晶体管和第二功率放大器，第二功率放大器的正相输入端连接钳位电路参考电压V

结合第一方面，进一步的，第一电流镜包括第二晶体管、第三晶体管，第二晶体管的源端和第三晶体管的源端分别连接电源，第二晶体管的栅端分别连接第一晶体管的漏端、第二晶体管的漏端和第三晶体管的栅端，第三晶体管的漏端连接采样电容的上极板；

第二电流镜包括第五晶体管和第六晶体管，第五晶体管的源端和第六晶体管的源端分别连接电源，第五晶体管的栅端分别连接第四晶体管的漏端、第五晶体管的漏端和第六晶体管的栅端，第六晶体管的漏端连接采样电容的上极板。

结合第一方面，进一步的，第六晶体管的宽长比是第三晶体管的宽长比的两倍。

结合第一方面，进一步的，第一电容的电容值是第二电容的电容值的两倍，第三电容的电容值等于第一电容和第二电容的电容值之和。

第二方面，本发明提出了一种基于RRAM的后置加权多比特输入存算方法，所述存算方法基于第一方面所述的一种基于RRAM的后置加权多比特输入存算电路实现，针对后置加权多比特输入存算电路中的每个存算回路，方法包括如下步骤：

通过第一钳位电路和第二钳位电路分别将第一RRAM存储阵列和第二RRAM存储阵列的位线电压V

根据欧姆定律，通过第一RRAM存储阵列和第二RRAM存储阵列的位线电压和阻值，得到第一位线电流和第二位线电流，其中，第一位线电流表示第一RRAM阵列未加权的权重数据，第二位线电流表示第二RRAM阵列未加权的权重数据；

通过第一电流镜和第二电流镜，按照比例分别对第一位线电流和第二位线电流进行镜像，得到镜像后的第一电流和第二电流；

通过镜像后的第一电流和第二电流对采样电容充电，得到第一采样电压和第二采样电压；

闭合第一开关，断开第二、第三、第四开关，将采样电容上的第一采样电压采样到第二电容中，然后断开第一开关，将低一比特位输入数据与二比特权重数据的乘累加结果以电荷的形式存储在第二电容中；

闭合第二开关，断开第一、第三、第四开关，将采样电容上的第二采样电压采样到第一电容中，然后断开第二开关，将高一比特位输入数据与二比特权重数据的乘累加结果以电荷的形式存储在第一电容中；

闭合第三、第四开关，断开第一、第二开关，在电势差的作用下，存储在第一、第二电容中的电荷流向第三电容，得到二比特输入数据与二比特权重数据的乘累加结果。

结合第二方面，进一步的，闭合第三、第四开关后，第一、第二、第三电容的上极板电压值V

其中，V

采用以上技术手段后可以获得以下优势：

本发明提出了一种基于RRAM的后置加权多比特输入存算电路及方法，通过RRAM存储阵列存储单比特权重数据，再通过电流镜技术和电容阵列将输入数据和权重数据的乘累加结果以电流或电压的形式表示，实现了输入数据和权重数据的多比特加权操作，在进行数据输入时，本发明不用考虑输入数据的权重信息，多比特输入数据的每一比特位都可以看作是一个单比特数据，再通过后置的输入数据加权电容阵列进行输入数据的加权操作，从而避免了在输入端通过多周期的脉冲形式进行输入数据的加权操作，节省了数据输入的时间，提高了存算系统的数据吞吐量和计算效率。此外，本发明通过改变并行的存算回路的数量，可以扩展出所需的多比特输入与多比特权重数据的乘累加运算，电路扩展性能更好，电路结构简单，有利于推广使用。

附图说明

图1为本发明一种基于RRAM的后置加权多比特输入存算电路中存算回路的结构示意图；

图2为本发明实施例中后置加权多比特输入存算电路计算模块波形图。

具体实施方式

下面结合附图对本发明的技术方案作进一步说明：

实施例1：

本发明提出了一种基于RRAM的后置加权多比特输入存算电路，包括多个并行的存算回路，如图1所示，每个存算回路包括第一钳位电路、第一电流镜、第二钳位电路、第二电流镜、采样电容(C

第一钳位电路包括第一晶体管(M

第二钳位电路包括第四晶体管(M

在第一、第二钳位电路中，第一晶体管和第四晶体管采用NMOS晶体管，用于调整RRAM存储阵列的位线电流，第一功率放大器和第二功率放大器用于高增益误差功放，第一RRAM存储阵列和第二RRAM存储阵列用于存储单比特权重数据。

第一电流镜包括第二晶体管(M

第二电流镜包括第五晶体管(M

在第一、第二电流镜中，M

多比特输入加权电容阵列包括第一开关(S

在多比特输入加权电容阵列中，第一至第四开关可以用于控制电容阵列中电荷的移动；第一电容的电容值是第二电容的电容值的两倍，第三电容的电容值等于第一电容和第二电容的电容值之和。

实施例2：

基于实施例1中的后置加权多比特输入存算电路，本发明还提出了一种后置加权多比特输入存算方法，针对后置加权多比特输入存算电路中的每个存算回路，方法包括如下步骤：

步骤A、通过第一钳位电路和第二钳位电路分别将第一RRAM存储阵列和第二RRAM存储阵列的位线电压V

步骤B、根据欧姆定律，通过第一RRAM存储阵列和第二RRAM存储阵列的位线电压和阻值，在第一、第二RRAM存储阵列的位线BL上得到第一位线电流和第二位线电流I

步骤C、通过第一电流镜和第二电流镜，按照比例分别对第一位线电流和第二位线电流进行镜像和加权操作，得到镜像后的第一电流I

如图1所示，晶体管M

步骤D、通过镜像后的第一电流和第二电流对采样电容充电，得到第一采样电压和第二采样电压，其中，第一采样电压是低一比特位输入数据与二比特权重数据的乘累加结果的电压表示形式，第二采样电压是高一比特位输入数据与二比特权重数据的乘累加结果的电压表示形式。

步骤E、在输入数据的低一比特位与二比特权重数据进行计算时，通过第一开关的开/断表示输入数据，闭合第一开关，断开第二、第三、第四开关，将采样电容上的第一采样电压采样到第二电容中，然后断开第一开关，将低一比特位输入数据与二比特权重数据的乘累加结果以电荷的形式存储在第二电容中。

步骤F、在输入数据的高一比特位与二比特权重数据进行计算时，通过第二开关的开/断表示输入数据，闭合第二开关，断开第一、第三、第四开关，将采样电容上的第二采样电压采样到第一电容中，然后断开第二开关，将高一比特位输入数据与二比特权重数据的乘累加结果以电荷的形式存储在第一电容中。

步骤G、闭合第三、第四开关，断开第一、第二开关，刚开始时，由于第一、第二电容的上极板电势高于第三电容上极板的电势，所以在电势差的作用下，存储在第一、第二电容中的电荷会流向第三电容，进而在第三电容上得到二比特输入数据与二比特权重数据的乘累加结果。

假设存储在第一电容和第二电容中的总电荷量为Q，则闭合第三、第四开关后，第一、第二、第三电容的上极板电压值V

其中，V

因为第一电容的电容值是第二电容的电容值的两倍，所以将高一比特位输入数据与权重数据的计算结果以电压的形式采样到第一电容上，等效于对其输入比特位进行二倍加权，而将低一比特位输入数据与权重数据的计算结果以电压的形式采样到第二电容上，等效于对其输入比特位进行一倍加权，最后通过将第一、第二、第三电容的上极板相接，等效于将两个比特位的计算结果相加，也就得到了二比特输入数据与二比特权重数据的乘累加结果。

根据本发明方法，理论上可以进行任意比特位输入数据与权重数据的乘累加运算，在本发明实施例中仅通过二比特输入数据与二比特权重数据的乘累加运算进行原理表述。

图2为后置多比特输入的RRAM存算电路计算模式波形图，其中，V1标识线为权重数据各比特位之和的结果以32.707mV的电压形式呈现在采样电容C

与现有技术相比，本发明存算电路和方法具有如下优点：

首先，本发明可以通过电流镜结构可以进行权重数据的加权扩展，通过多比特输入加权电容阵列结构可以进行输入数据的加权扩展，采用一个图1所示存算回路可以进行二比特输入数据与二比特权重数据的乘累加运算，采用两个图1所示存算回路的并行结构可以进行四比特输入数据与二比特权重数据的乘累加运算，以此类推，可根据实际计算环境扩展到所需多比特输入与多比特权重数据的乘累加运算，因此，本发明电路的扩展性更好。

其次，本发明只通过电流镜技术和电容阵列即可实现输入数据和权重数据的多比特加权操作，相比于现有的电路结构，本发明的电路结构更加简单，生产难度和成本更低。

最后，本发明可以通过成比例的电容值完成输入数据的后置加权，因此在进行数据输入时，不用考虑输入数据的权重信息，多比特输入数据的每一比特位都可以看作是一个单比特数据，能够有效避免在输入端通过多周期的脉冲形式进行输入数据的加权操作，节省了数据输入的时间，进而提高了存算系统的数据吞吐量和计算效率。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。