扫描驱动电路、显示装置及其驱动方法

技术领域

本发明涉及显示技术领域，尤其涉及一种扫描驱动电路、显示装置及其驱动方法。

背景技术

随着显示技术的发展，显示装置的应用场景越来越多，用户对显示装置的显示需求也越来越多样化。基于折叠手机和折叠笔电等产品的发布，显示装置的应用场景得到进一步拓展，对于用户对终端产品多应用同时显示的需求，显示屏中部分界面(例如游戏界面)需要进行高频显示以保证画面流畅性，部分界面采用低频即可满足显示需求，此部分期望采用低频显示以降低产品功耗。然而现有技术中的扫描驱动电路，不能满足用户对终端产品在一个屏幕内显示多种场景的需求，无法实现显示装置的分区分频显示。

发明内容

本发明提供了一种扫描驱动电路、显示装置及其驱动方法，以使显示装置具备分区分频显示功能。

第一方面，本发明实施例提供了一种扫描驱动电路，包括：级联设置的多个移位寄存器；

所述移位寄存器包括：

驱动控制模块，所述驱动控制模块用于根据所述移位寄存器的输入信号控制所述驱动控制模块的第一输出端和第二输出端的电位；

级传输出模块，分别连接所述第一输出端和所述第二输出端，用于响应所述第一输出端和所述第二输出端的电位，输出级传信号；所述级传信号作为下一级移位寄存器的输入信号；

传输控制模块，所述传输控制模块的第一连接端连接所述第一输出端或所述第二输出端，所述传输控制模块的输入端接入切频信号，所述传输控制模块的控制端连接所述级传输出模块的输出端；

扫描输出模块，连接所述传输控制模块的第二连接端，用于响应所述第二连接端的电位，输出扫描信号；其中，所述传输控制模块用于根据所述级传信号和所述切频信号控制所述第二连接端的电位，以控制所述扫描信号的频率。

可选地，各级所述移位寄存器中的传输控制模块的输入端接入同一所述切频信号；

所述切频信号在部分显示帧中保持电位不变，并在部分显示帧中进行电位跳变，使至少两个移位寄存器输出的扫描信号的频率不同，以实现显示装置的分区分频显示。

可选地，所述传输控制模块包括：

输出控制单元，所述输出控制单元的输入端连接所述第一连接端，所述输出控制单元的输出端连接所述第二连接端；所述输出控制单元用于根据其控制端的电位控制所述第二连接端的电位；

隔离保护单元，所述隔离保护单元的控制端连接所述级传输出模块的输出端，所述隔离保护单元的输入端接入所述切频信号，所述隔离保护单元的输出端连接所述输出控制单元的控制端；所述隔离保护单元用于响应所述级传信号，切断所述切频信号向所述输出控制单元的控制端传输的传输路径；

优选地，所述输出控制单元包括第一晶体管；所述第一晶体管的栅极作为所述输出控制单元的控制端，所述第一晶体管的第一极作为所述输出控制单元的输入端，所述第一晶体管的第二极作为所述输出控制单元的输出端；

所述隔离保护单元包括第二晶体管；所述第二晶体管的栅极作为所述隔离保护单元的控制端，所述第二晶体管的第一极作为所述隔离保护单元的输入端，所述第二晶体管的第二极作为所述隔离保护单元的输出端。

可选地，所述移位寄存器还包括：节点电位控制模块，所述节点电位控制模块的控制端连接所述第一输出端或接入本级移位寄存器输出的级传信号，所述节点电位控制模块的输入端连接第一电位信号线，所述节点电位控制模块的输出端连接所述第二连接端；所述节点电位控制模块用于响应其控制端的电位，将所述第一电位信号线提供的第一电位信号传输至所述第二连接端；

优选地，所述节点电位控制模块包括：第三晶体管；所述第三晶体管的栅极作为所述节点电位控制模块的控制端，所述第三晶体管的第一极作为所述节点电位控制模块的输入端，所述第三晶体管的第二极作为所述节点电位控制模块的输出端。

可选地，所述第一连接端连接所述第二输出端；所述扫描输出模块的第一控制端连接所述第一输出端，所述扫描输出模块的第二控制端连接所述第二连接端；所述第二连接端的电位用于控制所述扫描输出模块是否输出所述扫描信号的导通电位。

可选地，所述扫描输出模块包括：

第一输出单元，与所述第一输出端电连接，用于响应所述第一输出端的电位导通，将第二电位信号传输至所述扫描输出模块的输出端；

第二输出单元，与所述第二连接端电连接，用于响应所述第二连接端的电位导通，将第一电位信号传输至所述扫描输出模块的输出端；

优选地，所述第一输出单元包括第四晶体管，所述第四晶体管的栅极连接所述第一输出端，所述第四晶体管的第一极连接第二电位信号线，所述第四晶体管的第二极连接所述扫描输出模块的输出端；

所述第二输出单元包括第五晶体管和第一电容；所述第五晶体管的栅极连接所述第二连接端，所述第五晶体管的第一极连接第一电位信号线，所述第五晶体管的第二极连接所述扫描输出模块的输出端；所述第一电容连接于所述第五晶体管的栅极和第一极之间。

可选地，所述级传输出模块包括：

第三输出单元，与所述第一输出端电连接，用于响应所述第一输出端的电位导通，将第二电位信号传输至所述级传输出模块的输出端；

第四输出单元，与所述第二输出端电连接，用于响应所述第二输出端的电位导通，将第一电位信号传输至所述级传输出模块的输出端；

优选地，所述第三输出单元包括第六晶体管；所述第六晶体管的栅极连接所述第一输出端，所述第六晶体管的第一极连接第二电位信号线，所述第六晶体管的第二极连接所述级传输出模块的输出端；

所述第四输出单元包括第七晶体管和第二电容；所述第七晶体管的栅极连接所述第二输出端，所述第七晶体管的第一极连接第一电位信号线，所述第七晶体管的第二极连接所述级传输出模块的输出端；所述第二电容连接于所述第七晶体管的栅极和第一极之间。

可选地，所述驱动控制模块包括：

输入单元，所述输入单元的输出端连接所述第一输出端，用于响应第一时钟信号，将所述输入信号传输至所述第一输出端；

第一控制单元，用于响应所述第一时钟信号，将第二电位信号传输至所述第一控制单元的输出端；

第二控制单元，连接于所述第一控制单元的输出端与所述第二输出端之间，用于根据第二时钟信号和所述第一控制单元的输出端的电位，控制所述第二输出端的电位；

第一节点控制单元，分别连接所述第一输出端和第一控制单元的输出端，用于根据所述第一输出端的电位，控制所述第一控制单元的输出端的电位；

第二节点控制单元，分别连接所述第一输出端和第一控制单元的输出端，用于根据所述第一控制单元的输出端的电位，控制所述第一输出端的电位；

第三节点控制单元，分别连接所述第一输出端和所述第二输出端，用于根据所述第一输出端的电位，控制所述第二输出端的电位；

优选地，所述驱动控制模块还包括：保护单元，所述保护单元的第一端连接所述输入单元的输出端，所述保护单元的第二端连接所述第一输出端，所述保护单元的控制端连接第二电位信号线；

其中，所述第一节点控制单元连接所述保护单元的第一端；所述第二节点控制单元连接所述保护单元的第一端或第二端；所述第三节点控制单元连接所述保护单元的第一端；

优选地，所述移位寄存器还包括：节点电位控制模块；所述节点电位控制模块的控制端连接所述保护单元的第一端或所述第一输出端，或者接入本级移位寄存器输出的级传信号；所述节点电位控制模块的输入端连接第一电位信号线，所述节点电位控制模块的输出端连接所述第二输出端。

第二方面，本发明实施例还提供了一种显示装置，包括：像素电路和本发明任意实施例所提供的扫描驱动电路。

第三方面，本发明实施例还提供了一种显示装置的驱动方法，用于驱动本发明任意实施例所提供的显示装置，所述驱动方法包括：

控制所述切频信号在部分显示帧中保持电位不变，并在部分显示帧中进行电位跳变，使至少两个移位寄存器输出的扫描信号的频率不同，以实现显示装置的分区分频显示。

可选地，所述切频信号在前级移位寄存器输出级传信号的导通电位之后，以及本级移位寄存器输出级传信号的导通电位之前，进行电位跳变，以控制本级扫描信号的频率与前级扫描信号的频率不同。

本发明实施例提供的扫描驱动电路中包括级联设置的多个移位寄存器，各级移位寄存器均包括：驱动控制模块、级传输出模块、传输控制模块和扫描输出模块。基于驱动控制模块对第一输出端和第二输出端的控制，使得各级级传输出模块可实现对第一级输入信号的逐级移位输出，提供与第一级输入信号同频的级传信号，为各级移位寄存器自由选择输出与第一级输入信号同频或频率低于第一级输入信号的扫描信号提供基础。通过各级级传信号和切频信号之间的配合，可调整传输控制模块的第一连接端和第二连接端之间导通/断开，来允许/阻挡第一输出端的电位向传输控制模块的第二连接端传输，从而允许/阻挡扫描输出模块输出扫描信号的导通电位，实现对移位寄存器工作模式的控制。通过控制切频信号的电位跳变过程，可使得至少两级移位寄存器的工作模式组合方式不同，以使至少两级移位寄存器输出的扫描信号的频率不同，从而实现显示装置的分区分频显示。综上所述，相比于现有技术，本发明实施例可以使显示装置支持分区分频显示功能。

应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种扫描驱动电路的结构示意图；

图2是本发明实施例提供的一种显示面板的驱动时序示意图；

图3是现有的一种显示面板的问题驱动时序示意图；

图4是本发明实施例提供的一种移位寄存器的结构示意图；

图5是本发明实施例提供的另一种移位寄存器的结构示意图；

图6是本发明实施例提供的一种移位寄存器在第一工作模式下的驱动时序示意图；

图7是本发明实施例提供的另一种移位寄存器在第一工作模式下的驱动时序示意图；

图8是本发明实施例提供的一种移位寄存器在第二工作模式下的驱动时序示意图；

图9是本发明实施例提供的另一种移位寄存器在第二工作模式下的驱动时序示意图；

图10是本发明实施例提供的又一种移位寄存器的结构示意图；

图11是本发明实施例提供的又一种移位寄存器的结构示意图；

图12是本发明实施例提供的又一种移位寄存器在第一工作模式下的驱动时序示意图；

图13是本发明实施例提供的又一种移位寄存器的结构示意图；

图14是本发明实施例提供的一种显示面板的结构示意图；

图15是本发明实施例提供的另一种显示面板的驱动时序示意图；

图16是本发明实施例提供的又一种显示面板的驱动时序示意图；

图17是本发明实施例提供的一种像素电路的结构示意图；

图18是本发明实施例提供的一种像素电路的驱动时序示意图；

图19是本发明实施例提供的另一种显示面板的结构示意图；

图20是本发明实施例提供的又一种显示面板的驱动时序示意图；

图21是本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。

本发明实施例提供了一种扫描驱动电路，以使显示装置支持在一个屏幕中分区采用不同频率进行显示的功能。图1是本发明实施例提供的一种扫描驱动电路的结构示意图。参见图1，该扫描驱动电路包括：级联设置的多个移位寄存器10，各级移位寄存器10可具有相同的结构。图1中示例性地给出了前两级移位寄存器10。移位寄存器10中可包括：驱动控制模块110、级传输出模块120、传输控制模块130和扫描输出模块140。

其中，驱动控制模块110用于根据移位寄存器10的输入信号控制驱动控制模块110的第一输出端N1和第二输出端N2的电位。级传输出模块120分别连接第一输出端N1和第二输出端N2，用于响应第一输出端N1和第二输出端N2的电位，输出级传信号；级传信号作为下一级移位寄存器10的输入信号。传输控制模块130的第一连接端N3连接第一输出端N1或第二输出端N2(图1中示例性地给出了第一连接端N3连接第二输出端N2)，传输控制模块130的输入端接入切频信号SW，传输控制模块130的控制端连接级传输出模块120的输出端；传输控制模块130用于根据级传信号和切频信号SW控制传输控制模块130的第二连接端N4的电位。扫描输出模块140连接第二连接端N4，用于响应第二连接端N4的电位，输出扫描信号至移位寄存器10的输出端；其中，传输控制模块130通过控制第二连接端N4的电位来控制扫描信号的频率。

各级移位寄存器10的级联方式可参见图1，如图1所示，第一级移位寄存器101接入第一级输入信号EIN1，根据第一级输入信号EIN1输出第一级级传信号Carry1，并结合切频信号SW输出第一级扫描信号EOUT1。其中，第一级级传信号Carry1作为第二级输入信号EIN2，传输至第二级移位寄存器102。第二级移位寄存器102根据第二级输入信号EIN2输出第二级级传信号Carry2(作为第三级输入信号EIN3)，并结合切频信号SW输出第二级扫描信号EOUT2，以此类推。

示例性地，级传输出模块120和扫描输出模块140可以是具有相同结构的输出模块。输出模块中可包括两个控制端、导通电位输入端、截止电位输入端和输出端。其中一个控制端的电位用于控制截止电位输入端是否与输出端连通，另一个控制端的电位用于控制导通电位输入端是否与输出端连通，从而使得输出模块基于其第一控制端和第二控制端的电位控制输出模块的输出信号为导通电位或截止电位。需要说明的是，导通电位可理解为用于控制连接输出模块的输出端的功能模块导通的电位，相应的，截止电位可理解为用于控制连接输出模块的输出端的功能模块关断的电位。例如，当该功能模块包括N型晶体管时，导通电位为高电位，截止电位为低电位。以下示例性地以输出模块的第一控制端对应截止电位输入端，第二控制端对应导通电位输入端为例进行说明。

那么，对于级传输出模块120，驱动控制模块110的两个输出端可分别与级传输出模块120的两个控制端对应连接，以使驱动控制模块110通过控制第一输出端N1和第二输出端N2的电位来控制级传输出模块120输出级传信号。例如可设置第一输出端N1连接级传输出模块120的第一控制端，并设置第二输出端N2连接级传输出模块120的第二控制端。基于驱动控制模块110对第一输出端N1和第二输出端N2的电位控制，级传输出模块120可实现对输入信号导通脉冲的移位输出。图2中示例性地给出了6级位寄存器10的输出波形，参见图2可知，各级移位寄存器10通过级传输出模块120级联，可实现对第一级输入信号EIN1的导通脉冲的逐级移位输出，提供与第一级输入信号EIN1的频率相同的高频的级传信号序列，为各级扫描输出模块140基于传输控制模块130的控制自由选择是否输出导通脉冲提供条件。其中，第一级输入信号EIN1的频率可以理解为其导通脉冲的脉冲频率。

传输控制模块130的第二连接端N4可以与扫描输出模块140的第二控制端连接，以使传输控制模块130通过控制第二连接端N4的电位来控制扫描输出模块140是否输出扫描信号的导通电位。驱动控制模块110的两个输出端可分别与传输控制模块130的第一连接端N3和扫描输出模块140的第一控制端对应连接。例如可设置第一输出端N1连接扫描输出模块140的第一控制端，并设置第二输出端N2连接传输控制模块130的第一连接端N3。

针对任一移位寄存器10来说，本级级传信号和切频信号SW通过控制传输控制模块130的导通状态，来控制第二输出端N2的电位是否能传输至第二连接端N4，进而控制扫描输出模块140是否输出导通电位，以控制移位寄存器10的工作模式。

具体而言，传输控制模块130可控制扫描输出模块140在以下两种工作模式下工作：

第一工作模式，在本级的级传输出模块120输出导通电位的阶段中，传输控制模块130保持导通，那么，第二输出端N2的电位可传输至第二连接端N4，可控制扫描输出模块140的导通电位输入端与输出端之间连通，使本级扫描信号也为导通电位。因此，级传信号和扫描信号中均具有导通脉冲。

第二工作模式，在本级的级传输出模块120输出导通电位的阶段中，传输控制模块130保持关断，使第二输出端N2的电位可传输至第二连接端N4，因此无法控制扫描输出模块140的导通电位输入端与输出端之间连通，本级扫描信号保持截止电位，不会跳变为导通电位。因此，仅级传信号中具有导通脉冲，扫描信号中不具有导通脉冲。

当某级级移位寄存器10在各显示帧中都工作于第一工作模式时，该移位寄存器10输出的级传信号与扫描信号的频率相同；当某级级移位寄存器10在至少部分显示帧中处于第二工作模式时，该移位寄存器10输出的扫描信号的频率低于其输出的级传信号的频率。

示例性地，各级扫描信号通过各行扫描线传输至各行像素电路中与数据写入过程相关的功能模块中。当某一级移位寄存器10工作于第一工作模式时，由于扫描信号包含导通脉冲，可控制对应行的像素电路进行数据刷新，使该行像素电路的当前帧为刷新帧；而当某一级移位寄存器10工作于第二工作模式时，由于扫描信号不包含导通脉冲，对应行的像素电路无法进行数据刷新，使该行像素电路的当前帧为保持帧。因此，扫描信号的频率决定着像素电路的数据刷新频率。基于此，可通过在每帧显示中控制各级移位寄存器10的工作模式，来控制各级扫描信号的频率，通过控制至少两级扫描信号的频率不同，可实现显示装置在列方向上的分区不同频率的显示。

以图2中的三分屏为例，假设显示面板自上而下划分为第一显示区A1、第二显示区A2和第三显示区A3，三个显示区的刷新频率例如依次为f1、f2和f1，f1＞f2。那么，自第一显示区A1至第二显示区A2相当于实现显示频率由高转低的分频显示，自第二显示区A2至第三显示区A3相当于实现显示频率由低转高的分频显示。其中，各显示区的大小由提供对应频率的扫描信号的移位寄存器10的数量决定。以每个显示区对应两级移位寄存器10为例，第一显示区A1和第三显示区A3所对应的移位寄存器10所输出扫描信号的频率为f1，例如设置第1级、第2级、第5级和第6级移位寄存器10在每个显示帧都工作于第一工作模式。第二显示区A2所对应的移位寄存器10所输出扫描信号的频率为f2，例如设置第3级和第4级移位寄存器10在部分显示帧工作于第一工作模式，并在部分显示帧工作于第二工作模式。

其中，相邻两级级传信号的导通脉冲可以存在交叠或不交叠。图2中示例性地给出了相邻两级级传信号的导通脉冲存在交叠的情况。在此种情况下，如图3所示，在各级移位寄存器10中的传输控制模块130均由一个开关控制信号SW’来控制通断状态，各传输控制模块130均相应同一开关控制信号SW’或关断时，若需要目标位置的移位寄存器10不输出导通电位，需要在目标位置的各移位寄存器10输出导通电位的时段内，均控制对应的传输控制模块130关断。这样会造成目标位置的前一级或多级移位寄存器10的扫描信号的导通脉冲提前截止，以及目标位置的后一级或多级移位寄存器10的扫描信号的导通脉冲延后出现，即，会缩短与目标位置中级传信号的导通脉冲存在交叠的各级移位寄存器的扫描信号的导通脉冲宽度，从而导致部分行像素电路的数据写入不能正常进行，影响显示分区位置附近的显示效果。

具体地，如图3所示，若需要第三级扫描信号EOUT3和第四级扫描信号EOUT4不输出导通脉冲，则需要在第三级级传信号Carry3和第四级级传信号Carry4输出导通电位的时段内，即两虚线之间的时段内，均控制各传输控制模块130关断。这样设置，会造成第一级和第二级移位寄存器10中的传输控制模块130提前关断，无法将第二输出端N2的电位稳定传输至第二连接端N4，使第二连接端N4的电位因漏电等原因而发生变化，致使扫描信号的电位提前开始下降。还会造成第五级和第六级移位寄存器10中的传输控制模块130延时导通，传输控制模块130导通后才能将第二输出端N2的电位传输至第二连接端N4，使扫描信号晚于级传信号变化为导通电位。

而且，显示面板中通常会设置上千行或更多的像素电路，每级移位寄存器连接一行或多行像素电路，因此扫描驱动电路中至少需要设置几百级移位寄存器10。在驱动芯片端口数量以及显示面板非显示区面积的限制下，为每级移位寄存器10单独设置一个开关控制信号SW’并不现实。

本发明实施例通过切频信号SW和本级级传信号共同控制传输控制模块130的导通状态，可以在本级级传信号输出导通电位的阶段，将本级传输控制模块130与其他传输控制模块130相隔离，使得该阶段中切频信号SW的电位变化不影响第一连接端N3与第二连接端N4之间的通断状态，使扫描输出模块140在该阶段能完整输出导通脉冲或维持截止电位，有效规避上述问题。

示例性地，可在传输控制模块130内部设置中间节点，通过级传信号控制切频信号SW是否能传输至中间节点，再通过中间节点的电位控制第一连接端N3和第二连接端N4之间的通断状态。例如，当级传信号为导通电位时，控制传输控制模块130的输入端与中间节点之间断开，使切频信号SW无法传输至中间节点；当级传信号为截止电位时，控制切频信号SW能够传输至中间节点。以及，当中间节点为高低电位中的一种电位时，控制第一连接端N3与第二连接端N4之间连通；中间节点为另一种电位时，控制第一连接端N3与第二连接端N4之间断开。那么，在级传信号保持导通电位的阶段，由于传输控制模块130的输入端与中间节点之间保持断开状态，切频信号SW在该阶段中的电位变化并不会传输至中间节点，中间节点保持级传信号跳变为导通电位前切频信号SW提供的电位。因此，为控制本级移位寄存器10的工作模式，需要在本级级传信号输出导通电位之前，提前将切频信号变换为中间节点需要的电位。以中间节点在低电位时控制第一连接端N3与第二连接端N4之间连通为例，如图2所示，在显示帧F2或F3中，切频信号SW在第三级级传信号Carry3输出高电位之前，跳变为高电位，该高电位可传输至第三级移位寄存器的传输控制模块130(一下简称第三级传输控制模块130)的中间节点。在第三级级传信号Carry3输出高电位之后，第三级传输控制模块130的输入端与中间节点之间断开，该中间节点保持高电位，使第三级移位寄存器中的第一连接端N3与第二连接端N4之间断开，第三级移位寄存器工作于第二工作模式，不输出高电位。相应的，切频信号SW在第五级级传信号Carry5输出高电位之前，跳变为低电位，该低电位可传输至第五级传输控制模块130的中间节点；但由于第三级传输控制模块130的输入端与中间节点之间仍在第三级级传信号Carry3的控制下保持断开，该低电位不会传输至第三级传输控制模块130的中间节点。在第五级级传信号Carry5输出高电位之后，第五级传输控制模块130的输入端与中间节点之间断开，该中间节点保持低电位，使第五级移位寄存器中的第一连接端N3与第二连接端N4之间导通，第五级移位寄存器工作于第一工作模式，能够输出高电位脉冲。

综上可知，基于本级级传信号对传输控制模块130的中间节点的隔离作用，各级移位寄存器10的工作模式切换均不影响前后级移位寄存器10的工作状态，因此各级移位寄存器10中的传输控制模块130的输入端可接入同一切频信号SW，以简化扫描驱动电路的结构，减少驱动芯片的输出端口，使得该扫描驱动电路易于实现和推广。在整个显示过程中，通过控制切频信号SW在部分显示帧中保持电位不变(例如显示帧F1)，并在部分显示帧中进行电位跳变(例如显示帧F2和F3)，可实现显示装置在列方向上的分区分频显示。以及，通过调整切频信号SW的具体电位跳变时间，可实现对显示装置显示分区位置的灵活调节。例如，针对图2中第一显示区A1与第二显示区A2之间的分区位置，若控制切频信号SW的上升沿发生时刻早于图2中显示帧F2和F3中的电位跳变时刻，可以使第一显示区A1所对应的移位寄存器10更少，从而实现第一显示区A1与第二显示区A2之间分区位置的上移。

需要注意的是，图2中控制切频信号SW在各显示帧中的电位跳变情况仅作为示例性说明，并不作为对本发明的限定。在其他实施方式中，可以设置切频信号SW在任意需要的显示帧进行电位跳变，以控制各显示区的刷新频率。可以根据需求设置切频信号SW在一个显示帧中仅进行一次电位跳变或进行多次电位跳变，以控制显示装置显示分区的数量。以及，不同显示帧中切频信号SW进行电位跳变的时间节点可以不同，以实现显示过程中显示分区位置的动态调整。

本发明实施例提供的扫描驱动电路中包括级联设置的多个移位寄存器10，各级移位寄存器10均包括：驱动控制模块110、级传输出模块120、传输控制模块130和扫描输出模块140。基于驱动控制模块110对第一输出端N1和第二输出端N2的控制，使得各级级传输出模块120可实现对第一级输入信号EIN1的逐级移位输出，提供与第一级输入信号EIN1同频的级传信号，为各级移位寄存器10自由选择输出与第一级输入信号EIN1同频或频率低于第一级输入信号EIN1的扫描信号提供基础。通过各级级传信号和切频信号SW之间的配合，可调整传输控制模块130的第一连接端N3和第二连接端N4之间导通/断开，来允许/阻挡第一输出端N1的电位向传输控制模块130的第二连接端N4传输，从而允许/阻挡扫描输出模块140输出扫描信号的导通电位，实现对移位寄存器10工作模式的控制。通过控制切频信号SW的电位跳变过程，可使得至少两级移位寄存器10的工作模式组合方式不同，以使至少两级移位寄存器10输出的扫描信号的频率不同，从而实现显示装置的分区分频显示。综上所述，相比于现有技术，本发明实施例可以使显示装置支持分区分频显示功能。

下面首先对移位寄存器10的结构进行示例性说明，再对基于扫描驱动电路驱动显示装置进行分区多频显示的具体驱动过程进行示例性说明。

图4是本发明实施例提供的一种移位寄存器的结构示意图。参见图4，在一种实施方式中，可选地，驱动控制模块110响应第一时钟信号ECK1、第二时钟信号ECK2、输入信号EIN、第一电位信号VGH和第二电位信号VGL控制第一输出端N1和第二输出端N2的电位。级传输出模块120根据第一输出端N1和第二输出端N2的电位，将第一电位信号VGH或者第二电位信号VGL作为级传信号Carry输出。传输控制模块130用于根据切频信号SW和级传信号Carry，控制第二输出端N2的电位是否传输至第二连接端N4。扫描输出模块140用于响应第一输出端N1和第二连接端N4的电位，将第一电位信号VGH或第二电位信号VGL作为扫描信号EOUT输出至像素电路。

示例性地，第一电位信号VGH和第二电位信号VGL可以是电位高低不同的直流电压信号，例如第一电位信号VGH为高电位，第二电位信号VGL为低电位。第一时钟信号ECK1和第二时钟信号ECK2均为高低电位交替变化的时钟信号。

继续参见图4，在上述各实施方式的基础上，可选地，传输控制模块130包括：隔离保护单元132和输出控制单元131，分别控制传输控制模块130的输入端至中间节点N5的信号传输路径以及第一连接端N3至第二连接端N4的信号传输路径的通断。输出控制单元131的输入端连接第一连接端N3，输出控制单元131的输出端连接第二连接端N4；输出控制单元131用于根据其控制端(即中间节点N5)的电位导通或关断，以控制第二连接端N4的电位。隔离保护单元132的控制端连接级传输出模块120的输出端，接入本级级传信号Carry；隔离保护单元132的输入端接入切频信号SW，隔离保护单元132的输出端连接输中间节点N5。隔离保护单元132用于响应级传信号Carry，切断切频信号SW向中间节点N5传输的传输路径。示例性地，级传信号Carry为高电位时可控制隔离保护单元132关断，以切断切频信号SW向中间节点N5传输的传输路径。

具体地，如图5所示，输出控制单元131可包括第一晶体管M1；第一晶体管M1的栅极作为输出控制单元131的控制端，第一晶体管M1的第一极作为输出控制单元131的输入端，第一晶体管M1的第二极作为输出控制单元131的输出端。隔离保护单元132可包括第二晶体管M2；第二晶体管M2的栅极作为隔离保护单元132的控制端，第二晶体管M2的第一极作为隔离保护单元132的输入端，第二晶体管M2的第二极作为隔离保护单元132的输出端。本实施例设置隔离保护单元132和输出控制单元131均由一个晶体管构成，使传输控制模块130结构简单，易于实现。

参见图5，在一种实施方式中，可选地，驱动控制模块110包括：输入单元111、第一控制单元112、第二控制单元113、第一节点控制单元114、第二节点控制单元115和第三节点控制单元116。其中，输入单元111的输出端连接第一输出端N1，用于响应第一时钟信号ECK1，将输入信号EIN传输至第一输出端N1。第一控制单元112用于响应第一时钟信号ECK1，将第二电位信号VGL传输至第一控制单元112的输出端。第二控制单元113连接于第一控制单元112的输出端与驱动控制模块110的第二输出端N2之间，用于根据第二时钟信号ECK2和第一控制单元112的输出端的电位，控制第二输出端N2的电位。第一节点控制单元114分别连接第一输出端N1和第一控制单元112的输出端，用于根据第一输出端N1的电位，控制第一控制单元112的输出端的电位。第二节点控制单元115分别连接第一输出端N1和第一控制单元112的输出端，用于根据第一控制单元112的输出端的电位，控制第一输出端N1的电位。第三节点控制单元116分别连接第一输出端N1和第二输出端N2，用于根据第一输出端N1的电位，控制第二输出端N2的电位。

示例性地，输入单元111包括晶体管M11、晶体管M11的栅极接入第一时钟信号ECK1，第一极接入输入信号EIN，第二极与第一输出端N1电连接。第一控制单元112包括晶体管M12，晶体管M12的栅极接入第一时钟信号ECK1，第一极接入第二电位信号VGL，第二极作为第一控制单元112的输出端。第二控制单元113包括晶体管M17、晶体管M18和电容C3，晶体管M17的栅极连接第一控制单元112的输出端，晶体管M17的第一极和晶体管M18的栅极均接入第二时钟信号ECK2，晶体管M17的第二极连接晶体管M18的第一极，晶体管M18的第二极连接第二输出端N2；电容C3连接于晶体管M17的栅极和第二极之间。第一节点控制单元114包括晶体管M13，晶体管M13的栅极连接第一输出端N1，第一极接入第一时钟信号ECK1，第二极连接第一控制单元112的输出端。第二节点控制单元115包括晶体管M14和晶体管M15，晶体管M14和晶体管M15串联连接于第一输出端N1和第一电位信号线(用于传输第一电位信号)之间，晶体管M14的栅极连接第一控制单元112的输出端，晶体管M15的栅极接入第二时钟信号ECK2。第三节点控制单元116包括晶体管M19，晶体管M19的栅极连接第一输出端N1，第一极接入第一电位信号，第二极连接第二输出端N2。

继续参见图4，在一种实施方式中，可选地，扫描输出模块140包括：第一输出单元141和第二输出单元142，分别控制扫描输出模块140的导通电位输入端和截止电位输入端与输出端之间的导通状态。第一输出单元141的控制端为扫描输出模块140的第一控制端，与第一输出端N1电连接，用于响应第一输出端N1的电位导通，将第二电位信号VGL传输至扫描输出模块140的输出端。第二输出单元142的控制端为扫描输出模块140的第二控制端，与第二连接端N4电连接，用于响应第二连接端N4的电位导通，将第一电位信号VGH传输至扫描输出模块140的输出端。

具体地，参见图5，第一输出单元141可包括第四晶体管M4，第四晶体管M4的栅极连接第一输出端N1，第四晶体管M4的第一极连接第二电位信号线，接入第二电位信号VGL，第四晶体管M4的第二极连接扫描输出模块140的输出端。第二输出单元142包括第五晶体管M5和第一电容C1；第五晶体管M5的栅极连接第二连接端N4，第五晶体管M5的第一极连接第一电位信号线，第五晶体管M5的第二极连接扫描输出模块140的输出端；第一电容C1连接于第五晶体管M5的栅极和第一极之间。其中，第一电容C1用于维持第五晶体管M5的栅极电位。

继续参见图4，在一种实施方式中，可选地，级传输出模块120包括：第三输出单元121和第四输出单元122，分别控制级传输出模块120的导通电位输入端和截止电位输入端与输出端之间的导通状态。第三输出单元121与第一输出端N1电连接，用于响应第一输出端N1的电位导通，将第二电位信号VGL传输至级传输出模块120的输出端。第四输出单元122与第二输出端N2电连接，用于响应第二输出端N2的电位导通，将第一电位信号VGH传输至级传输出模块120的输出端。

具体地，第三输出单元121包括第六晶体管M6；第六晶体管M6的栅极连接第一输出端N1，第六晶体管M6的第一极连接第二电位信号线，第六晶体管M6的第二极连接级传输出模块120的输出端。第四输出单元122包括第七晶体管M7和第二电容C2；第七晶体管M7的栅极连接第二输出端N2，第七晶体管M7的第一极连接第一电位信号线，第七晶体管M7的第二极连接级传输出模块120的输出端；第二电容C2连接于第七晶体管M7的栅极和第一极之间。其中，第二电容C2用于维持第七晶体管M7的栅极电位。

进一步地，第三输出单元121中还可包括电容C4，电容C4的一端接入第二时钟信号ECK2，另一端连接第六晶体管M6的栅极。基于电容C4的耦合作用，可在第二时钟信号ECK2的下降沿，将该电位跳变耦合至第六晶体管M6的栅极，降低第六晶体管M6的栅极电位，以保证第六晶体管M6充分导通。由于第四晶体管M4与第六晶体管M6的栅极均直接连接第一输出端N1，电容C4可同时对第四晶体管M4的栅极电位进行耦合控制，因此无需在第四晶体管M4的栅极另外设置电容。

下面基于图5中移位寄存器10的结构，以移位寄存器10中各晶体管均为P型晶体管为例，结合图5-9对移位寄存器10的驱动过程进行说明。其中，为清晰说明电路的工作过程，中间节点N5的电位VN5和第二连接端N4的电位VN4在无信号来源而进行电位保持时，其信号波形采用短划虚线表示。

图6是本发明实施例提供的一种移位寄存器在第一工作模式下的驱动时序示意图。结合图5和图6，第一工作模式下，移位寄存器10的驱动过程包括：

第一阶段T11，第一时钟信号ECK1和切频信号SW为低电位，第二时钟信号ECK2和输入信号EIN为高电位。晶体管M11和晶体管M12导通，晶体管M15和晶体管M18截止。输入信号EIN的高电位通过晶体管M11传输至第一输出端N1，是第一输出端N1的电位VN1为高电位，控制晶体管M13、晶体管M19、第六晶体管M6和第四晶体管M4截止。第二电位信号VGL的低电位通过晶体管M12传输至第一控制单元112的输出端，使晶体管M14和晶体管M17导通。由于第二电容C2的存储作用，第二输出端N2的电位VN2保持前一阶段的高电位，使晶体管M7截止。因此，级传信号Carry保持前一阶段的低电位。级传信号Carry控制第二晶体管M2导通，切频信号SW的低电位传输至中间节点N5，使中间节点N5的电位VN5为低电位，控制晶体管M1导通。第二输出端N2的高电位通过第一晶体管M1传输至第二连接端N4，使第二连接端N4的电位VN4为高电位，控制第五晶体管M5截止，因此扫描信号EOUT也保持前一阶段的低电位。

第二阶段T12，第二时钟信号ECK2和切频信号SW为低电位，第一时钟信号ECK1和输入信号EIN为高电位。晶体管M15和晶体管M18导通，晶体管M11和晶体管M12截止。由于电容C3的存储作用，第一控制单元112的输出端保持上一阶段的低电位，使晶体管M14和晶体管M17导通。第一电位信号VGH的高电位通过晶体管M14和晶体管M15传输至第一输出端N1，使晶体管M13、晶体管M19、第六晶体管M6和第四晶体管M4维持截止状态。第二时钟信号ECK2的低电位通过晶体管M17和晶体管M18传输至第二输出端N2，使第二输出端N2的电位VN2变化为低电位，使第七晶体管M7导通，第一电位信号VGH通过第七晶体管M7输出，使级传信号Carry变为高电位。级传信号Carry控制第二晶体管M2截止，切频信号SW的低电位无法传输至中间节点N5，中间节点N5维持上一阶段的低电位，控制晶体管M1导通。第二输出端N2的低电位通过第一晶体管M1传输至第二连接端N4，使第二连接端N4的电位VN4为低电位，控制第五晶体管M5导通，第一电位信号VGH通过第五晶体管M5输出，使扫描信号EOUT也变为高电位。

第三阶段T13，第一时钟信号ECK1和切频信号SW为低电位，第二时钟信号ECK2和输入信号EIN为高电位。晶体管M11和晶体管M12导通，晶体管M15和晶体管M18截止。输入信号EIN的高电位通过晶体管M11传输至第一输出端N1，使晶体管M13、晶体管M19、第六晶体管M6和第四晶体管M4截止。第二电位信号VGL的低电位通过晶体管M12传输至第一控制单元112的输出端，使晶体管M14和晶体管M17导通，第二时钟信号ECK2的高电位通过晶体管M17输出，但由于晶体管M18截止，该高电位无法传输至第二输出端N2。由于电容C2的存储作用，第二输出端N2保持上一阶段的低电位，使得晶体管M7保持导通，级传信号Carry保持高电位。级传信号Carry控制第二晶体管M2截止，切频信号SW的低电位无法传输至中间节点N5，中间节点N5继续维持低电位，控制晶体管M1导通。第二输出端N2的低电位通过第一晶体管M1传输至第二连接端N4，控制第五晶体管M5导通，第一电位信号VGH通过第五晶体管M5输出，使扫描信号EOUT也保持高电位。

第四阶段T14，第一时钟信号ECK1为高电位，第二时钟信号ECK2、切频信号SW和输入信号EIN为低电位。晶体管M11和晶体管M12截止，晶体管M15和晶体管M18导通。由于电容C3的存储作用，第一控制单元112的输出端保持上一阶段的低电位，使晶体管M14和晶体管M17导通。第一电位信号VGH的高电位通过晶体管M14和晶体管M15传输至第一输出端N1，使晶体管M13、晶体管M19、第六晶体管M6和第四晶体管M4维持截止状态。第二时钟信号ECK2的低电位通过晶体管M17和晶体管M18传输至第二输出端N2，使晶体管M7导通，第一电位信号VGH的高电位通过晶体管M7传输，级传信号Carry保持高电位。级传信号Carry控制第二晶体管M2截止，切频信号SW的低电位无法传输至中间节点N5，中间节点N5继续维持低电位，控制晶体管M1导通。第二输出端N2的低电位通过第一晶体管M1传输至第二连接端N4，控制第五晶体管M5导通，第一电位信号VGH通过第五晶体管M5输出，使扫描信号EOUT也保持高电位。

第五阶段T15，第二时钟信号ECK2为高电位，第一时钟信号ECK1、切频信号SW和输入信号EIN为低电位。晶体管M11和晶体管M12导通，晶体管M15和晶体管M18截止。输入信号EIN的低电位通过晶体管M11传输至第一输出端N1，使第一输出端N1的电位VN1变化为低电位，控制晶体管M13、晶体管M19、第六晶体管M6和第四晶体管M4均导通。第一时钟信号ECK1的低电位通过晶体管M13传输至第一控制单元112的输出端，使晶体管M14和晶体管M17导通，第二时钟信号ECK2的高电位通过晶体管M17输出，但由于晶体管M18截止，该高电位无法传输至第二输出端N2。第一电位信号VGH的高电位通过晶体管M19传输至第二输出端N2，使第二输出端N2的电位VN2变化为高电位，控制第七晶体管M7截止。第二电位信号VGL的低电位通过第六晶体管M6输出，级传信号Carry变为低电位。级传信号Carry控制第二晶体管M2导通，切频信号SW的低电位传输至中间节点N5，使中间节点N5的电位VN5为低电位，控制晶体管M1导通。第二输出端N2的高电位通过第一晶体管M1传输至第二连接端N4，使第二连接端N4的电位VN4变为高电位，控制第五晶体管M5截止，第二电位信号VGL的低电位通过第四晶体管M4传输，因此扫描信号EOUT也变化为低电位。

第六阶段T16，第一时钟信号ECK1为高电位，第二时钟信号ECK2、切频信号SW和输入信号EIN为低电位。晶体管M15和晶体管M18导通。由于电容C4的耦合作用，随着第二时钟信号ECK2变为低电位，第一输出端N1的电位变为一个比第五阶段T25时更低的低电位，使第六晶体管M6和第四晶体管M4更充分地导通；第一时钟信号ECK1的高电位通过晶体管M13传输至第一控制单元112的输出端，使晶体管M17和晶体管M14截止。第一电位信号VGH的高电位通过晶体管M19传输至第二输出端N2，使晶体管M7保持截止。相比于上一阶段，虽然此阶段晶体管M18已导通，但由于晶体管M17截止，并不会传输第二时钟信号ECK2的低电位，不会拉低第二输出端N2的电位，因此第二输出端N2可保持高电位。第二电位信号VGL的低电位通过第六晶体管M6输出，级传信号Carry保持低电位；同时，第二电位信号VGL的低电位通过第四晶体管M4输出，扫描信号EOUT也保持低电位。

后续重复第五阶段T15和第六阶段T16，级传信号Carry和扫描信号EOUT均保持低电位，直至输入信号EIN再次变为高电位。

需要说明的是，级传信号Carry实际上在第五阶段T15会发生电位降低，但需要第六阶段T16的进一步电位降低，级传信号Carry才能变化为需要的低电位。本实施例中侧重对传输控制模块130相关节点电位变化过程的说明，因此对第一输出端N1的电位VN1的阶段式降低和级传信号Carry的电位的阶段式降低未做体现。同理，扫描信号EOUT在第五阶段T15和第六阶段T16中的阶段式降低也未做体现。

上述实施方式示例性地给出了在移位寄存器10工作于第一工作模式时，切频信号SW在整个显示帧中保持低电位VL，但不作为对本发明的限定。在其他实施方式中，如图7所示，在移位寄存器10工作于第一工作模式时，切频信号SW也可发生电位跳变，可包含至少一个高电位保持阶段，只要能控制中间节点N5的电位VN5在第二输出端N2的各个电位跳变沿前后均能保持低电位，使第二连接端VN4能够跟随第二输出端N2的电位VN2进行变化，即可实现第一工作模式的驱动过程。

示例性地，在级传信号Carry保持高电位的时间段(即第二输出端N2的电位VN2保持低电位的时间段，包括第二阶段T12至第四阶段T14)中，切频信号SW可以进行电位跳变；在该时间段，切频信号SW可如图7所示包括一个高电位保持阶段，也可包括多个高电位保持阶段，只要切频信号SW在该阶段中的第一个上升沿位于级传信号Carry的上升沿之后，且切频信号SW的最后一个下降沿位于级传信号Carry的下降沿之前即可。以及，在级传信号Carry保持低电位的时间段(即第二输出端N2的电位VN2保持高电位的时间段，包括第五阶段T15直至该显示帧结束)中，切频信号SW也可以进行电位跳变；在该时间段，切频信号SW可如图7所示包括一个高电位保持阶段，也可包括多个高电位保持阶段，在切频信号SW的高电位保持阶段，由于级传信号Carry为低电位，可控制第二晶体管M2导通，切频信号的高电位传输至中间节点N5，控制第一晶体管M1关断，因此第二输出端N2至第二连接端N4的信号传输路径被切断，第二连接端N4基于第一电容C1的存储作用而保持高电位。

图8是本发明实施例提供的一种移位寄存器在第二工作模式中的驱动时序示意图。结合图5和图8，移位寄存器10工作于第二工作模式时，驱动控制模块110和级传输出模块120的工作状态，以及第一输出端N1、第二输出端N2和级传信号Carry的电位变化情况均与图6和图7中相同。不同之处在于，切频信号SW的电位跳变情况与图6和图7中不同，使得中间节点N5和第二连接端N4的电位变化情况与图6和图7中不同，从而使得扫描输出模块140输出的扫描信号EOUT的波形与图6和图7中不同。下面主要就第二工作模式和第一工作模式下的驱动过程的不同之处进行说明，相同之处不再赘述。

具体地，在第二工作模式中，切频信号SW的上升沿设置在级传信号Carry的上升沿之前(即第二输出端N2的电位VN2的下降沿之前，例如设置在第一阶段T11中的任意位置)，且切频信号SW的高电位保持阶段覆盖第二输出端N2的电位VN2的下降沿。这样，可以在级传信号Carry的上升沿之前，在第二晶体管M2仍保持导通的时段中，提前将切频信号SW的高电位传输至中间节点N5，该信号传输过程持续至级传信号Carry的上升沿到来(如图8中中间节点电位VN5高电位的实线阶段)；在级传信号Carry的高电位保持阶段，第二晶体管M2截止，中间节点电位VN5进行高电位维持(如图8中中间节点电位VN5高电位的虚线阶段)。因此，中间节点N5的高电位保持阶段自级传信号Carry的上升沿之前开始，在级传信号Carry的下降沿来临时结束。在中间节点N5的高电位保持阶段之前，第二输出端N2的电位VN2仍保持高电位，因此直至中间节点N5的高电位保持阶段开始，第二连接端N4都保持与第二输出端N2相同的高电位。在中间节点N5的高电位保持阶段中，由于第一晶体管M1截止，第二输出端N2的电位跳变以及低电位均不能传输至第二连接端N4，因此第二连接端N4在该显示帧中保持高电位，控制第五晶体管M5保持截止，无法输出第一电位信号VGH的高电位。因此，该显示帧中，扫描信号EOUT保持低电位。

上述实施方式示例性地给出了在第二工作模式中，切频信号SW的下降沿发生在级传信号Carry的下降沿之前，但不作为对本发明的限定。在其他实施方式中，示例性地，如图9所示，切频信号SW的下降沿可以发生在级传信号Carry的下降沿之后，那么，在级传信号Carry的下降沿之后，第二晶体管M2再次导通，可以将切频信号SW传输至中间节点N5，因此中间节点N5继续维持高电位(如图9中中间节点电位VN5高电位的第二段实线阶段)，此时第一晶体管M1仍保持截止，第二连接端N4继续保持高电位，可见第二连接端N4的电位VN4中的虚线阶段随中间节点N5的高电位保持阶段延长而延长，仍可实现第二工作模式下的控制过程。甚至，中间节点N5的高电位保持阶段可延长至本显示帧结束，使切频信号SW在该显示帧中不包含下降沿。

图10是本发明实施例提供的又一种移位寄存器的结构示意图。参见图10，在上述各实施方式的基础上，可选地，驱动控制模块110中还包括保护单元117，以提高移位寄存器10的输出稳定性。保护单元117的第一端N11连接输入单元111的输出端，保护单元117的第二端N12连接第一输出端N1，保护单元117的控制端连接第二电位信号线，接入第二电位信号VGL。具体地，可设置保护单元117包括晶体管M21，晶体管M21的栅极接入第二电位信号VGL，第一极作为保护单元117的第一端N11，第二极作为保护单元117的第二端N12。

示例性地，第一节点控制单元114和第二节点控制单元115可以均与保护单元117的第一端N11连接，第三节点控制单元116可以与保护单元117的第二端N12连接。

由上述分析可知，在第六阶段T16中，由于电容C4的耦合作用，会将第六晶体管M6的栅极电位耦合至一个低于第二电位信号VGL的极低电位。通过设置保护单元117，可以避免该极低电位向保护单元117的第一端N11传输，避免与保护单元117的第一端N11连接的各晶体管因承受过大的电压应力而损坏。具体地，晶体管M21的导通条件为其栅源电压差小于其阈值电压，当第六晶体管M6的栅极被耦合至极低电位时，若其通过晶体管M21向保护单元117的第一端N11的方向传输，会使得晶体管M21的栅源电压差大于其阈值电压，不满足晶体管M21的导通条件，致使晶体管M21关断，因此可以阻断该极低电位向保护单元117的第一端N11传输。

示例性地，如图10所示，第二控制单元113中还可以设置晶体管M16，连接于第一控制单元112的输出端和晶体管M17的栅极之间，且晶体管M16的栅极接入第二电位信号VGL。与晶体管M21的作用原理相似，晶体管M16也可以起到阻止由于电容C3的耦合作用而产生的极低电位向前传输的作用，以保护与第一控制单元112的输出端连接的各晶体管不受损坏。

图11是本发明实施例提供的又一种移位寄存器的结构示意图。参见图11，在上述各实施方式的基础上，可选地，移位寄存器10还包括：节点电位控制模块150，节点电位控制模块150的控制端连接第一输出端N1；节点电位控制模块150的输入端连接第一电位信号线，接入第一电位信号VGH；节点电位控制模块150的输出端连接第二连接端N4。本实施例设置的节点电位控制模块150可起到与第三节点控制单元116类似的作用，节点电位控制模块150具体用于在第四晶体管M4输出时(即第一输出端N1为低电位时)导通，将第一电位信号VGH的高电位稳定传输至第二连接端N4，使第五晶体管M5保持截止，保证扫描信号EOUT电位的准确性。

具体地，节点电位控制模块150可包括：第三晶体管M3；第三晶体管M3的栅极作为节点电位控制模块150的控制端，第三晶体管M3的第一极作为节点电位控制模块150的输入端，第三晶体管M3的第二极作为节点电位控制模块150的输出端。

在设置节点电位控制模块150后，移位寄存器10仍可采用图6-图9所示的驱动过程，区别在于：由于节点电位控制模块150的存在，使得第二连接端N2在第一输出端N1的电位VN1为低电位的时段中，均可稳定接收第一电位信号VGH的高电位。那么，自第五阶段T15开始直至该显示帧结束，第二连接端N4均存在稳定的高电位来源，使得图7和图9中，自第五阶段T15之后，第二连接端N4的电位VN4均为实线，不包括虚线阶段。

在此基础上，当移位寄存器10需要工作于第一工作模式时，还可以使用如图12所示的驱动时序，图12与图7的区别在于，切频信号SW的高电位保持阶段可覆盖级传信号Carry的下降沿(即第二输出端N2的电位VN2的上升沿)，由于第二输出端N2的电位VN2不再是第二连接端N4的唯一电位来源，当第一晶体管M1在第二输出端N2的电位VN2的上升沿保持关断，无法将该电位跳变传输至第二连接端N4时，可以由第三晶体管M3将第一电位信号VGH传输至第二连接端N4，因此切频信号SW的高电位保持阶段可以延长至第五阶段T15之后，甚至直至该显示帧结束。

上述实施例示例性地给出了节点电位控制模块150的控制端连接第一输出端N1(即保护单元117的第二端N12)，但不作为对本发明的限定。在其他实施方式中，还可以设置节点电位控制模块150的控制端连接保护单元117的第一端N11，此情况下节点电位控制模块150的导通时段与节点电位控制模块150的控制端连接保护单元117的第二端N12时一致。或者，还可以将节点电位控制模块150的控制端接入本级级传信号Carry，相比于第一输出端N1，级传信号Carry在第一阶段T11中也为低电位，可控制节点电位控制模块150导通，使第二连接端N4为高电位，参见图6-9以及图12可知，第一阶段T11中需要第二连接端N4保持高电位，因此此阶段节点电位控制模块150导通有利于第二连接端N4保持高电位，有利于移位寄存器10在各种工作模式下稳定输出。

上述各实施方式示例性地给出了移位寄存器10的一种具体结构，但不作为对本发明的限定。在其他实施方式中，如图13所示，可选地，还可以设置第二电位控制单元115为其他结构，同样可控制第一输出端N1的电位变化。

具体地，参见图13，第二电位控制单元115可包括晶体管M31至晶体管M35，以及电容C31。晶体管M31的栅极连接第一控制单元112的输出端，第一极接入第一电位信号VGH，第二极分别连接晶体管M32的第二极和电容C31的第一端，晶体管M32的第一极接入第二时钟信号ECK2，电容C31的第二端(即节点N31)分别连接晶体管M32的栅极、晶体管M33的栅极和晶体管M34的第二极，晶体管M35的第一极接入输入信号EIN，第二极连接晶体管M34的第一极，晶体管M34的栅极接入第二电位信号VGL，晶体管M35的栅极接入第一时钟信号ECK1。

其中，节点N31的电位通过晶体管M31和晶体管M32共同控制，节点N32的电位通过晶体管M34和晶体管M35，以及电容C31的耦合作用共同控制；晶体管M33连接为二极管形式，在节点N32为低电位时导通。

图13中驱动控制模块110的其他各功能单元的结构均与图11中相同，由上述各实施例的分析可知，第一控制单元112的输出端在第一阶段T11至第五阶段T15中均保持低电位，在第六阶段T16中变化为高电位。因此，在第一阶段T11至第五阶段T15中，晶体管M31导通，使节点N31保持高电位，在第六阶段T16中，晶体管M31截止，不影响节点N31的电位。晶体管M35和晶体管M34的连接方式与晶体管M11和晶体管M21的连接方式相同，因此节点N32的电位变化情况与图6中第一输出端N1的电位VN1的变化情况类似。具体地，在第一阶段T11至第四阶段T14，节点N32保持高电位，控制晶体管M32和晶体管M33均关断。在第五阶段T15，节点N32变化为低电位，使晶体管M32和晶体管M33均导通，晶体管M32将第二时钟信号ECK2的高电位传输至节点N31，不影响节点N31高电位的保持；输入信号EIN的低电位经过晶体管M35、晶体管M34和晶体管M33传输至第一输出端N1。在第六阶段T16开始时，节点N32保持低电位，使晶体管M32和晶体管M33均导通，晶体管M32将第二时钟信号ECK2的低电位传输至节点N31，使节点N31跳变为低电位，电容C31将该电位跳变耦合至节点N32，使节点N32的电位变化至低于第二电位信号的极低电位，使晶体管M33更充分地导通，将该极低电位传输至第一输出端N1，从而控制第六晶体管M6更充分的导通。因此第三输出单元121中可无需再设置电容C4。

如图13所示，进一步地，驱动控制模块110中还可以包括晶体管M36，以提供第一输出端N1的一个高电位来源，具体用于在复位控制信号RST为低电位时，将第一电位信号VGH传输至保护单元117的第一端N11，从而控制第六晶体管M6和第四晶体管M4截止。实际应用中可根据需求设置复位控制信号RST的电位。

上述各实施例示例性地对移位寄存器10的具体结构进行了说明。下面对显示面板中扫描驱动电路与像素电路的具体连接关系，以及显示面板的驱动过程进行说明。

图14是本发明实施例提供的一种显示面板的结构示意图。参见图14，示例性地，显示面板包括显示区AA和非显示区NAA，显示区AA中设置有阵列排布的像素电路20，扫描驱动电路100设置于非显示区NAA中，各级移位寄存器10接入同一切频信号SW。为了提供扫描驱动电路100所需的各类信号，非显示区NAA还可以设置第一电位信号线，用于提供第一电位信号VGH；第二电位信号线，用于提供第二电位信号VGL；第一时钟信号线，用于提供第一初始时钟信号CLK1；第二时钟信号线，用于提供第二初始时钟信号CLK2；切频控制信号线，用于提供切频信号SW；输入信号线，用于提供第一级输入信号EIN1。其中，各级移位寄存器10的两个时钟端与第一时钟信号线和第二时钟信号线交替连接，即，第一初始时钟信号CLK1可作为奇数级移位寄存器的第一时钟信号ECK1和偶数级移位寄存器的第二时钟信号ECK2；相应的，第二初始时钟信号CLK2可作为奇数级移位寄存器的第二时钟信号ECK2和偶数级移位寄存器的第一时钟信号ECK1。像素电路20可具有现有的任意像素电路的结构。示例性地，每级移位寄存器10的扫描输出模块的输出端通过扫描线LS连接一行像素电路20，例如连接像素电路20中用于控制数据写入过程的功能模块。

仍以显示装置中包括3个显示区，执行如图2所示的驱动过程为例进行说明。在显示帧F1中，可控制切频信号SW维持低电位，使各级移位寄存器10均执行如图6中所示的驱动过程，各级扫描信号EOUT与对应级级传信号Carry保持一致，扫描驱动电路100能够实现扫描信号导通电位的逐级传输，使所有显示区的像素电路均进行数据刷新。该类显示帧可称为全刷新帧。

图15是本发明实施例提供的另一种显示面板的驱动时序示意图，图15示例性地给出了显示帧F2(或F3)中驱动过程的具体实现方式。结合图14和图15，在显示帧F2(或F3)中，部分行像素电路进行刷新，该类显示帧可称为部分刷新帧。

具体地，在显示帧F2(或F3)中：切频信号SW的上升沿设置于第三级级传信号Carry3的上升沿之前，以及，切频信号SW的下降沿设置于第五级级传信号Carry5的上升沿之前，使得前两级和后两级移位寄存器10工作于第一工作模式，中间两级位寄存器10工作于第二工作模式。这样，使第二级移位寄存器10和第三级移位寄存器10对应的两行像素电路20之间构成显示面板的降频显示分区位置，第四级移位寄存器10和第五级移位寄存器10对应的两行像素电路20之间构成显示面板的升频显示分区位置。

需要注意的是，若降频显示分区的目标位置对应于第二级移位寄存器10和第三级移位寄存器10之间，还需要控制切频信号SW的上升沿位于第二级级传信号Carry2的上升沿之后，即，将上升沿跳变时刻t01设置在图15中的第一个阴影区域的时间段之内，以使第三级移位寄存器10之前的各级移位寄存器10均能正常输出扫描信号EOUT的导通电位脉冲。

具体地，由于切频信号SW的高电位保持阶段覆盖第一级移位寄存器10中第二输出端的电位VN21的下降沿，第一级移位寄存器10中的驱动过程与图12中一致；由于切频信号SW的高电位保持阶段未覆盖第二级移位寄存器10中第二输出端的电位VN22的下降沿，第二级移位寄存器10的驱动过程与图7中基本一致，只是不包含图7中切频信号SW的第二个高电位维持阶段。由于切频信号SW的上升沿设置于第三级级传信号Carry3的上升沿之前，第三级移位寄存器10的驱动过程与图8中一致。当切频信号SW控制工作于第二工作模块中的移位寄存器10级数更多，使切频信号SW的高电位保持阶段覆盖第三级级传信号Carry3的导通脉冲时，第三级移位寄存器10的驱动过程可图9中一致。其中，若切频信号SW的上升沿提前至第二级级传信号Carry2的上升沿之前，会使得第二级移位寄存器10转为工作于第二工作模式，从而将显示面板的降频显示分区位置上移。因此，控制切频信号SW的上升沿位于哪两级移位寄存器10输出的级传信号Carry的上升沿之间，显示面板的降频显示分区位置就对应于这两级移位寄存器10连接的两行像素电路之间。

还需要注意的是，若升频显示分区的目标位置对应于第四级移位寄存器10和第五级移位寄存器10之间，还需要控制切频信号SW的下降沿位于第四级级传信号Carry4的上升沿之后，即，将下降沿跳变时刻t02设置在图15中的第二个阴影区域的时间段之内，以使第三级和第四级移位寄存器10能保持输出扫描信号EOUT的截止电位。

具体地，由于切频信号SW的上升沿设置于第三级级传信号Carry3的上升沿之前，也同样位于第四级级传信号Carry3的上升沿之前，且切频信号SW的下降沿位于第四级级传信号Carry4的上升沿之后，第四级移位寄存器10的驱动过程与图8中一致。由于切频信号SW的下降沿位于第五级级传信号Carry5的上升沿之前，切频信号SW的高电位保持阶段完全位于第五级级传信号Carry5的上升沿之前，在此之前第五级移位寄存器中传输控制模块130的中间节点N5的电位VN55变换为高电位并不影响该级中第二连接端N4的高电位保持，自下降沿跳变时刻t02之后，第五级移位寄存器10的驱动过程与图6中一致。同样的，自下降沿跳变时刻t02之后，第六级移位寄存器10的驱动过程与图6中一致。其中，若切频信号SW的上升沿提前至第四级级传信号Carry4的上升沿之前，会使得第四级移位寄存器10转为工作于第一工作模式，从而将显示面板的升频显示分区位置上移。因此，控制切频信号SW的下降沿位于哪两级移位寄存器10输出的级传信号Carry的上升沿之间，显示面板的升频显示分区位置就对应于这两级移位寄存器10连接的两行像素电路之间。

示例性地，不同的部分刷新帧中，切频信号SW的电位跳变时刻和数量可以不同。本实施例中，每级移位寄存器10的扫描信号EOUT是否输出导通电位受本级传输控制模块130的控制，与其他级扫描信号EOUT的输出状态无关。因此，各显示区对应的刷新频率只与本显示区对应的移位寄存器10的输出状态有关，与其他显示区的刷新频率无关联关系，因此本发明实施例易于实现对不同显示区的刷新频率高低的随意切换。在实际应用时，通过调整全刷新帧和各种部分刷新帧的顺序和数量，可以实现各种分区各种显示频率的组合。

例如，当第一显示区A1以刷新频率f进行显示，第二显示区A2以刷新频率f/4进行显示，第三显示区A3以刷新频率f/2进行显示时，各类显示帧的组合方式如图16所示。参见图16，例如第一显示区A1对应第1级至第k-1级移位寄存器，第二显示区A2对应第k级至第m-1级移位寄存器，第三显示区A3对应第m级至第n级移位寄存器，i、k、m和n均为正整数且依次增大。图16中示例性地给出了各显示区对应的第一级移位寄存器输出的扫描信号的波形。对于第一显示区A1的各行子像素，可以在每个显示帧都进行数据刷新。对于第二显示区A2的各行子像素，可以设置相邻两刷新帧之间间隔3个保持帧，该显示区的各级扫描信号可以即仅在第4i-3个显示帧中包含导通脉冲，在其他显示帧保持截止电位。对于第三显示区A3的各行子像素，可以设置奇数帧为刷新帧，偶数帧为保持帧，该显示区的个级扫描信号可以仅在奇数帧包含导通脉冲。

那么，显示帧F1为全刷新帧，切频信号SW在显示帧F1中保持低电位。显示帧F2-F4均为部分刷新帧，在显示帧F2(或F4)中，第一显示区A1对应的各级移位寄存器工作于第一工作模式，其他移位寄存器工作于第二工作模式，即包括第一显示区A1与第二显示区之间的降频显示分区位置，因此切频信号在第k-1级以及第k级级传信号的上升沿之间具有上升沿，且在该显示帧中仅进行一次电位跳变。在显示帧F3中，第一显示区A1和第三显示区A3对应的各级移位寄存器工作于第一工作模式，其他移位寄存器工作于第二工作模式，即包括第一显示区A1与第二显示区A2之间的降频显示分区位置，以及第二显示区A2与第三显示区A2之间的升频显示分区位置；因此切频信号在第k-1级以及第k级级传信号的上升沿之间具有上升沿，且在第m-1级以及第m级级传信号的上升沿之间具有下降沿，在该显示帧中进行两次电位跳变。

以显示帧F1至F4这4个显示帧为一个循环(CYCLE1)，重复该循环中的驱动过程，可实现第一显示区A1的刷新频率为f、第二显示区A2的刷新频率为f/4、第三子显示区A3的刷新频率为f/2的稳定分区多频显示。若需要对各子显示区之间的分区位置进行调整，可以通过调整各类显示帧中切频信号SW的电位跳变时间来实现。若需要对各显示区的刷新频率进行调整，可以通过控制不同循环中各类显示帧的顺序和数量来实现。以及，通过在显示过程的不同时间段内采用不同循环进行显示，可以实现刷新频率动态调整的显示方案。

下面对应用上述扫描信号的像素电路20的结构，以及像素电路20与扫描驱动电路100的连接方式进行说明。

图17是本发明实施例提供的一种像素电路的结构示意图。参见图17，在一种实施方式中，可选地，像素电路20包括：驱动晶体管DTFT、数据写入晶体管M24、阈值补偿晶体管M25、栅极初始化晶体管M22、阳极初始化晶体管M23、第一发光控制晶体管M26、第二发光控制晶体管M27和存储电容Cst，构成7T1C架构的像素电路。

第一发光控制晶体管M26、驱动晶体管DTFT、第二发光控制晶体管M27和发光器件OLED依次串联连接；数据写入晶体管M24接入数据电压Vdata，且与驱动晶体管DTFT的第一极电连接；阈值补偿晶体管M25连接于驱动晶体管DTFT的栅极和第二极之间；栅极初始化晶体管M22接入第一初始化信号Vref1，且与驱动晶体管DTFT的栅极电连接；阳极初始化晶体管M23接入第二初始化信号Vref2，且与发光器件OLED的阳极电连接；发光器件OLED的阴极接入第二电源信号VSS；存储电容Cst一端连接驱动晶体管DTFT的栅极，另一端接入第一电源信号VDD。其中，栅极初始化晶体管M22的栅极接入第一控制信号S1，数据写入晶体管M24和阳极初始化晶体管M23的栅极均接入第二控制信号S2，阈值补偿晶体管M25的栅极接入第三控制信号S3，第一发光控制晶体管M26和第二发光控制晶体管M27的栅极均接入发光控制信号EM。

示例性地，阈值补偿晶体管M25和栅极初始化晶体管M22可以采用N型晶体管，其他各晶体管可以采用P型晶体管，构成LTPO像素电路。

图18是本发明实施例提供的一种像素电路的驱动时序示意图。结合图17和图18，示例性地，像素电路20在低频显示时，一个显示周期中可包括一个刷新帧FA和至少一个保持帧FI。在高频显示时，一个显示周期中可仅包括刷新帧FA。其中，刷新帧FA包括初始化阶段T21、数据写入阶段T22和第一发光阶段T23。保持帧FI包括插黑阶段T24和第二发光阶段T25，插黑阶段T24中不再进行数据写入。

具体地，以低频刷新场景为例，像素电路的驱动过程包括：

初始化阶段T21，第一控制信号S1、第二控制信号S2和发光控制信号EM均为高电位。晶体管M22导通，第一初始化信号Vref1经过晶体管M22对驱动晶体管DTFT的栅极进行初始化。

数据写入阶段T22，第一控制信号S1和第二控制信号S2均为低电位，第三控制信号S3和发光控制信号EM均为高电位。晶体管M22关断，晶体管M23、晶体管M24和晶体管M25均导通。数据信号Vdata经过晶体管M24、驱动晶体管DTFT的第一极和第二极、以及晶体管M25传输至驱动晶体管DTFT的栅极，完成数据写入。同时，第二初始化信号Vref2经过晶体管M23实现对发光器件OLED阳极的初始化。

第一发光阶段T23，第一控制信号S1、第三控制信号S3和发光控制信号EM均为低电位，第二控制信号S2为高电位。晶体管M25关断，晶体管M26和晶体管M27均导通，使驱动晶体管DTFT产生的驱动电流传输至发光器件OLED，驱动发光器件OLED发光。

插黑阶段T24，第一控制信号S1和第三控制信号S3维持低电位，第二控制信号S2维持高电位，发光控制信号EM变为高电位。晶体管M26和晶体管M27均关断，发光器件OLED停止发光。

第二发光阶段T25，第一控制信号S1和第三控制信号S3维持低电位，第二控制信号S2维持高电位，发光控制信号EM再次变为低电位。晶体管M26和晶体管M27再次导通，使驱动晶体管DTFT产生的驱动电流驱动发光器件OLED发光。

后续各阶段重复保持帧FI的驱动过程，直至下一个刷新帧FA到来。

本发明实施例所提供的扫描驱动电路100中，各级移位寄存器10输出的扫描信号EOUT可作为像素电路20中所需的第一控制信号S1和/或第三控制信号S3。

在一种实施方式中，可选地，显示面板中可设置两组扫描驱动电路100，分别用于提供各行像素电路20所需的第一控制信号S1和第三控制信号S3。两组扫描驱动电路100均可采用如图15和图16中的驱动过程。

在另一种实施方式中，如图19所示，可选地，显示面板中可设置一组扫描驱动电路100，为各行像素电路20提供第一控制信号S1和第三控制信号S3。下面结合图19，对该情况下，扫描驱动电路100与像素电路20可能具有的连接关系进行说明。参见图19，示例性地，可以将不同级移位寄存器10连接至同一行像素电路20，前级(后一级或后几级，可根据实际需求设置，此处以前一级为例)移位寄存器10输出的扫描信号作为该行像素电路20的第一控制信号S1，后级(后一级或后几级，可根据实际需求设置，此处以后一级为例)移位寄存器10输出的扫描信号作为该行像素电路20的第三控制信号S3。示例性地，如图19，第j级移位寄存器10输出的扫描信号作为第j-1行像素电路20所需的第三控制信号，并作为第j行像素电路20所需的第一控制信号，以提供如图18中所示的导通脉冲存在交叠的第一控制信号S1和第三控制信号S3。例如，第二级扫描信号EOUT2作为第一行像素电路20所需的第三控制信号S3，并作为第二行像素电路20所需的第一控制信号S1；第三级扫描信号EOUT3作为第二行像素电路20所需的第三控制信号S3，并作为第三像素电路20所需的第一控制信号S1，以此类推。

其中，可设置各行像素电路20的数据写入阶段T22避开第一控制信号S1和第三控制信号S3的导通脉冲交叠时段，设置数据写入阶段T22位于该像素电路20所接入的第一控制信号S1的下降沿和第三控制信号S3的下降沿之间。

示例性地，本行像素电路20的数据写入阶段T22可设置于前一级级传信号和本级级传信号的下降沿之间，以实现像素电路20的逐行扫描。仍以实现图2中所示的驱动过程为例，该显示面板的驱动时序可参见图20。图20中以稀疏的点状阴影填充标注切频信号SW的信号跳变沿的可设置时段，以密集的点状阴影填充表示进行数据刷新，以空白填充表示不进行数据刷新。可见，显示帧F1为全刷新帧，各行像素电路均进行数据刷新；显示帧F2为部分刷新帧，中间两行像素电路不进行数据刷新。

另外，显示面板中还可以包括其他驱动电路，例如用于提供像素电路20中数据写入晶体管M24的栅极所需的第二控制信号S2，以及提供两发光控制晶体管的栅极所需的发光控制信号EM；且这两类驱动电路均可始终保持高频输出。

需要说明的是，上述各实施例中给出了相邻两级级传信号之间的导通脉冲存在交叠的情况，但不作为对本发明的限定。在其他实施方式中，也可以通过调整移位寄存器10中传输控制模块110的结构和/或调整第一级输入信号EIN1的波形，以使相邻两级级传信号之间的导通脉冲不存在交叠。

还需要说明的是，上述各实施例中给出的各移位寄存器10的结构，并不作为对本发明的限定，在其他实施方式中，移位寄存器10可在现有的任意结构的移位寄存电路基础上进行改进实现。针对任一种移位寄存电路，将原有的输出模块作为级传输出模块120仅做级联使用，在此基础上增设一组扫描输出模块140，并在增设的扫描输出模块140中用于控制导通电位输入端与输出端之间连通状态的控制端和驱动控制模块110的其中一个输出端之间添加传输控制模块130及其各相关结构，即可实现本发明实施例中移位寄存器10的功能。

还需要说明的是，上述各实施方式提供的扫描驱动电路100可以应用于LTPO像素电路中，但不作为对本发明的限定。在其他实施方式中，将各移位寄存器10替换为长输出高电位的结构，可输出导通电位为低电位的脉冲，例如在8T2C基础架构上进行改动，可使扫描驱动电路100能够应用于LTPS像素电路中。

还需要说明的是，上述各实施方式中所涉及到的各晶体管，其第一极可以称作源极或漏极，相应的，其第二极可称作漏极或源极，由于在显示面板中晶体管的结构对称，因此对各晶体管的源极和漏极不做区分。

本发明实施例还提供了一种显示装置，包括本发明任意实施例所提供的扫描驱动电路，具备相应的有益效果。图21是本发明实施例提供的一种显示装置的结构示意图。参见图21，示例性地，显示装置中可包括显示面板和驱动芯片50。扫描驱动电路100和像素电路20均设置于显示面板中，扫描驱动电路100通过各行扫描线LS向各行像素电路20提供扫描信号。驱动芯片50可通过输入信号线向扫描驱动电路100中第一级移位寄存器10提供第一级输入信号EIN1，并通过各条数据线LD向各列像素电路20提供数据电压。

本发明实施例还提供了一种显示装置的驱动方法，用于驱动本发明任意实施例所提供的显示装置，具备相应的有益效果。示例性地，该驱动方法包括：

控制切频信号在部分显示帧中保持电位不变，并在部分显示帧中进行电位跳变，使至少两个移位寄存器输出的扫描信号的频率不同，以实现显示装置的分区分频显示。

本发明实施例提供的显示装置的驱动方法。通各级级传输出模块可实现对第一级输入信号的逐级移位输出，提供与第一级输入信号同频的级传信号，为各级移位寄存器自由选择输出与第一级输入信号同频或频率低于第一级输入信号的扫描信号提供基础。通过各级级传信号和切频信号之间的配合，可调整传输控制模块的第一连接端和第二连接端之间导通/断开，来允许/阻挡第一输出端的电位向传输控制模块的第二连接端传输，从而允许/阻挡扫描输出模块输出扫描信号的导通电位，实现对移位寄存器工作模式的控制。通过控制切频信号的电位跳变过程，可使得至少两级移位寄存器的工作模式组合方式不同，以使至少两级移位寄存器输出的扫描信号的频率不同，从而实现显示装置的分区分频显示。

具体地，在各显示帧中，切频信号可以在前级移位寄存器输出级传信号的导通电位之后，以及本级移位寄存器输出级传信号的导通电位之前，进行电位跳变，以控制本级扫描信号的频率与前级扫描信号的频率不同。

示例性地，可根据需求控制切频信号在任意需要的显示帧进行电位跳变，以控制各显示区的刷新频率。可以根据需求设置切频信号在一个显示帧中仅进行一次电位跳变或进行多次电位跳变，以控制显示装置显示分区的数量。以及，不同显示帧中切频信号进行电位跳变的时间节点可以不同，以实现显示过程中显示分区位置的动态调整。据此可实现显示装置的多分区多分频显示，且分区位置和各区域的显示频率均动态可调。

需要说明的是，在上述扫描驱动电路的各实施例中，针对不同的扫描驱动电路及其构成的显示面板进行了驱动方法的具体说明，这些驱动方法均可以认为是本发明实施例提供的显示装置的驱动方法，重复内容此处不再赘述。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。