一种GaN半桥功率模块集成封装结构及其封装方法
文献发布时间:2023-06-19 19:33:46
技术领域
本发明涉及功率模块集成设计技术领域,特别涉及一种GaN半桥功率模块集成封装结构及其封装方法。
背景技术
近年来传统的Si基功率模块达到其自身的材料性能极限,氮化镓(GaN)作为宽基带半导体材料具有高饱和电子速率(2.7×10
高频快开关下势必带来较高的dv/dt和di/dt,较高的封装寄生电感将引起漏极电压过冲、栅极错误触发、振铃和电磁干扰等不良现象,阻碍GaN起价你的高频优势的发挥。当下低电感的GaN器件封装技术和模块集成封装技术成为主流研究方向。
单芯片封装主要是由国际厂家商用开发,如Transphorm公司的GaN HEMT是利用一个GaN和一个SiC MOSFET采用Cascode级联实现增强型,主要采用TO-247和TO-220等封装形式,由于引线互联和插针形端子,电感达到10nH左右;Efficient Power Conversion(EPC)公司的GaN HEMT主要采用芯片级LGA和BGA的封装形式,其产品尺寸特别小,有的甚至小于2mm
模块集成封装主要对象是GaN HEMT芯片、驱动芯片以及去耦电容等,利用印制电路板PCB、直接覆铜板DBC、绝缘金属基板IMS等载板进行低电感互联和高导热散热,典型的结构:最传统的GaN芯片焊接在图形化的DBC上面,然后通过引线或者Cu Clip互联,驱动通过SMT元器件在PCB上实现,再然后将驱动和芯片连通。为了避免引线带来的额外电感,可以将芯片倒装在DBC上面,驱动和去耦电容也可焊接在DBC上,但这种方式芯片背面被塑封热量不能很好散出。2020年西安交通大学将两个GaN芯片采用嵌入式技术内嵌到PCB基板里面,利用铜层进行互联和散热,集成了驱动和去耦电容形成半桥,电感低至0.305nH,节壳热阻为0.42℃/W;2021年西安交通大学又利用两层DBC和4个GaN芯片形成三明治结构的双面散热模块,电感低至0.95nH;2022年弗吉尼亚理工大学将2个氮化镓裸芯片直接嵌入PCB板及DBC基板之间用于热提取,并集成去耦电容形成半桥模块,电感低至1.112nH,节壳热阻为0.099℃/W。
但是,以上的模块封装都要利用单个PCB嵌入式技术、多层陶瓷基板双面散热技术或者陶瓷基板结合PCB的方案实现,单个PCB嵌入式技术方案由于低导热的有机材料包裹芯片而热量不能很好散出,双面散热技术方案由于采用多层陶瓷基板虽然散热性能优良但成本昂贵工艺复杂,陶瓷基板结合PCB的方案需涉及有机基板PCB和陶瓷基板两种工艺,两种基板互联线路存在大电感和可靠性不高的缺点。
发明内容
本发明提供了一种GaN半桥功率模块集成封装结构及其封装方法,其目的是为了降低芯片的寄生电感,同时提高芯片的散热能力。
为了达到上述目的,本发明提供了一种GaN半桥功率模块集成封装结构,包括:
陶瓷基板,陶瓷基板的上表面覆有具有图案化的顶部覆铜层,陶瓷基板的下表面覆有具有图案化的底部覆铜层,陶瓷基板的上表面开设有芯片嵌入槽,陶瓷基板上还开设有多个贯穿上表面和下表面的通孔,顶部覆铜层和底部覆铜层通过通孔的孔壁电连接;
功率模块,功率模块包括第一功率芯片、第二功率芯片和去耦电容,第一功率芯片和第二功率芯片均嵌入芯片嵌入槽内,第一源极端子和第二源极端子均通过通孔的孔壁与底部覆铜层连接,去耦电容安装于陶瓷基板的上表面,且去耦电容的引脚通过通孔与底部覆铜层连接;
外接端子,外接端子包括母线电压正极端子、母线电压负极端子、功率输出端子、第一栅极端子、第一源极端子、第二栅极端子和第二源极端子;
第一功率芯片的漏极与去耦电容的第一引脚连接的连接点作为母线电压正极端子,第二源极端子与去耦电容的第二引脚连接的连接点作为母线电压负极端子,第一源极端子连接第二功率芯片的漏极,构成一个桥臂,桥臂的中点作为功率输出端子,第一源极端子与第一功率芯片的源极连接,第一栅极端子与第一功率芯片的栅极连接,第二源极端子与第二功率芯片的源极连接,第二栅极端子与第二功率芯片的栅极连接。
进一步来说,GaN半桥功率模块集成封装结构还包括:散热槽,散热槽位于陶瓷基板的下表面与芯片嵌入槽相对的位置,散热槽内填充满有散热块,第一功率芯片和第二功率芯片的底部均与散热块连接。
进一步来说,顶部覆铜层的表面设有绿油层。
进一步来说,第一功率芯片和第二功率芯片的底部均通过纳米银焊料和散热块烧结。
进一步来说,铜夹包括第一铜夹、第二铜夹、第三铜夹、第四铜夹和第五铜夹,去耦电容通过第一铜夹与第一功率芯片的漏极连接,第一功率芯片的源极通过第二铜夹与第二功率芯片的漏极连接,第二功率芯片的源极通过第三铜夹与底部覆铜层连接,第一功率芯片的栅极通过第四铜夹与第一栅极端子连接,第二功率芯片的栅极通过第五铜夹与第二栅极端子连接。
进一步来说,第一功率芯片、第二功率芯片与芯片嵌入槽之间的缝隙填充有底填胶。
本发明还提供了一种GaN半桥功率模块集成封装结构的封装方法,包括:
步骤1,选择陶瓷基材,并利用数控铣的方式对陶瓷基材进行加工,得到陶瓷基板,并在陶瓷基板上形成散热槽以及多个贯穿上表面和下表面的通孔;
步骤2,通过DPC技术,在陶瓷基板的上表面和下表面溅射种子层,得到图案化后的顶部覆铜层和图案化后的底部覆铜层;并对通孔的孔壁进行镀铜处理,得到孔壁镀铜后的通孔;
步骤3,在散热槽内进行镀铜处理,形成用于填充满散热槽的散热块;
步骤4,在陶瓷基板的上表面开设芯片嵌入槽,将第一功率芯片和第二功率芯片均嵌入芯片嵌入槽,第一功率芯片、第二功率芯片的底部均通过纳米银焊料与散热块进行烧结;
步骤5,将第一功率芯片的源极通过第二铜夹与第二功率芯片的漏极连接,第二功率芯片的源极通过第三铜夹与底部覆铜层连接,第一功率芯片的栅极通过第四铜夹与第一栅极端子连接,第二功率芯片的栅极通过第五铜夹与第二栅极端子连接;
步骤6,将第一功率芯片的漏极作为母线电压正极端子,将第二功率芯片的源极作为母线电压负极端子,将第一功率芯片的源极连接第二功率芯片的漏极,构成一个桥臂,将桥臂的中点作为功率输出端子,将母线电压正极端子、母线电压负极端子安装于功率模块的一侧;将第一栅极端子、第一源极端子、第二栅极端子和第二源极端子均相对安装于半桥功率回路的另一侧;
步骤7,将去耦电容焊接于陶瓷基板的上表面,去耦电容通过第一铜夹与第一功率芯片的漏极连接,得到功率模块集成封装结构。
进一步来说,在步骤3之后还包括:
在顶部覆铜层的表面涂覆绿油,形成绿油层;
对底部覆铜层的线路进行镍金防氧化处理。
进一步来说,步骤4还包括:
通过底填胶对第一功率芯片、第二功率芯片与芯片嵌入槽的槽壁之间的缝隙进行填充。
本发明的上述方案有如下的有益效果:
本发明由第一功率芯片、第二功率芯片与去耦电容构成的功率回路采用垂直布局,采用嵌入式技术将第一功率芯片和第二功率芯片直接内嵌到高导热的陶瓷基板中,陶瓷基板的上表面堆叠去耦电容,母线正负极、桥臂中点以及第一功率芯片和第二功率芯片的栅极通过端子引出,将功率模块集成在陶瓷基板上,嵌入式芯片与覆铜层通过铜夹互联,减小了功率回路电流传输面积,既提高了高功耗芯片的散热能力又降低了芯片的寄生电感;且不只限于平面GaN器件,也适用于单芯片桥臂、多芯片并联桥臂的半桥和全桥等功率转换电路中。
本发明的其它有益效果将在随后的具体实施方式部分予以详细说明。
附图说明
图1为本发明实施例中半桥功率模块集成封装结构的电路原理图;
图2为本发明实施例中半桥功率模块集成封装结构的俯视图;
图3为本发明实施例中半桥功率模块集成封装结构的A-A向截面图;
图4为本发明实施例中半桥功率模块集成封装结构的仰视图;
图5为本发明实施例中半桥功率模块集成封装结构的轴测图;
图6中(a)为本发明实施例经加工后得到的陶瓷基板截面示意图;(b)为本发明实施例中经加工后得到的陶瓷基板主视图;
图7中(a)为本发明实施例中经溅射种子层进行图案化后得到的陶瓷基板截面图;(b)为本发明实施例中经溅射种子层进行图案化后得到的陶瓷基板主视图;
图8中(a)为本发明实施例中嵌入芯片后得到的陶瓷基板截面图;(b)为本发明实施例中嵌入芯片后得到的陶瓷基板主视图;
图9中(a)为本发明实施例中焊接铜夹后得到的陶瓷基板截面图;(b)为本发明实施例中焊接铜夹层后得到的陶瓷基板主视图;
图10为本发明实施例中安装外接端子后得到的陶瓷基板主视图;
图11中(a)为本发明实施例中经涂覆绿油后得到的陶瓷基板截面图;(b)为本发明实施例中经涂覆绿油后得到的陶瓷基板主视图;
附图标记:
100——陶瓷基板 101——顶部覆铜层 102——底部覆铜层
103——芯片嵌入 槽110——散热块 120——通孔
140——绿油层 201——第一功率芯片 202——第二功率芯片
203——去耦电容 212——纳米银焊料 213——底填胶
321——第一铜夹 322——第二铜夹 323——第三铜夹
324——第四铜夹 325——第五铜夹
401——母线电压正极端子 402——母线电压负极端子
403——功率输出端子 404——第一栅极端子
405——第一源极端子 406——第二栅极端子
407——第二源极端子。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚,下面将结合附图及具体实施例进行详细描述。显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
在本发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是锁定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
此外,下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本发明针对现有的问题,提供了一种GaN半桥功率模块集成封装结构及其封装方法。
如图1所示的功率模块的电路由第一功率芯片Q
如图2-5所示,本发明的实施例提供了一种GaN半桥功率模块集成封装结构,包括:
陶瓷基板100,陶瓷基板100的上表面覆有具有图案化的顶部覆铜层101,陶瓷基板100的下表面覆有具有图案化的底部覆铜层102,陶瓷基板100的上表面开设有芯片嵌入槽103,陶瓷基板100上还开设有多个贯穿上表面和下表面的通孔120,顶部覆铜层101和底部覆铜层102通过通孔120的孔壁电连接;
功率模块,功率模块包括第一功率芯片201、第二功率芯片202和去耦电容203,第一功率芯片201和第二功率芯片202嵌入芯片嵌入槽103内,第一功率芯片201的源极和第二功率芯片202的源极均通过通孔120的孔壁与底部覆铜层102连接,去耦电容203安装于陶瓷基板100的上表面,且去耦电阻203的引脚通过通孔120与底部覆铜层102连接;
外接端子,外接端子包括母线电压正极端子401、母线电压负极端子402、功率输出端子403、第一栅极端子404、第一源极端子405、第二栅极端子406和第二源极端子407;
第一功率芯片201的漏极与去耦电容203的第一引脚连接的连接点作为母线电压正极端子401,第二功率芯片202的源极与去耦电容203的第二引脚连接的连接点作为母线电压负极端子402,第一功率芯片201的源极连接第二功率芯片202的漏极,构成一个桥臂,桥臂的中点作为功率输出端子403,第一栅极端子404与第一功率芯片201的栅极连接,第一源极端子405与第一功率芯片201的源极连接,第二栅极端子406与第二功率芯片202的栅极连接,第二源极端子406与第二功率芯片201的源极连接。
具体来说,GaN半桥功率模块集成封装结构还包括:散热槽,散热槽位于陶瓷基板100的下表面与芯片嵌入槽103相对的位置,散热槽内填充满有散热块110,第一功率芯片201和第二功率芯片202的底部均与散热块110连接。
具体来说,顶部覆铜层101的表面设有绿油层140。
在第一功率芯片201、第二功率芯片202的引脚上做镀铜处理,第一功率芯片201、第二功率芯片202的衬底均做背金处理,第一功率芯片201、第二功率芯片202的底部通过纳米银焊料212和散热块110进行烧结。
具体来说,铜夹包括第一铜夹301、第二铜夹302、第三铜夹303、第四铜夹304和第五铜夹305,去耦电容203通过第一铜夹301与第一功率芯片201的漏极连接,第一功率芯片201的源极通过第二铜夹302与第二功率芯片202的漏极连接,第二功率芯片202的源极通过第三铜夹303与顶部覆铜层102连接,第一功率芯片201的栅极通过第四铜夹304与第一栅极端子404连接,第二功率芯片202的栅极通过第五铜夹305与第二栅极端子406连接。
具体来说,第一功率芯片201、第二功率芯片202与芯片嵌入槽103之间的缝隙通过底填胶213填充。
本发明实施例还提供了一种GaN半桥功率模块集成封装结构的封装方法,包括:
步骤1,选择陶瓷基材,并利用数控铣的方式对陶瓷基材进行加工,得到陶瓷基板,并在陶瓷基板上形成散热槽以及多个贯穿上表面和下表面的通孔;如图6(a)、(b)所示;
由于有机基板的散热性比陶瓷基板的散热性要差,又因为芯片表面的焊盘间距为300微米左右,DBC陶瓷基板覆铜层线路使用的是减法刻蚀工艺成型,一般线宽线距为覆铜层厚度两倍,覆铜层厚度大于300微米,所以在本发明实施例中DBC不适合用来做芯片互联,而DPC陶瓷基板使用的是电镀生长铜工艺,线宽线距可以达到100微米以下,因此在本发明实施例中,GaN芯片的驱动回路依然通过PCB基板实现,而将功率模块集成在DBC陶瓷基板上,从而提高了高功耗GaN芯片的散热能力,陶瓷材料有Al2O3、Si3N4和AlN等材料,散热系数依次增大,可随着不同功耗的模块灵活选择。
步骤2,通过DPC技术,在陶瓷基板的上表面和下表面溅射种子层,得到图案化后的顶部覆铜层和图案化后的底部覆铜层;并对通孔的孔壁进行镀铜处理,得到孔壁镀铜后的通孔,如图7(a)、(b)所示;
步骤3,在散热槽内进行镀铜处理,形成用于填充满散热槽的散热块;
本发明实施例需要说明的是:DPC直接镀铜技术,主要用磁控溅射、电镀、刻蚀等工艺进行基板表面金属化,先是在真空条件下溅射钛,然后再是溅射铜种子层,再利用曝光显影电镀图案化成型,最后快速刻蚀种子层。
本发明实施例利用高导线密度的DPC技术,通过在陶瓷表面和孔槽内壁先溅射种子,在陶瓷基板表面的顶部覆铜层和底部覆铜层形成图案化,对通孔进行填充,并在散热槽内电镀散热块;DPC技术覆铜层厚度一般可实现150微米以下,线宽线距100微米以下;散热块是通过电镀工成型的,要求陶瓷基材厚度不能太厚、芯片散热槽过深而芯片散热槽不能被电镀填充满,导致芯片散热槽和散热块界面有空气而增大热阻。
步骤4,在陶瓷基板的上表面开设芯片嵌入槽,将第一功率芯片和第二功率芯片均嵌入芯片嵌入槽,第一功率芯片、第二功率芯片的底部均通过纳米银焊料与散热块进行烧结,如图8(a)、(b)所示;
为了实现散热,本发明实施例在陶瓷基板上的芯片散热槽背面开设芯片嵌入槽,该芯片嵌入槽的底部需贯穿至散热槽的底部,使得第一功率芯片、第二功率芯片的底部均与散热块焊接,芯片嵌入槽的尺寸公差、垂直度需要严苛控制,同时需要对芯片的长宽高做统计测量,芯片嵌入槽的四个角做内凹处理,避免因芯片尺寸误差或产生的加工圆角造成后续芯片难以嵌入的问题;将GaN芯片嵌入陶瓷基板,陶瓷基板厚度为0.5mm到1mm之间,芯片厚度为0.27mm左右。
步骤5,将第一功率芯片的源极通过第二铜夹与第二功率芯片的漏极连接,第二功率芯片的源极通过第三铜夹与底部覆铜层连接,第一功率芯片的栅极通过第四铜夹与第一栅极端子连接,第二功率芯片的栅极通过第五铜夹与第二栅极端子连接;
本发明实施例对第一功率芯片和第二功率芯片的衬底上均做背金处理,对第一功率芯片的漏极、第一功率芯片的源极、第二功率芯片的漏极和第二功率芯片的源极均预做镀铜处理,第一功率芯片和第二功率芯片的底部均通过纳米银焊料与散热块进行烧结;由于烧结过程需要大面积敷设焊料,因此本发明实施例采用焊片的形式提高焊接平整度,具体过程是使用芯片贴片机将焊片与芯片精确放入芯片嵌入槽内,并使用夹具固定位置转入真空回流炉进行焊接,回流曲线根据实物和焊料熔点进行调整。回流后进行等离子体清洗,然后利用底填胶将芯片和陶瓷的缝隙填满并烘干,目的是提高芯片的侧向导热,防止后续工艺的焊料融化流入缝隙造成短路。
本发明实施例中镀铜后的对第一功率芯片的漏极、第一功率芯片的源极、第二功率芯片的漏极和第二功率芯片的源极均通过SAC305焊料和铜夹进行焊接,铜夹通过Sn96.5Ag3Cu0.5焊料安装于陶瓷基板的上表面,由于焊接过程需要大面积敷设焊料,因此本发明实施例采用焊片的形式提高焊接平整度,第一铜夹将去耦电容和第一功率芯片的漏极连接,第二铜夹将第一功率芯片的源极和第二功率芯片的漏极连接,为功率输出端子,第三铜夹将第二功率芯片的源极和底部覆铜层连接,构成功率模块,电压从去耦电容第一端(母线电压正极)到第一功率芯片的漏极,然后经第一功率芯片的源极到第二功率芯片的漏极、第二功率芯片的源极,然后通过通孔到底部覆铜层,最后通过通孔从底部覆铜层流向顶部覆铜层即去耦电容的另一端(母线电压负极)。半桥功率回路平面与DPC基板平面垂直,顶部覆铜层和底部覆铜层的电流流向相反,互耦电感为负,顶部覆铜层距离越近,互耦电感绝对值越大,回路电感越小。
步骤6,将第一功率芯片的漏极作为母线电压正极端子,将第二功率芯片的源极作为母线电压负极端子,将第一功率芯片的源极连接第二功率芯片的漏极,构成一个桥臂,将桥臂的中点作为功率输出端子,将母线电压正极端子、母线电压负极端子安装于功率模块的一侧;将第一栅极端子、第一源极端子、第二栅极端子和第二源极端子均相对安装于半桥功率回路的另一侧,如图9(a)、(b)所示;
步骤7,将去耦电容焊接于陶瓷基板的上表面,去耦电容通过第一铜夹与第一功率芯片的漏极连接,得到功率模块集成封装结构,如图10所示;在本发明实施例中外接端子通过Sn42Bi57.6Ag0.4焊料进行安装。
具体来说,在步骤2之后还包括:
为了便于焊接定位,在顶部覆铜层上涂覆绿油,形成绿油层,如图11(a)、(b)所示;并对底部覆铜层的线路进行镍金防氧化处理,防止氧化同时不影响焊接。
具体来说,步骤4还包括:
通过高导热低粘度的底填胶对第一功率芯片、第二功率芯片与芯片嵌入槽的槽壁之间的缝隙进行填充。
本发明实施例由第一功率芯片、第二功率芯片与去耦电容构成的功率回路采用垂直布局,采用嵌入式技术将第一功率芯片和第二功率芯片直接内嵌到高导热的陶瓷基板中,陶瓷基板的上表面堆叠去耦电容,母线正负极、桥臂中点以及第一功率芯片和第二功率芯片的栅极通过端子引出,将功率模块集成在陶瓷基板上,嵌入式芯片与陶瓷基板互联,减小电流传输功率回路面积,既提高了高功耗芯片的散热能力又降低了芯片的寄生电感;且不只限于平面GaN器件,也适用于单芯片桥臂、多芯片并联桥臂的半桥和全桥等功率转换电路中。
以上所述是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明所述原理的前提下,还可以作出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。