频率Δ∑调制信号输出电路及传感器模块

技术领域

本发明涉及频率Δ∑调制信号输出电路及传感器模块。

背景技术

已知有生成表示基准信号的频率与被测定信号的频率之比的频率Δ∑调制信号的频率Δ∑调制信号输出电路。频率Δ∑调制信号输出电路具有频率Δ∑调制部，通过该频率Δ∑调制部，使用基准信号对被测定信号进行频率Δ∑调制，生成频率Δ∑调制信号。一般知晓的是，如果以基准信号对被测定信号进行采样，则会产生被称为空闲音的周期性的量化噪声。当产生大的空闲音时，频率Δ∑调制信号的精度会大幅劣化。

针对该问题，在专利文献1中记载了一种频率Δ∑调制信号输出电路，其包括：相位调制电路，通过生成使被测定信号延迟而得到的多个延迟信号，并周期性地选择多个所述延迟信号中的任一者，来输出相位调制信号；以及频率比数字转换电路，使用基准信号和相位调制信号生成频率Δ∑调制信号。

专利文献1：日本特开2019-191066号公报

根据专利文献1所记载的频率Δ∑调制信号输出电路，由于使用对被测定信号的相位进行调制后的相位调制信号来降低空闲音，因此频率Δ∑调制信号中包含的噪声分量降低，但要求噪声分量进一步降低。

发明内容

本发明所涉及的频率Δ∑调制信号输出电路的一方面，包括：

相位调制电路，设n为2以上的任一整数，通过生成使被测定信号延迟而得到的n个延迟信号，并与所述被测定信号同步地随机选择所述n个延迟信号中的任一者，来生成相位调制信号；以及

频率比数字转换电路，使用基准信号和所述相位调制信号生成频率Δ∑调制信号。

本发明所涉及的频率Δ∑调制信号输出电路的另一方面，包括：

相位调制电路，设n为1以上的任一整数，通过生成使被测定信号延迟而得到的n个延迟信号，并与所述被测定信号同步地随机选择所述被测定信号及所述n个延迟信号中的任一者，来生成相位调制信号；以及

频率比数字转换电路，使用基准信号和所述相位调制信号生成频率Δ∑调制信号。

本发明所涉及的传感器模块的一方面，具备：

所述频率Δ∑调制信号输出电路的一方面；以及

物理量传感器，

所述被测定信号是基于所述物理量传感器的输出信号的信号。

附图说明

图1是示出第一实施方式的频率Δ∑调制信号输出电路的构成的框图。

图2是示出第一实施方式中的频率比数字转换电路的构成例的图。

图3是示出第一实施方式中的相位调制电路的构成例的图。

图4是用于说明第一实施方式中的相位调制电路的动作的时序图。

图5是用于说明比较例A的相位调制电路的动作的时序图。

图6是用于说明比较例B的相位调制电路的动作的时序图。

图7是用于说明比较例C的相位调制电路的动作的时序图。

图8是示出以基准信号对被测定信号进行采样后的信号的频谱的一例的图。

图9是示出以基准信号对比较例A中的相位调制信号进行采样后的信号的频谱的一例的图。

图10是示出以基准信号对第一实施方式中的相位调制信号进行采样后的信号的频谱的一例的图。

图11是示出被测定信号未被调制时的输出信号的偏差的一例的图。

图12是示出比较例A中的输出信号的偏差的一例的图。

图13是示出比较例B中的输出信号的偏差的一例的图。

图14是示出比较例C中的输出信号的偏差的一例的图。

图15是示出第一实施方式中的输出信号的偏差的一例的图。

图16是示出第二实施方式中的相位调制电路的构成例的图。

图17是用于说明第二实施方式中的相位调制电路的动作的时序图。

图18是示出第三实施方式中的频率比数字转换电路的构成例的图。

图19是示出第四实施方式的频率Δ∑调制信号输出电路的构成例的框图。

图20是示出第四实施方式中的频率比数字转换电路的构成例的图。

图21是示出时间数字值生成部的构成例的图。

图22是示出振荡部的构成例的图。

图23是示出频率比数字转换电路的动作的一例的时序图。

图24是示出频率比数字转换电路的动作的一例的时序图。

图25是示出传感器模块的构成的立体图。

图26是传感器模块的分解立体图。

图27是说明用于检测加速度的传感器元件的概略构成的立体图。

图28是说明使用了检测加速度的传感器元件的加速度检测器的概略构成的剖视图。

附图标记说明

1：频率Δ∑调制信号输出电路；2：相位调制电路；3：频率比数字转换电路；4：低通滤波器电路；5：频率Δ∑调制电路；6：加法器；21：控制电路；22：多路选择器；23：延迟电路；31，32：D触发器电路；33：异或电路；40：第一计数部；41：计数电路；42：D触发器电路；50：倒数计数累计值合成部；51：乘法器；52：减法器；60：时间数字值生成部；61：控制部；62：振荡部；63：计数电路；64：D触发器电路；65：加法器；66：D触发器电路；67：“与”电路；68：逻辑反转电路；70：计数值保持控制部；80：倒数计数值生成部；81：D触发器电路；82：减法器；83：D触发器电路；91：第二计数部；92：计数值累计部；100：传感器模块；101：容器；102：盖部；103：螺纹孔；104：固定突起部；111：侧壁；112：底壁；115：电路基板；115f：第一面；115r：第二面；116：连接器；118x、118y、118z：加速度传感器；119：控制IC；121：开口部；122：内表面；123：开口面；125：第二基座；127：第一基座；129：突起部；130：固定部件；133、134：收缩部；141：密封部件；172：螺钉；174：内螺纹；176：贯通孔；200：传感器元件；201：基板结构体；210：基部；212：接头部；214：可动部；214a、214b：主面；220：第一支承部；230：第二支承部；240：连结部；250：第三支承部；260：第四支承部；270：加速度检测元件；271a、271b：振动梁部；272a：第一基部；272b：第二基部；280、282：质量部；300：加速度检测器；310：封装；311：空间；320：封装基座；321：凹部；322：内底面；323：台阶部；324：外底面；325：贯通孔；330：盖；332：盖接合部件；340b：内部端子；343：导电性粘接剂；344：外部端子；350：密封部；379b：固定部连接端子。

具体实施方式

以下，使用附图对本发明的优选实施方式进行详细说明。需要说明的是，以下说明的实施方式并非不当地限定权利要求书所记载的本发明的内容。另外，以下说明的构成并非全部都是本发明的必须构成要件。

1.频率Δ∑调制信号输出电路

1-1.第一实施方式

图1是示出第一实施方式的频率Δ∑调制信号输出电路的构成的框图。如图1所示，第一实施方式的频率Δ∑调制信号输出电路1包括相位调制电路2、频率比数字转换电路3及低通滤波器电路4。

向频率Δ∑调制信号输出电路1输入基准信号CLK及包括测定对象的频率信号的被测定信号X。然后，频率Δ∑调制信号输出电路1生成并输出表示被测定信号X与基准信号CLK的频率比的输出信号OUT。由于频率的倒数是周期，因此输出信号OUT也可以说是表示被测定信号X与基准信号CLK的周期比的信号。

被测定信号X被输入到相位调制电路2。相位调制电路2通过生成使被测定信号X延迟而得到的n个延迟信号，并与被测定信号X同步地随机选择n个延迟信号中的任一者，来生成相位调制信号Xpm。n为2以上的任一整数，相对于被测定信号X的n个延迟信号的延迟时间互不相同。

频率比数字转换电路3使用基准信号CLK和相位调制信号Xpm生成频率Δ∑调制信号Sfdsm。频率Δ∑调制信号Sfdsm是表示被测定信号X与基准信号CLK的频率比的信号。由于频率的倒数是周期，因此频率Δ∑调制信号Sfdsm也可以说是表示被测定信号X与基准信号CLK的周期比的信号。

在频率比数字转换电路3的后级设置滤波器电路。如图1所示，在本实施方式中，在频率比数字转换电路3的后级设置有低通滤波器电路4作为滤波器电路。低通滤波器电路4提取频率Δ∑调制信号Sfdsm中包含的低频分量，并作为输出信号OUT输出。低通滤波器电路4能够使用一般的低通滤波器、滞后超前滤波器、滞后滤波器等。

使用图2及图3对频率比数字转换电路3及相位调制电路2的详细情况进行说明。

图2是示出频率比数字转换电路3的构成例的图。如图2所示，频率比数字转换电路3包括D触发器电路31、D触发器电路32及异或电路33。

D触发器电路31与基准信号CLK的上升沿同步地保持相位调制信号Xpm。D触发器电路32与基准信号CLK的上升沿同步地保持由D触发器电路31保持的相位调制信号Xpm。异或电路33运算由D触发器电路31保持的信号与由D触发器电路32保持的信号的异或，并作为频率Δ∑调制信号Sfdsm输出。

在如上构成的频率比数字转换电路3中，将表示相位调制信号Xpm的上升或下降的定时的信号作为频率Δ∑调制信号Sfdsm输出。在如上构成的频率比数字转换电路3中，能够对相位调制信号Xpm的上升沿及下降沿两者进行计数。换言之，在图2所示的频率比数字转换电路3中，能够进行相当于2倍的频率的计数，能够提高SNR。SNR是信噪比(Signal-Noise Ratio)的缩写。

图3是示出相位调制电路2的构成例的图。如图3所示，相位调制电路2包括控制电路21、多路选择器(Multiplexer)22以及多个延迟电路23。

向控制电路21输入被测定信号X。控制电路21生成与被测定信号X的上升及下降同步的控制信号Ctrl。

向多路选择器22输入n个延迟信号Xd1～Xdn及控制信号Ctrl。在图3的例子中，延迟信号Xd1是被测定信号X通过一个延迟电路23而得到的信号，延迟信号Xd2是被测定信号X通过两个延迟电路23而得到的信号。延迟信号Xdn是被测定信号X通过n个延迟电路23而得到的信号。即，对于1以上且n以下的各整数i，延迟信号Xdi是被测定信号X通过i个延迟电路23而得到的信号。例如，当设n个延迟电路23的延迟时间大致相等时，相对于被测定信号X的n个延迟信号Xd1～Xdn的延迟时间互不相同。

多路选择器22通过按照控制信号Ctrl随机选择延迟信号Xd1～Xdn中的任一者，来生成相位调制信号Xpm。这里，“随机选择”并不限于真正随机选择，也可以是伪随机选择。例如，控制电路21也可以基于通过公知的各种伪随机数产生算法生成的伪随机数，来生成用于伪随机选择延迟信号Xd1～Xdn中的任一者的控制信号Ctrl。另外，例如，控制电路21也可以基于硬件随机数产生器产生的随机数，来生成用于伪随机选择延迟信号Xd1～Xdn中的任一者的控制信号Ctrl。

在以下的说明中，假设n个延迟电路23的延迟时间全部为Δt来进行说明。即，假设延迟信号Xd1的延迟时间为时间Δt，延迟信号Xd2的延迟时间为2×Δt，延迟信号Xdn的延迟时间为n×Δt。即，对于1以上且n以下的各整数i，假设延迟信号Xdi的延迟时间为i×Δt。不过，延迟电路23也可以是各不相同的构成，只要延迟信号Xd1～Xdn的延迟时间互不相同即可。

图4是用于说明相位调制电路2的动作的一例的时序图。在图4的例子中，整数n为3，基于三个延迟信号Xd1、Xd2、Xd3来生成相位调制信号Xpm。

图4示出了被测定信号X的上升内的任意的基准时T0。控制电路21在从被测定信号X上升的基准时T0到下一次被测定信号X上升为止的期间Tc1中，在被测定信号X为高电平的期间输出用于选择延迟信号Xd3的控制信号Ctrl，在被测定信号X为低电平的期间输出用于选择延迟信号Xd3的控制信号Ctrl。因此，期间Tc1中的相位调制信号Xpm相对于被测定信号X的上升延迟时间3×Δt而上升，相对于被测定信号X的下降延迟时间3×Δt而下降。

另外，控制电路21在期间Tc1之后到下一次被测定信号X上升为止的期间Tc2中，在被测定信号X为高电平的期间输出用于选择延迟信号Xd1的控制信号Ctrl，在被测定信号X为低电平的期间输出用于选择延迟信号Xd3的控制信号Ctrl。因此，期间Tc2中的相位调制信号Xpm相对于被测定信号X的上升延迟时间Δt而上升，相对于被测定信号X的下降延迟时间3×Δt而下降。

另外，控制电路21在期间Tc2之后到下一次被测定信号X上升为止的期间Tc3中，在被测定信号X为高电平的期间输出用于选择延迟信号Xd2的控制信号Ctrl，在被测定信号X为低电平的期间输出用于选择延迟信号Xd1的控制信号Ctrl。因此，期间Tc3中的相位调制信号Xpm相对于被测定信号X的上升延迟时间2×Δt而上升，相对于被测定信号X的下降延迟时间Δt而下降。

另外，控制电路21在期间Tc3之后到下一次被测定信号X上升为止的期间Tc4中，在被测定信号X为高电平的期间输出用于选择延迟信号Xd1的控制信号Ctrl，在被测定信号X为低电平的期间输出用于选择延迟信号Xd1的控制信号Ctrl。因此，期间Tc4中的相位调制信号Xpm相对于被测定信号X的上升延迟时间Δt而上升，相对于被测定信号X的下降延迟时间Δt而下降。

像这样，在图4的例子中，在期间Tc1～Tc4中，多路选择器22通过按照控制信号Ctrl随机选择三个延迟信号Xd1、Xd2、Xd3中的任一者，来生成相位调制信号Xpm。虽然省略了说明，但如图4所示，多路选择器22在期间Tc4之后到被测定信号X依次上升为止的各期间Tc5～Tc12中，也按照控制信号Ctrl随机选择三个延迟信号Xd1、Xd2、Xd3中的任一者，来生成相位调制信号Xpm。

与此相对，图5是用于说明假设多路选择器22规则地选择两个延迟信号Xd1、Xd2中的任一者而生成了相位调制信号Xpm时的比较例A的动作的一例的时序图。

在图5的例子中，控制电路21在从被测定信号X上升的基准时T0到下一次被测定信号X上升为止的期间Tc1a以及在期间Tc1a之后到下一次被测定信号X上升为止的期间Tc2a中，在被测定信号X为高电平的期间输出用于选择延迟信号Xd1的控制信号Ctrl，在被测定信号X为低电平的期间输出用于选择延迟信号Xd1的控制信号Ctrl。因此，期间Tc1a、Tc2a中的相位调制信号Xpm相对于被测定信号X的上升延迟时间Δt而上升，相对于被测定信号X的下降延迟时间Δt而下降。

另外，控制电路21在期间Tc2a之后到下一次被测定信号X上升为止的期间Tc3a以及在期间Tc3a之后到下一次被测定信号X上升为止的期间Tc4a中，在被测定信号X为高电平的期间输出用于选择延迟信号Xd2的控制信号Ctrl，在被测定信号X为低电平的期间输出用于选择延迟信号Xd2的控制信号Ctrl。因此，期间Tc3a、Tc4a中的相位调制信号Xpm相对于被测定信号X的上升延迟时间2×Δt而上升，相对于被测定信号X的下降延迟时间2×Δt而下降。

另外，控制电路21在期间Tc4a之后到下一次被测定信号X上升为止的期间Tc1b以及在期间Tc1b之后到下一次被测定信号X上升为止的期间Tc2b中，在被测定信号X为高电平的期间输出用于选择延迟信号Xd2的控制信号Ctrl，在被测定信号X为低电平的期间输出用于选择延迟信号Xd2的控制信号Ctrl。因此，期间Tc1b、Tc2b中的相位调制信号Xpm相对于被测定信号X的上升延迟时间2×Δt而上升，相对于被测定信号X的下降延迟时间2×Δt而下降。

另外，控制电路21在期间Tc2b之后到下一次被测定信号X上升为止的期间Tc3b以及在期间Tc3b之后到下一次被测定信号X上升为止的期间Tc4b中，在被测定信号X为高电平的期间输出用于选择延迟信号Xd1的控制信号Ctrl，在被测定信号X为低电平的期间输出用于选择延迟信号Xd1的控制信号Ctrl。因此，期间Tc3b、Tc4b中的相位调制信号Xpm相对于被测定信号X的上升延迟时间Δt而上升，相对于被测定信号X的下降延迟时间Δt而下降。

然后，交替重复由期间Tc1a、Tc2a、Tc3a、Tc4a构成的期间Tma和由期间Tc1b、Tc2b、Tc3b、Tc4b构成的期间Tmb。像这样，在比较例A中，多路选择器22将由期间Tma和期间Tmb构成的期间作为一个周期，按照控制信号Ctrl规则地选择两个延迟信号Xd1、Xd2中的任一者，来生成相位调制信号Xpm。

另外，图6是用于说明假设多路选择器22规则地选择两个延迟信号Xd1、Xd2中的任一者而生成了相位调制信号Xpm时的比较例B的动作的一例的时序图。

在图6的例子中，控制电路21在从被测定信号X上升的基准时T0到下一次被测定信号X上升为止的期间Tc1c以及在期间Tc1c之后到下一次被测定信号X上升为止的期间Tc2c中，在被测定信号X为高电平的期间输出用于选择延迟信号Xd1的控制信号Ctrl，在被测定信号X为低电平的期间输出用于选择延迟信号Xd2的控制信号Ctrl。因此，期间Tc1c、Tc2c中的相位调制信号Xpm相对于被测定信号X的上升延迟时间Δt而上升，相对于被测定信号X的下降延迟时间2×Δt而下降。

另外，控制电路21在期间Tc2c之后到下一次被测定信号X上升为止的期间Tc3c以及在期间Tc3c之后到下一次被测定信号X上升为止的期间Tc4c中，在被测定信号X为高电平的期间输出用于选择延迟信号Xd2的控制信号Ctrl，在被测定信号X为低电平的期间输出用于选择延迟信号Xd1的控制信号Ctrl。因此，期间Tc3c、Tc4c中的相位调制信号Xpm相对于被测定信号X的上升延迟时间2×Δt而上升，相对于被测定信号X的下降延迟时间Δt而下降。

然后，重复由期间Tc1c、Tc2c、Tc3c、Tc4c构成的期间Tmc。像这样，在比较例B中，多路选择器22将期间Tmc作为一个周期，按照控制信号Ctrl规则地选择两个延迟信号Xd1、Xd2中的任一者，来生成相位调制信号Xpm。

另外，图7是用于说明假设多路选择器22规则地选择三个延迟信号Xd1、Xd2、Xd3中的任一者而生成了相位调制信号Xpm时的比较例C的动作的一例的时序图。

在图7的例子中，控制电路21在从被测定信号X上升的基准时T0到下一次被测定信号X上升为止的期间Tc1d以及在期间Tc1d之后到下一次被测定信号X上升为止的期间Tc2d中，在被测定信号X为高电平的期间输出用于选择延迟信号Xd1的控制信号Ctrl，在被测定信号X为低电平的期间输出用于选择延迟信号Xd2的控制信号Ctrl。因此，期间Tc1d、Tc2d中的相位调制信号Xpm相对于被测定信号X的上升延迟时间Δt而上升，相对于被测定信号X的下降延迟时间2×Δt而下降。

另外，控制电路21在期间Tc2d之后到下一次被测定信号X上升为止的期间Tc3d以及在期间Tc3d之后到下一次被测定信号X上升为止的期间Tc4d中，在被测定信号X为高电平的期间输出用于选择延迟信号Xd3的控制信号Ctrl，在被测定信号X为低电平的期间输出用于选择延迟信号Xd2的控制信号Ctrl。因此，期间Tc3d、Tc4d中的相位调制信号Xpm相对于被测定信号X的上升延迟时间3×Δt而上升，相对于被测定信号X的下降延迟时间2×Δt而下降。

另外，控制电路21在期间Tc4d之后到下一次被测定信号X上升为止的期间Tc1e以及在期间Tc1e之后到下一次被测定信号X上升为止的期间Tc2e中，在被测定信号X为高电平的期间输出用于选择延迟信号Xd2的控制信号Ctrl，在被测定信号X为低电平的期间输出用于选择延迟信号Xd3的控制信号Ctrl。因此，期间Tc1e、Tc2e中的相位调制信号Xpm相对于被测定信号X的上升延迟时间2×Δt而上升，相对于被测定信号X的下降延迟时间3×Δt而下降。

另外，控制电路21在期间Tc2e之后到下一次被测定信号X上升为止的期间Tc3e以及在期间Tc3e之后到下一次被测定信号X上升为止的期间Tc4e中，在被测定信号X为高电平的期间输出用于选择延迟信号Xd2的控制信号Ctrl，在被测定信号X为低电平的期间输出用于选择延迟信号Xd1的控制信号Ctrl。因此，期间Tc3e、Tc4e中的相位调制信号Xpm相对于被测定信号X的上升延迟时间2×Δt而上升，相对于被测定信号X的下降延迟时间Δt而下降。

然后，交替重复由期间Tc1d、Tc2d、Tc3d、Tc4d构成的期间Tmd和由期间Tc1e、Tc2e、Tc3e、Tc4e构成的期间Tme。像这样，在比较例C中，多路选择器22将由期间Tmd和期间Tme构成的期间作为一个周期，按照控制信号Ctrl规则地选择三个延迟信号Xd1、Xd2、Xd3中的任一者，来生成相位调制信号Xpm。

这里，在以基准信号CLK对被测定信号X进行采样后的信号中产生被称为空闲音的周期性的量化噪声，但在被测定信号X与基准信号CLK的频率比的小数部分接近0的情况下，将产生大的空闲音。图8是示出在被测定信号X与基准信号CLK的频率比的小数部分接近0的情况下对以基准信号CLK对被测定信号X进行采样后的信号进行快速傅立叶变换而得到的频谱的一例的图。在图8的例子中，在300Hz、700Hz～800Hz附近产生起因于空闲音的峰。在图8中，40Hz附近的峰起因于测定对象的信号，但在测定频带的上限为300Hz以上的情况下，有可能受到空闲音的影响而使输出信号OUT的精度降低。

与此相对，图9是示出对以基准信号CLK对在比较例A中得到的相位调制信号Xpm进行采样后的信号进行快速傅立叶变换而得到的频谱的一例的图。在图9的例子中，基础的噪声水平上升，但300Hz、700Hz～800Hz附近的起因于空闲音的峰降低。但是，在200Hz附近产生起因于相位调制信号Xpm的周期的峰。需要说明的是，虽然省略了图示，但对以基准信号CLK对在比较例B或比较例C中得到的相位调制信号Xpm进行采样后的信号进行快速傅立叶变换而得到的频谱也表现出与图9同样的倾向。

另一方面，图10是示出对以基准信号CLK对在本实施方式中得到的相位调制信号Xpm进行采样后的信号进行快速傅立叶变换而得到的频谱的一例的图。在图10的例子中，基础的噪声水平与图9为相同程度，但几乎没有产生300Hz、700Hz～800Hz附近的起因于空闲音的峰和起因于相位调制信号Xpm的周期的峰。

图11～图15是示出在改变了被测定信号X的调制方法的情况下得到的输出信号OUT的偏差1σ的一例的图。图11对应于假设相位调制信号Xpm与被测定信号X相同的情况、即被测定信号X未被调制的情况。图12对应于使用在比较例A中得到的相位调制信号Xpm的情况。图13对应于使用在比较例B中得到的相位调制信号Xpm的情况。图14对应于使用在比较例C中得到的相位调制信号Xpm的情况。图15对应于使用在本实施方式中得到的相位调制信号Xpm的情况。在图11～图15中，纵轴是偏差，横轴是动作点、即基准信号CLK的频率除以被测定信号X的频率时的小数部分。具体而言，设基准信号CLK的频率为32MHz，在120300.75Hz前后对被测定信号X的频率进行扫频时的动作点的范围为横轴的范围。由于32MHz÷120300.75Hz≈266，因此被测定信号X的频率约为120300.75Hz时对应于动作点0。

在图11的例子中，受到空闲音的影响，在动作点0前后产生大的偏差。在图12、图13或图14的例子中，与图11的例子相比，空闲音的影响变小，动作点0前后的偏差降低。在图15的例子中，与图12、图13或图14的例子相比，空闲音的影响进一步变小，动作点0前后的偏差进一步降低，得到高精度的输出信号OUT。

如以上说明的那样，在第一实施方式的频率Δ∑调制信号输出电路1中，相位调制电路2通过生成使被测定信号X延迟而得到的n个延迟信号Xd1～Xdn，并与被测定信号X同步地选择n个延迟信号Xd1～Xdn中的任一者，来生成相位调制信号Xpm，频率比数字转换电路3使用基准信号CLK和相位调制信号Xpm生成频率Δ∑调制信号Sfdsm。由此，由于相位调制信号Xpm的相位变化，因此对于基准信号CLK和相位调制信号Xpm中的一方通过另一方进行采样后的信号中包含的空闲音降低，起因于频率Δ∑调制信号Sfdsm中包含的空闲音的信号分量降低。另外，在第一实施方式的频率Δ∑调制信号输出电路1中，相位调制电路2通过随机选择n个延迟信号Xd1～Xdn中的任一者来生成相位调制信号Xpm，因此相位调制信号Xpm的相位不规则地变化。为此，在频率Δ∑调制信号Sfdsm中不包含在规则地选择了n个延迟信号Xd1～Xdn中的任一者的情况下可能产生的规定频率的信号分量。因此，根据第一实施方式的频率Δ∑调制信号输出电路1，能够降低频率Δ∑调制信号Sfdsm中包含的噪声分量。

另外，根据第一实施方式的频率Δ∑调制信号输出电路1，通过设置在频率比数字转换电路3的后级的低通滤波器电路4，可得到进一步降低了噪声分量的频率Δ∑调制信号即输出信号OUT。另外，在频率比数字转换电路3生成的频率Δ∑调制信号Sfdsm中不包含在规则地选择了n个延迟信号Xd1～Xdn中的任一者的情况下可能产生的规定频率的信号分量，因此低通滤波器电路4的截止频率的制约小，设计自由度高。

1-2.第二实施方式

以下，关于第二实施方式的频率Δ∑调制信号输出电路1，对与第一实施方式同样的构成要素标注相同的附图标记，并省略或简化与第一实施方式重复的说明而主要对与第一实施方式不同的内容进行说明。

第二实施方式的频率Δ∑调制信号输出电路1的构成与图1同样，故省略其图示及说明。在第二实施方式的频率Δ∑调制信号输出电路1中，相位调制电路2的功能及构成与第一实施方式不同。

在第二实施方式中，相位调制电路2通过生成使被测定信号X延迟而得到的n个延迟信号，并与被测定信号X同步地随机选择被测定信号X及n个延迟信号中的任一者，来生成相位调制信号Xpm。n为1以上的任一整数，在n为2以上的情况下，相对于被测定信号X的n个延迟信号的延迟时间互不相同。

与第一实施方式同样地，频率比数字转换电路3使用基准信号CLK和相位调制信号Xpm生成频率Δ∑调制信号Sfdsm。进而，作为设置在频率比数字转换电路3的后级的滤波器电路的低通滤波器电路4提取频率Δ∑调制信号Sfdsm中包含的低频分量，并作为输出信号OUT输出。

图16是示出第二实施方式中的相位调制电路2的构成例的图。如图16所示，相位调制电路2包括控制电路21、多路选择器22和多个延迟电路23。

向控制电路21输入被测定信号X。控制电路21生成与被测定信号X的上升及下降同步的控制信号Ctrl。

向多路选择器22输入被测定信号X、n个延迟信号Xd1～Xdn及控制信号Ctrl。在图16的例子中，延迟信号Xd1是被测定信号X通过一个延迟电路23而得到的信号，延迟信号Xd2是被测定信号X通过两个延迟电路23而得到的信号。延迟信号Xdn是被测定信号X通过n个延迟电路23而得到的信号。即，对于1以上且n以下的各整数i，延迟信号Xdi是被测定信号X通过i个延迟电路23而得到的信号。例如，当设n个延迟电路23的延迟时间大致相等时，相对于被测定信号X的n个延迟信号Xd1～Xdn的延迟时间互不相同。

多路选择器22通过按照控制信号Ctrl随机选择被测定信号X及延迟信号Xd1～Xdn中的任一者，来生成相位调制信号Xpm。

在以下的说明中，假设n个延迟电路23的延迟时间全部为Δt来进行说明。即，假设延迟信号Xd1的延迟时间为时间Δt，延迟信号Xd2的延迟时间为2×Δt，延迟信号Xdn的延迟时间为n×Δt。即，对于1以上且n以下的各整数i，假设延迟信号Xdi的延迟时间为i×Δt。不过，延迟电路23也可以是各不相同的构成，只要延迟信号Xd1～Xdn的延迟时间互不相同即可。

图17是用于说明相位调制电路2的动作的一例的时序图。在图17的例子中，整数n为2，基于被测定信号X及两个延迟信号Xd1、Xd2来生成相位调制信号Xpm。

图17中示出了被测定信号X的上升内的任意的基准时T0。控制电路21在从被测定信号X上升的基准时T0到下一次被测定信号X上升为止的期间Tc1中，在被测定信号X为高电平的期间输出用于选择延迟信号Xd2的控制信号Ctrl，在被测定信号X为低电平的期间输出用于选择延迟信号Xd2的控制信号Ctrl。因此，期间Tc1中的相位调制信号Xpm相对于被测定信号X的上升延迟时间2×Δt而上升，相对于被测定信号X的下降延迟时间2×Δt而下降。

另外，控制电路21在期间Tc1之后到下一次被测定信号X上升为止的期间Tc2中，在被测定信号X为高电平的期间输出用于选择被测定信号X的控制信号Ctrl，在被测定信号X为低电平的期间输出用于选择延迟信号Xd2的控制信号Ctrl。因此，期间Tc2中的相位调制信号Xpm相对于被测定信号X的上升大致不延迟地上升，相对于被测定信号X的下降延迟时间2×Δt而下降。

另外，控制电路21在期间Tc2之后到下一次被测定信号X上升为止的期间Tc3中，在被测定信号X为高电平的期间输出用于选择延迟信号Xd1的控制信号Ctrl，在被测定信号X为低电平的期间输出用于选择被测定信号X的控制信号Ctrl。因此，期间Tc3中的相位调制信号Xpm相对于被测定信号X的上升延迟时间Δt而上升，相对于被测定信号X的下降大致不延迟地下降。

另外，控制电路21在期间Tc3之后到下一次被测定信号X上升为止的期间Tc4中，在被测定信号X为高电平的期间输出用于选择被测定信号X的控制信号Ctrl，在被测定信号X为低电平的期间输出用于选择被测定信号X的控制信号Ctrl。因此，期间Tc4中的相位调制信号Xpm相对于被测定信号X的上升大致不延迟地上升，相对于被测定信号X的下降大致不延迟地下降。

像这样，在图17的例子中，在期间Tc1～Tc4中，多路选择器22通过按照控制信号Ctrl随机选择被测定信号X及两个延迟信号Xd1、Xd2中的任一者，来生成相位调制信号Xpm。虽然省略了说明，但如图17所示，多路选择器22在期间Tc4之后到被测定信号X依次上升为止的各期间Tc5～Tc12中，也按照控制信号Ctrl随机选择被测定信号X及两个延迟信号Xd1、Xd2中的任一者，来生成相位调制信号Xpm。

如以上说明的那样，在第二实施方式的频率Δ∑调制信号输出电路1中，相位调制电路2通过生成使被测定信号X延迟而得到的n个延迟信号Xd1～Xdn，并与被测定信号X同步地选择被测定信号X及n个延迟信号Xd1～Xdn中的任一者，来生成相位调制信号Xpm，频率比数字转换电路3使用基准信号CLK和相位调制信号Xpm生成频率Δ∑调制信号Sfdsm。由此，由于相位调制信号Xpm的相位变化，因此对于基准信号CLK及相位调制信号Xpm中的一方通过另一方进行采样后的信号中包含的空闲音降低，起因于频率Δ∑调制信号Sfdsm中包含的空闲音的信号分量降低。另外，在第二实施方式的频率Δ∑调制信号输出电路1中，相位调制电路2通过随机选择被测定信号X及n个延迟信号Xd1～Xdn中的任一者来生成相位调制信号Xpm，因此相位调制信号Xpm的相位不规则地变化。因此，在频率Δ∑调制信号Sfdsm中不包含在规则地选择了被测定信号X及n个延迟信号Xd1～Xdn中的任一者的情况下可能产生的规定频率的信号分量。因此，根据第二实施方式的频率Δ∑调制信号输出电路1，能够降低频率Δ∑调制信号Sfdsm中包含的噪声分量。

另外，根据第二实施方式的频率Δ∑调制信号输出电路1，通过设置在频率比数字转换电路3的后级的低通滤波器电路4，可得到进一步降低了噪声分量的频率Δ∑调制信号即输出信号OUT。另外，在频率比数字转换电路3生成的频率Δ∑调制信号Sfdsm中不包含在规则地选择了被测定信号X及n个延迟信号Xd1～Xdn中的任一者的情况下可能产生的规定频率的信号分量，因此低通滤波器电路4的截止频率的制约小，设计自由度高。

另外，在第二实施方式的频率Δ∑调制信号输出电路1中，通过使相位调制电路2的选择对象包含被测定信号X，与第一实施方式相比，能够将延迟信号Xd1～Xdn的总数减少一个，还能够使频率Δ∑调制信号输出电路1小型化。

1-3.第三实施方式

以下，关于第三实施方式的频率Δ∑调制信号输出电路1，对与第一实施方式或第二实施方式同样的构成要素标注相同的附图标记，并省略或简化与第一实施方式或第二实施方式重复的说明而主要对与第一实施方式及第二实施方式不同的内容进行说明。

第三实施方式的频率Δ∑调制信号输出电路1的构成与图1同样，因此省略其图示及说明。在第三实施方式的频率Δ∑调制信号输出电路1中，频率比数字转换电路3的功能及构成与第一实施方式及第二实施方式不同。需要说明的是，相位调制电路2例如如图3或图16那样构成，其功能与第一实施方式或第二实施方式同样。

在第三实施方式中，频率比数字转换电路3包括并联连接的多个频率Δ∑调制电路，并基于多个频率Δ∑调制电路的输出信号来生成频率Δ∑调制信号Sfdsm。

图18是示出第三实施方式中的频率比数字转换电路3的构成例的图。如图18所示，频率比数字转换电路3包括多个频率Δ∑调制电路5和加法器6。

向多个频率Δ∑调制电路5各自输入基准信号CLK和从相位调制电路2输出的相位调制信号Xpm。

频率Δ∑调制电路5生成并输出表示所输入的相位调制信号Xpm的上升或下降沿的定时的频率Δ∑调制信号。频率Δ∑调制电路5的构成与图2同样，因此省略其图示及说明。

向加法器6输入多个频率Δ∑调制电路5的输出信号，将所输入的多个信号相加并输出频率Δ∑调制信号Sfdsm。

频率Δ∑调制信号Sfdsm被输入到低通滤波器电路4。低通滤波器电路4从由加法器6输出的信号中提取低频分量，并作为输出信号OUT输出。

根据以上说明的第三实施方式的频率Δ∑调制信号输出电路1，可得到与第一实施方式或第二实施方式同样的效果。

进而，根据第三实施方式的频率Δ∑调制信号输出电路1，由于频率Δ∑调制信号输出电路1将并联连接的多个频率Δ∑调制电路5的输出信号相加而生成频率Δ∑调制信号Sfdsm，因此起因于频率Δ∑调制信号Sfdsm中包含的空闲音的信号分量被平滑化，能够进一步降低频率Δ∑调制信号Sfdsm中包含的噪声分量。

需要说明的是，在本实施方式中，也可以在多个频率Δ∑调制电路5之间设置使所输入的基准信号CLK和被测定信号X中的至少一方的相位偏移的延迟电路等相位调整部。在这种情况下，可列举仅使基准信号CLK的相位偏移的方式、仅使被测定信号X的相位偏移的方式以及使基准信号CLK及被测定信号X的相位偏移的方式。根据该构成，起因于频率Δ∑调制信号Sfdsm中包含的空闲音的信号分量被更高效地平滑化，能够进一步降低频率Δ∑调制信号Sfdsm中包含的噪声分量。

1-4.第四实施方式

以下，关于第四实施方式的频率Δ∑调制信号输出电路1，对与第一实施方式～第三实施方式中的任一者同样的构成要素标注相同的附图标记，并省略或简化与第一实施方式～第三实施方式中的任一者重复的说明而主要对与第一实施方式～第三实施方式均不同的内容进行说明。

图19是示出第四实施方式的频率Δ∑调制信号输出电路1的构成的框图。如图19所示，第四实施方式的频率Δ∑调制信号输出电路1包括相位调制电路2及频率比数字转换电路3。在第四实施方式的频率Δ∑调制信号输出电路1中，频率比数字转换电路3的功能及构成与第一实施方式～第三实施方式不同。需要说明的是，相位调制电路2例如如图3或图16那样构成，其功能与第一实施方式～第三实施方式中的任一者同样。

在第四实施方式中，频率比数字转换电路3生成与基准信号CLK和相位调制信号Xpm的相位差对应的时间数字值，并基于该时间数字值来生成频率Δ∑调制信号。频率Δ∑调制信号输出电路1将频率比数字转换电路3生成的频率Δ∑调制信号作为输出信号OUT输出。

需要说明的是，如图19所示，第四实施方式的频率Δ∑调制信号输出电路1与第一实施方式～第三实施方式不同，也可以不包括低通滤波器电路4。

图20是示出第四实施方式中的频率比数字转换电路3的构成例的图。如图20所示，第四实施方式中的频率比数字转换电路3包括计数电路41、D触发器电路42、乘法器51、减法器52、时间数字值生成部60、计数值保持控制部70、D触发器电路81、减法器82及D触发器电路83。需要说明的是，在图20中为了简化图示，D触发器电路42、D触发器电路81及D触发器电路83分别仅图示了一个，但实际上存在L个D触发器电路42，存在M个D触发器电路81，存在N个D触发器电路83。

计数电路41对基准信号CLK的边沿数进行计数。在本实施方式中，计数电路41对基准信号CLK的上升沿的数量进行计数，并输出L位的计数值CNT1。

L个D触发器电路42与相位调制信号Xpm同步地取入L位的计数值CNT1并加以保持。在本实施方式中，L个D触发器电路42与相位调制信号Xpm的上升沿及下降沿同步地取入L位的计数值CNT1并作为L位的计数值DCNT1进行保持。具体而言，L个D触发器电路42取入相位调制信号Xpm的上升沿到来时的计数值CNT1，并作为计数值DCNT1加以保持，直到相位调制信号Xpm的下降沿到来为止。另外，L个D触发器电路42取入相位调制信号Xpm的下降沿到来时的计数值CNT1，并作为计数值DCNT1加以保持，直到相位调制信号Xpm的上升沿到来为止。

计数电路41及L个D触发器电路42构成与相位调制信号Xpm同步地对基准信号CLK的边沿进行计数并生成计数值DCNT1的第一计数部40。

时间数字值生成部60生成与基准信号CLK和相位调制信号Xpm的相位差对应的时间数字值TD。在本实施方式中，时间数字值生成部60生成与基准信号CLK的上升沿和相位调制信号Xpm的上升沿的相位差对应的M位的时间数字值TD，并生成与基准信号CLK的上升沿和相位调制信号Xpm的下降沿的相位差对应的M位的时间数字值TD。时间数字值生成部60的详细说明将在后面叙述。

计数值保持控制部70基于基准信号CLK和相位调制信号Xpm生成时钟信号DCLK及复位信号RST。例如，计数值保持控制部70生成在相位调制信号Xpm从低电平变化为高电平或者从高电平变化为低电平之后在基准信号CLK的上升沿达到规定次数例如八次时成为高脉冲的时钟信号DCLK。另外，例如，计数值保持控制部70生成在相位调制信号Xpm从低电平变化为高电平之后在基准信号CLK的最先的上升沿到来时成为高脉冲的复位信号RST。

乘法器51进行L位的计数值DCNT1与整数k的乘法运算。即，乘法器51输出为计数值DCNT1的k倍的M位的值。需要说明的是，如果整数k为2的n次方，则乘法器51能够作为将计数值DCNT1移位n位的简单的电路而实现。

减法器52从由乘法器51输出的M位的值中减去M位的时间数字值TD，并输出M位的计数值CNT3。

乘法器51及减法器52构成输出由第一计数部40生成的计数值DCNT1的整数k倍与由时间数字值生成部60生成的时间数字值TD之差的倒数计数累计值合成部50。

M个D触发器电路81与时钟信号DCLK同步地取入M位的计数值CNT3并加以保持。在本实施方式中，M个D触发器电路81在复位信号RST为低电平时，若时钟信号DCLK的上升沿到来，则取入M位的计数值CNT3并作为M位的计数值DCNT3加以保持。另外，M个D触发器电路81在复位信号RST为高电平时，将计数值DCNT3初始化为零。

减法器82从M位的计数值CNT3中减去M位的计数值DCNT3，并输出N位的计数值CNTX。

N个D触发器电路83与时钟信号DCLK同步地取入N位的计数值CNTX并加以保持。在本实施方式中，N个D触发器电路83在复位信号RST为低电平时，若时钟信号DCLK的上升沿到来，则取入N位的计数值CNTX并作为N位的倒数计数值CNT加以保持。另外，N个D触发器电路83在复位信号RST为高电平时，将倒数计数值CNT初始化为零。该倒数计数值CNT是与相位调制信号Xpm为高电平的时间对应的值。即，相位调制信号Xpm为高电平的时间越长，则倒数计数值CNT为越大的值，相位调制信号Xpm为高电平的时间越短，则倒数计数值CNT为越小的值。

M个D触发器电路81、减法器82及N个D触发器电路83构成基于从倒数计数累计值合成部50输出的计数值CNT3与计数值DCNT3的差分生成倒数计数值CNT的倒数计数值生成部80。

于是，频率比数字转换电路3输出倒数计数值CNT。该倒数计数值CNT是表示被测定信号X与基准信号CLK的频率比的频率Δ∑调制信号。由于频率的倒数是周期，因此倒数计数值CNT也可以说是表示被测定信号X与基准信号CLK的周期比的信号。该倒数计数值CNT成为图19所示的频率Δ∑调制信号输出电路1的输出信号OUT。

图21是示出时间数字值生成部60的构成例的图。如图21所示，时间数字值生成部60包括控制部61、振荡部62、计数电路63、D触发器电路64、加法器65及D触发器电路66。需要说明的是，在图21中为了简化图示，D触发器电路64及D触发器电路66分别仅图示了一个，但实际上存在K个D触发器电路64，存在M个D触发器电路66。

控制部61检测相位调制信号Xpm的上升沿及下降沿，使使能信号EN为有效并输出。在本实施方式中，使能信号EN假设高电平为有效。控制部61在使使能信号EN成为高电平之后，基于从计数电路63输出的计数值CNT2，在从振荡部62输出的时钟信号CK的上升沿的数量达到规定数量的情况下，将使能信号EN从高电平切换为低电平。另外，控制部61在将使能信号EN从高电平切换为低电平之后，当基准信号CLK的上升沿到来规定次时，使复位信号RST为有效并输出。在本实施方式中，复位信号RST假设高电平为有效。控制部61在使复位信号RST成为高电平之后经过了规定时间的时间点，将复位信号RST从高电平切换为低电平。使能信号EN被供给到振荡部62，复位信号RSTX被供给到计数电路63、K个D触发器电路64及M个D触发器电路66。

振荡部62在使能信号EN为高电平时振荡，在使能信号EN为低电平时停止振荡。例如，如图22所示，振荡部62包括2输入的“与”电路67及逻辑反转电路68。“与”电路67被输入使能信号EN和逻辑反转电路68的输出信号，并输出使能信号EN与逻辑反转电路68的输出信号的逻辑积信号。逻辑反转电路68被输入“与”电路67的输出信号，并输出“与”电路67的输出信号的逻辑反转信号。

计数电路63对时钟信号CK的边沿的数量进行计数。在本实施方式中，计数电路63对时钟信号CK的上升沿的数量进行计数，并输出K位的计数值CNT2。

K个D触发器电路64与基准信号CLK同步地取入K位的计数值CNT2并加以保持。在本实施方式中，K个D触发器电路64在复位信号RST为低电平时，若基准信号CLK的上升沿到来，则取入K位的计数值CNT2并作为K位的计数值DCNT2加以保持。另外，K个D触发器电路64在复位信号RST为高电平时，将计数值DCNT2初始化为零。

计数电路63及K个D触发器电路64构成以基准信号CLK为基准对来自振荡部62的输出信号进行计数并生成计数值DCNT2的第二计数部91。

加法器65将由M个D触发器电路66保持并输出的M位的值与由K个D触发器电路64保持的K位的计数值DCNT2相加，并输出M位的计算值。

M个D触发器电路66与基准信号CLK同步地取入K位的计数值CNT2并加以保持。在本实施方式中，M个D触发器电路66在复位信号RST为低电平时，若基准信号CLK的上升沿到来，则取入从加法器65输出的M位的计算值并作为M位的时间数字值TD加以保持。另外，M个D触发器电路66在复位信号RST为高电平时，将时间数字值TD初始化为零。

加法器65及M个D触发器电路66构成对计数值DCNT2进行累计而求出累计值并作为时间数字值输出的计数值累计部92。

接着，使用图23及图24，对第四实施方式中的频率比数字转换电路3的详细动作进行说明。图23及图24是示出频率比数字转换电路3的动作的一例的时序图。需要说明的是，在图23及图24的例子中，输入到乘法器51的整数k为32。另外，在图23及图24的例子中，为了简化频率比数字转换电路3的动作的说明，使相位调制信号Xpm为一定周期的信号，但即使在相位调制信号Xpm的周期随机变化的情况下，频率比数字转换电路3的动作原理也不变。

如图23所示，每当基准信号CLK的上升沿到来时，计数值CNT1就增加1。于是，在时刻t0，当相位调制信号Xpm从低电平转变为高电平时，由于此时的计数值CNT1为10，因此计数值DCNT1变为10，计数值CNT3变为320。另外，当相位调制信号Xpm从低电平转变为高电平时，振荡部62的振荡开始，每当时钟信号CK的上升沿到来时，计数值CNT2就增加1。

在从时刻t0起经过了时间P1的时刻t1，相位调制信号Xpm转变为高电平之后的基准信号CLK的最先的上升沿到来，与该边沿同步，计数值DCNT2从0变为4。另外，与该边沿同步，复位信号RST从低电平转变为高电平，计数值DCNT3及倒数计数值CNT被初始化为0。然后，复位信号RST从高电平转变为低电平，解除计数值DCNT3及倒数计数值CNT的初始化动作。

在时刻t2，基准信号CLK的第2个上升沿到来，与该边沿同步，计数值DCNT2从4变为12，时间数字值TD从0变为4。另外，与该边沿同步，计数值CNT3从320变为316。

在时刻t3，基准信号CLK的第3个上升沿到来，与该边沿同步，计数值DCNT2从12变为20，时间数字值TD从4变为16。另外，与该边沿同步，计数值CNT3从316变为304。

在时刻t4，基准信号CLK的第4个上升沿到来，与该边沿同步，计数值DCNT2从20变为29，时间数字值TD从16变为36。另外，与该边沿同步，计数值CNT3从304变为284。然后，当计数值CNT2达到32时，振荡部62的振荡停止，计数值CNT2保持为32。

在时刻t5，基准信号CLK的第5个上升沿到来，与该边沿同步，计数值DCNT2从29变为32，时间数字值TD从36变为65。另外，与该边沿同步，计数值CNT3从284变为255。

在时刻t6，基准信号CLK的第6个上升沿到来，与该边沿同步，时间数字值TD从65变为97，计数值CNT3从255变为223。需要说明的是，计数值DCNT2保持32不变。

在时刻t7，基准信号CLK的第7个上升沿到来，与该边沿同步，时间数字值TD从97变为129，计数值CNT3从223变为191。需要说明的是，计数值DCNT2保持32不变。

在时刻t8，基准信号CLK的第8个上升沿到来，与该边沿同步，时钟信号DCLK从低电平转变为高电平，计数值DCNT3及倒数计数值CNT从0变为191。另外，与该边沿同步，复位信号RSTX从低电平转变为高电平，计数值CNT2、计数值DCNT2及时间数字值TD被初始化为0。由于时间数字值TD变为0，因此计数值CNT3从191变为320。然后，复位信号RSTX从高电平转变为低电平，解除计数值CNT2、计数值DCNT2及时间数字值TD的初始化。

然后，时间流逝，如图24所示，在时刻t9，基准信号CLK的第11个上升沿到来，计数值CNT1从20变为21。然后，在时刻t10，当相位调制信号Xpm从高电平转变为低电平时，由于此时的计数值CNT1为21，因此计数值DCNT1从10变为21，计数值CNT3从320变为672。另外，当相位调制信号Xpm从高电平转变为低电平时，振荡部62的振荡开始，每当时钟信号CK的上升沿到来时，计数值CNT2就增加1。

在从时刻t10起经过了时间P2的时刻t11，基准信号CLK的第12个上升沿到来，与该边沿同步，计数值DCNT2从0变为6。

在时刻t12，基准信号CLK的第13个上升沿到来，与该边沿同步，计数值DCNT2从6变为14，时间数字值TD从0变为6。另外，与该边沿同步，计数值CNT3从672变为666。

在时刻t13，基准信号CLK的第14个上升沿到来，与该边沿同步，计数值DCNT2从14变为22，时间数字值TD从6变为20。另外，与该边沿同步，计数值CNT3从666变为652。

在时刻t14，基准信号CLK的第15个上升沿到来，与该边沿同步，计数值DCNT2从22变为31，时间数字值TD从20变为42。另外，与该边沿同步，计数值CNT3从652变为630。然后，当计数值CNT2达到32时，振荡部62的振荡停止，计数值CNT2保持为32。

在时刻t15，基准信号CLK的第16个上升沿到来，与该边沿同步，计数值DCNT2从31变为32，时间数字值TD从42变为73。另外，与该边沿同步，计数值CNT3从630变为599。

在时刻t16，基准信号CLK的第17个上升沿到来，与该边沿同步，时间数字值TD从73变为105，计数值CNT3从599变为567。需要说明的是，计数值DCNT2保持32不变。

在时刻t17，基准信号CLK的第18个上升沿到来，与该边沿同步，时间数字值TD从105变为137，计数值CNT3从567变为535。需要说明的是，计数值DCNT2保持32不变。

在时刻t18，基准信号CLK的第19个上升沿到来，与该边沿同步，时钟信号DCLK从低电平转变为高电平，计数值DCNT3从191变为535，倒数计数值CNT从191变为344。另外，与该边沿同步，复位信号RSTX从低电平转变为高电平，计数值CNT2、计数值DCNT2及时间数字值TD被初始化为0。由于时间数字值TD变为0，因此计数值CNT3从535变为672。然后，复位信号RSTX从高电平转变为低电平，解除计数值CNT2、计数值DCNT2及时间数字值TD的初始化。

这里，图24所示的从时刻t10到时刻t11为止的时间P2比图23所示的从时刻t0到时刻t1为止的时间P1长。另外，从时刻t12到时刻t18为止的各时刻时的时间数字值TD转变为比从时刻t2到时刻t8为止的各时刻时的时间数字值TD大的值。因此，相位调制信号Xpm的边沿与基准信号CLK的上升沿的时间间隔越长，时间数字值TD成为越大的值。于是，在时刻t7变化之后的时间数字值TD即129与时间P1对应，在时刻t17变化之后的时间数字值TD即137与时间P2对应。

在图23及图24的例子中，当设基准信号CLK的一个周期的时间为T时，相位调制信号Xpm为高电平的时间为T×(21-10)+P1-P2＝(T×21-P2)-(T×10-P1)。这里，在时刻t7变化之后的计数值CNT3即191(＝32×10-129)对应于(T×10-P1)，在时刻t17变化之后的计数值CNT3即535(＝32×21-137)对应于(T×21-P2)。因此，在时刻t18变化之后的倒数计数值CNT即344(＝535-191)对应于相位调制信号Xpm为高电平的时间。

需要说明的是，在图23及图24的例子中，由于振荡部62振荡32次则停止，计数值DCNT2保持为32，因此在振荡部62停止之后，每当基准信号CLK的上升沿到来时，时间数字值TD就增加32。另一方面，由于整数k为与振荡次数相同的32，从而能够取得第一计数部40的计数值DCNT1的k倍与时间数字值TD的匹配性，因此根据它们的差分求出的倒数计数值CNT的精度提高。像这样，优选振荡部62的振荡次数与整数k相等。进而，此时，振荡部62的振荡次数即整数k优选为2的n次方(n为正整数)。这样一来，乘法器51能够作为将计数值DCNT1移位n位的简单的电路而实现。

根据以上说明的第四实施方式的频率Δ∑调制信号输出电路1，频率比数字转换电路3通过生成与相位调制信号Xpm为高电平的时间对应的倒数计数值CNT，能够生成表示被测定信号X与基准信号CLK的频率比的频率Δ∑调制信号。需要说明的是，频率比数字转换电路3可以生成与相位调制信号Xpm为低电平的时间对应的倒数计数值CNT，也可以生成与相位调制信号Xpm的两个上升沿或两个下降沿的时间间隔对应的倒数计数值CNT。

另外，根据第四实施方式中的频率比数字转换电路3，由于能够以使用第一计数部40、倒数计数累计值合成部50、时间数字值生成部60及倒数计数值生成部80的简单的构成来实现频率比数字转换电路3，时间数字值生成部60也能够以使用振荡部62和第二计数部91的简单的构成来实现，因此能够减小频率比数字转换电路3的电路面积。因此，根据第四实施方式的频率Δ∑调制信号输出电路1，能够以比第三实施方式的频率Δ∑调制信号输出电路1小的电路规模来生成与第三实施方式的频率Δ∑调制信号输出电路1同等精度的频率Δ∑调制信号。

需要说明的是，在本实施方式中，假设相位调制信号Xpm的频率比基准信号CLK的频率低而采用了倒数计数方式，但即便采用调换基准信号CLK和相位调制信号Xpm的直接计数方式也可以得到同样的效果。

2.传感器模块

本实施方式的传感器模块包括：上述任一实施方式的频率Δ∑调制信号输出电路1；以及物理量传感器，输出测定对象的频率信号，该频率信号是频率Δ∑调制信号输出电路1的输入信号，本实施方式的传感器模块输出嵌入了物理量的检测数据的包数据。例如，物理量传感器是输出信号的频率根据所检测的物理量而变化的频率变化型的传感器。上述各实施方式中的被测定信号X是基于物理量传感器的输出信号的信号。例如，被测定信号X可以是物理量传感器的输出信号本身，也可以是使物理量传感器振荡的未图示的振荡电路的输出信号。以下，以物理量传感器是检测加速度作为物理量的加速度传感器的传感器模块100为例进行说明。

图25是示出从固定传感器模块100的被安装面侧观察时的传感器模块100的构成的立体图。在以下的说明中，设沿着俯视观察时呈长方形的传感器模块100的长边的方向为X轴方向，设俯视观察时与X轴方向正交的方向为Y轴方向，设传感器模块100的厚度方向为Z轴方向来进行说明。

传感器模块100是平面形状为长方形的长方体，例如是沿着X轴方向的长边的长度约为50mm、沿着与X轴方向正交的Y轴方向的短边的长度约为24mm、厚度约为16mm的尺寸。在一长边的各个端部附近的两处及另一长边的中央部的一处形成有螺纹孔103。使固定螺钉穿过该三处的各个螺纹孔103，在固定于例如桥梁、公告板等结构物的被安装体的被安装面的状态下进行使用。

如图25所示，在从传感器模块100的被安装面侧观察时的表面设置有开口部121。在开口部121的内部配置有插头型的连接器116。连接器116具有配置成两列的多个销，在各个列中，多个销在Y轴方向上排列。未图示的插座型的连接器从被安装体与连接器116连接，进行传感器模块100的驱动电压、检测数据等电信号的收发。

图26是传感器模块100的分解立体图。如图26所示，传感器模块100由容器101、盖部102、密封部件141及电路基板115等构成。详细而言，传感器模块100构成为，使固定部件130介于其间而将电路基板115安装于容器101的内部，并隔着具有缓冲性的密封部件141用盖部102覆盖容器101的开口。

容器101例如是使用铝成形为具有内部空间的箱状的电路基板115的收纳容器。容器101能够通过切削铝或使用压铸法来形成。需要说明的是，容器101的材质并不限于铝，也可以使用锌、不锈钢等其他金属、树脂、或金属与树脂的复合材料等。容器101的外形与上述的传感器模块100的整体形状同样地是平面形状为大致长方形的长方体，在一长边的两端部附近的两处及另一长边的中央部的一处设置有固定突起部104。在该固定突起部104分别形成有螺纹孔103。这里，设置在一长边的两端部附近的两处的固定突起部104包括短边与长边的交叉部，在俯视观察时呈大致三角形状。另外，设置在另一长边的中央部的一处的固定突起部104在俯视观察时呈朝向容器101的内部空间侧的大致梯形形状。

容器101是外形为长方体且一方开口的箱状。容器101的内部成为由底壁112和侧壁111包围的内部空间。换言之，容器101是将与底壁112相对的一面作为开口面123的箱状，电路基板115的外缘以沿着侧壁111的内表面122的方式而配置，并以覆盖开口的方式固定盖部102。这里，与底壁112相对的开口面123是载置盖部102的面。在开口面123上，在容器101的一长边的两端部附近的两处及另一长边的中央部的一处立设有固定突起部104。于是，固定突起部104的上表面、即向-Z方向露出的面与容器101的上表面成为同一面。

另外，在容器101的内部空间中，在与设置于另一长边的中央部的固定突起部104相对的一长边的中央部，从底壁112到开口面123设置有从侧壁111向内部空间侧突出的突起部129。在突起部129的上表面设置有内螺纹174。盖部102通过插入穿过贯通孔176的螺钉172和内螺纹174而隔着密封部件141固定于容器101。这里，设置于另一长边的中央部的固定突起部104也可以与突起部129同样地构成为从底壁112到开口面123自侧壁111向内部空间侧突出。需要说明的是，突起部129及固定突起部104设置在与后述的电路基板115的收缩部133、134相对的位置。

在容器101的内部空间中设置有从底壁112朝向开口面123侧呈高出一层的台阶状突出的第一基座127及第二基座125。第一基座127设置在与安装于电路基板115的插头型的连接器116的配置区域相对的位置处，如图25所示，设置有插入插头型的连接器116的开口部121。第一基座127作为用于将电路基板115固定于容器101的基座发挥功能。需要说明的是，开口部121贯通容器101的内部和外部。

第二基座125相对于位于长边的中央部的固定突起104及突起129而位于与第一基座127相反的一侧，并设置于固定突起104及突起129的附近。需要说明的是，第二基座125也可以与固定突起部104及突起部129中的任一者连结。第二基座125作为在相对于固定突起部104及突起129与第一基座127相反的一侧用于将电路基板115固定于容器101的基座发挥功能。

需要说明的是，假设容器101的外形为平面形状呈大致长方形的长方体且为无盖的箱状来进行了说明，但并不限于此，容器101的外形的平面形状也可以为正方形、六边形、八边形等。另外，在容器101的外形的平面形状中，也可以对多边形的顶点部分的角进行倒角，进而，也可以为各边中的任一边由曲线构成的平面形状。另外，容器101的内部的平面形状也不限于上述形状，还可以为其他形状。进而，容器101的外形和内部的平面形状可以是相似形，也可以不是相似形。

电路基板115是形成有多个通孔等的多层基板，使用了玻璃环氧基板。需要说明的是，电路基板115并不限于玻璃环氧基板，只要是能够搭载多个物理量传感器、电子部件、连接器等的刚性基板即可，例如也可以使用复合基板、陶瓷基板。

电路基板115具有底壁112侧的第二面115r和与第二面115r呈正反面关系的第一面115f。在电路基板115的第一面115f上搭载有作为处理部的控制IC119和作为物理量传感器的加速度传感器118x、118y、118z。另外，电路基板115的第二面115r上搭载有连接器116。需要注意的是，虽然省略了图示及其说明，但也可以在电路基板115上设置其他的布线、端子电极等。

俯视观察时，电路基板115在沿着容器101的长边的X轴方向的中央部处具备电路基板115的外缘收缩的收缩部133、134。收缩部133、134在俯视观察时设置于电路基板115的Y轴方向的两侧，从电路基板115的外缘向中央收缩。另外，收缩部133、134与容器101的突起部129及固定突起部104相对设置。

电路基板115以第二面115r朝向第一基座127及第二基座125的方式插入到容器101的内部空间中。于是，电路基板115借助第一基座127和第二基座125而被支承在容器101中。

加速度传感器118x、118y、118z分别检测单轴方向的加速度。具体而言，加速度传感器118x以封装的正反面朝向X轴方向、且侧面与电路基板115的第一面115f相对的方式竖立设置。于是，加速度传感器118x检测施加在X轴方向上的加速度。加速度传感器118y以封装的正反面朝向Y轴方向、且侧面与电路基板115的第一面115f相对的方式竖立设置。于是，加速度传感器118y检测施加在Y轴方向上的加速度。加速度传感器118z以封装的正反面朝向Z轴方向的方式、即封装的正反面与电路基板115的第一面115f正对的方式设置。于是，加速度传感器118z检测施加在Z轴方向上的加速度。

作为处理部的控制IC119经由未图示的布线与加速度传感器118x、118y、118z电连接。IC是集成电路(Integrated Circuit)的缩写。另外，控制IC119是MCU，内置有上述实施方式的频率Δ∑调制信号输出电路1、包括非易失性存储器的存储部等，对传感器模块100的各部分进行控制，并且基于加速度传感器118x、118y、118z的输出信号生成检测数据，并生成嵌入有检测数据的分组数据。MCU是微控制器单元(Micro Controller Unit)的缩写。在存储部中存储有规定用于检测加速度的顺序和内容的程序、将检测数据嵌入分组数据的程序以及附带的数据等。需要说明的是，虽然省略了图示，但在电路基板115上也可以搭载其他多个电子部件等。

这里，使用图27及图28对加速度传感器118x、118y、118z的构成进行说明。

图27是说明用于检测加速度的传感器元件的概略构成的立体图。图28是说明使用了检测加速度的传感器元件的加速度检测器的概略构成的剖视图。

需要说明的是，在图27中，作为相互正交的三个轴，图示出x轴、y’轴、z’轴。各轴在由作为加速度传感器的基材使用的压电体材料即水晶的作为电轴的x轴、作为机械轴的y轴、作为光轴的z轴构成的正交坐标系中，在将x轴作为旋转轴，将使z轴以+z侧向y轴的–y方向旋转的方式倾斜旋转角度

首先，使用图27对检测加速度的传感器元件200的构成进行说明。传感器元件200具有：基板结构体201，包括基部210等；加速度检测元件270，与基板结构体201连接，并检测物理量；以及质量部280、282。

传感器元件200的基板结构体201具备基部210、与基部210通过接头部212连结的可动部214、连结部240以及与基部210连结设置的第一支承部220、第二支承部230、第三支承部250和第四支承部260。这里，第三支承部250和第四支承部260在配置有连结部240的一侧连结。

基板结构体201使用了如上所述的以规定的角度从压电材料即水晶的原石等切出的水晶z板(z’板)的水晶基板。通过对该水晶基板进行图案化，它们作为基板结构体201被一体地形成。此外，图案化例如能够使用光刻技术及湿蚀刻技术。

基部210通过接头部212与可动部214连接，并支承可动部214。基部210与经由接头部212的可动部214、位于可动部的接头部212所处的一侧的相反侧的连结部240、第一支承部220和第二支承部230、以及在连结部240侧连结的第三支承部250和第四支承部260连接。

接头部212在基部210和可动部214之间设置，与基部210及可动部214连接。接头部212的厚度被设置为比基部210的厚度及可动部214的厚度薄，在从x轴方向的截面观察中被形成为缩窄状。例如通过对包括接头部212的基板结构体201进行所谓的半蚀刻，接头部212作为厚度薄的薄壁部而形成。接头部212在可动部214相对于基部210位移时，具有作为沿着x轴方向作为支点的旋转轴的功能。

可动部214经由接头部212与基部210连接。可动部214其形状为板状，具有沿z’轴方向相互相对且为正反面关系的主面214a、214b。可动部214根据施加到与主面214a、214b交叉的方向即z’轴方向上的物理量即加速度，将接头部212作为支点向与主面214a、214b交叉的方向即z’轴方向位移。

连结部240以从设置有后述的第三支承部250的+x方向侧的基部210沿x轴方向包围可动部214的方式延伸，与设置有后述的第四支承部260的–x方向侧的基部210连接设置。

第一支承部220及第二支承部230以加速度检测元件270为中心对称设置。此外，第三支承部250及第四支承部260以加速度检测元件270为中心对称设置。于是，在第一支承部220、第二支承部230、第三支承部250及第四支承部260中，基板结构体201由被固定部支承。

加速度检测元件270与基部210和可动部214连接。换言之，加速度检测元件270以跨基部210和可动部214的方式设置。加速度检测元件270具有作为振动部的振动梁部271a、271b以及第一基部272a和第二基部272b。在第一基部272a和第二基部272b与基部210连接的加速度检测元件270中，例如通过可动部214根据物理量而位移，从而在振动梁部271a、271b中产生应力，振动梁部271a、271b中产生的物理量检测信息发生变化。换言之，振动梁部271a、271b的振动频率发生变化。需要指出，本实施方式中的加速度检测元件270是具有两根振动梁部271a、271b、第一基部272a及第二基部272b的双音叉型振动元件。这里，作为振动部的振动梁部271a、271b有时也称为振动臂、振动梁或柱状梁等。

加速度检测元件270使用与上述基板结构体201同样地以规定的角度从压电材料即水晶的原石等切出的水晶z板(z’板)的水晶基板。通过对该水晶基板使用光刻技术及蚀刻技术进行图案化，形成加速度检测元件270。由此，振动梁部271a、271b、第一基部272a及第二基部272b能够一体地形成。

需要说明的是，加速度检测元件270的材质并不限于上述水晶基板。作为加速度检测元件270的材质，例如能够使用钽酸锂(LiTaO

需要说明的是，虽然省略了图示及说明，但也可以在加速度检测元件270中设置引出电极、激励电极。

质量部280、282设置在可动部214的主面214a、和与主面214a为正反面关系的作为反面的主面214b上。详细而言，质量部280、282通过未图示的质量接合材料在主面214a及主面214b上设置。作为质量部280、282的材质，例如可列举铜(Cu)、金(Au)等金属。

另外，在本实施方式中，加速度检测元件270由通过振动梁部271a、271b这两个柱状梁构成振动部的双音叉型振动元件构成，但也能够由一个柱状梁构成其。

接着，使用图28，对使用了上述检测加速度的传感器元件200的加速度检测器300的构成进行说明。

在加速度检测器300中，如图28所示，搭载有上述的传感器元件200。加速度检测器300具有传感器元件200及封装310。此外，封装310具有封装基座320及盖330。于是，在加速度检测器300的封装310中收纳传感器元件200。具体地，在封装基座320和盖330连接而设置的空间311中收纳有传感器元件200。

在封装基座320中具有凹部321，在该凹部321内设置有传感器元件200。封装基座320的形状只要能够在凹部321内收纳传感器元件200即可，并不特别限定。作为本实施方式中的封装基座320，例如能够使用陶瓷、水晶、玻璃、硅等材料。

封装基座320具有从封装基座320的凹部的内侧的底面即内底面322向盖330侧突出的台阶部323。台阶部323例如沿凹部321的内壁设置。在台阶部323上设置有多个内部端子340b。

内部端子340b与设置在传感器元件200的第一支承部220、第二支承部230、第三支承部250及第四支承部260的各固定部上的固定部连接端子379b在俯视观察时重叠的位置相对设置。内部端子340b例如使用包括金属填料等导电性物质的有机硅树脂类的导电性粘接剂343与固定部连接端子379b电连接。如此，传感器元件200被安装在封装基座320上，被收纳在封装310内。

在封装基座320中，在内底面322的相反侧的面即外底面324上设置有在安装在外部部件上时使用的外部端子344。外部端子344通过未图示的内部布线与内部端子340b电连接。

内部端子340b及外部端子344例如由在钨(W)等金属化层上通过镀覆等方法层叠镍(Ni)、金(Au)等覆膜而成的金属膜构成。

在封装基座320中，在凹部321的底部设置有对封装310的内部进行密封的密封部350。密封部350在封装基座320上形成的贯通孔325内设置。贯通孔325从外底面324贯通至内底面322。在图28所示的例子中，贯通孔325具有外底面324侧的孔径比内底面322侧的孔径大的带阶梯的形状。密封部350通过在贯通孔325中配置例如由金(Au)和锗(Ge)合金、软钎料等构成的密封材料，在加热熔融后固化而形成。密封部350是为了对封装310的内部进行气密密封而设置的。

盖330以覆盖封装基座320的凹部321的方式设置。盖330的形状例如是板状。作为盖330，例如能够使用与封装基座320相同的材料、铁(Fe)和镍(Ni)的合金、不锈钢等金属。盖330通过盖接合部件332与封装基座320接合。作为盖接合部件332，例如能够使用接缝环、低熔点玻璃、无机类粘接剂等。

在将盖330与封装基座320接合后，在封装310的内部被减压的状态即真空度高的状态下，在贯通孔325内配置密封材料，并在加热熔融后进行固化来设置密封部350，从而能够对封装310内进行气密密封。封装310的内部也可以填充氮气、氦气、氩气等不活泼气体。

在加速度检测器300中，经由外部端子344、内部端子340b、固定部连接端子379b等对传感器元件200的激励电极施加了驱动信号时，传感器元件200的振动梁部271a、271b以规定的频率振动。然后，加速度检测器300将根据被施加的加速度而变化的传感器元件200的共振频率作为输出信号输出。能够将加速度检测器300作为上述的传感器模块100的加速度传感器118x、118y、118z使用，加速度传感器118x、118y、118z分别输出与被施加的加速度相应的频率的被测定信号X。

根据以上说明的本实施方式的传感器模块100，通过具备频率Δ∑调制信号输出电路1，能够得到降低了噪声分量的频率Δ∑调制信号，因此能够提高物理量的测定精度。

上面以具备加速度传感器118x、118y、118z作为物理量传感器的传感器模块100为例进行了说明，但也可以是具备检测质量、角速度、角加速度、静电电容以及温度中的至少任一者作为物理量的物理量传感器的传感器模块。

在检测作为物理量的质量的质量传感器中，作为对微小质量变化进行计测的方法，已知水晶振子微平衡法。在这样的质量传感器中，利用了在水晶振子电极面上的附着物质量增加时水晶振子的振荡频率减少，而附着物质量减少时振荡频率增加这一点。上述这样的质量传感器的检测灵敏度能够通过Sauerbrey公式计算出来，例如具有27MHz的基本振动频率的AT切割水晶振子的情况下，1Hz的振动频率的减少对应于电极表面上0.62ng/cm

此外，检测作为物理量的角速度或角加速度的角速度传感器利用在从以角速度Ω转动的观测点观测以一定的角速度ω转动的物体的情况下该物体的角速度看起来像是“ω-Ω”这一点来检测角速度。在这样的角速度传感器中，利用通过使用电极对圆盘状的质量进行静电驱动而使具有固有振动频率的波环绕的状态下传感器元件受到角加速度时，从电极观测的表观共振频率会发生变化这一点。在以上那样的角速度传感器中，原理上没有带宽的限制，例如频率计测所涉及的技术、非线性校正所涉及的技术的高精度化都与检测灵敏度的高灵敏度化直接相关。

此外，在检测作为物理量的静电电容的静电电容传感器中，通过使用基准电阻和被测静电电容进行RC振荡，并对振荡频率进行计测，能够进行被测静电电容的计测。于是，利用在被测静电电容变化时，RC给出的时间常数发生变化，振荡频率偏移这一点。此外，在静电电容传感器中，通过准备与被测静电电容不同的基准静电电容，使之为使用基准电阻和基准静电电容进行RC振荡，以此作为基准振荡频率，对与之前的振荡频率的差分进行检测的机构，能够排除各种误差因素。

此外，在检测作为物理量的温度的温度传感器中，通过使用热敏电阻和基准静电电容进行RC振荡，并对振荡频率进行计测，能够进行温度计测。于是，利用在热敏电阻的电阻值随着温度而变化时，RC给出的时间常数发生变化，振荡频率偏移这一点。此外，在温度传感器中，通过准备与热敏电阻不同的基准电阻，使之为使用基准电阻和基准静电电容进行RC振荡，以此作为基准振荡频率，对与之前的振荡频率的差分进行检测的机构，能够排除各种误差因素。

在具备检测以上那样的各种物理量的物理量传感器的传感器模块100中，通过具备频率Δ∑调制信号输出电路1，也可以得到降低了噪声分量的频率Δ∑调制信号，因此能够提高物理量的测定精度。

以上，对实施方式及变形例进行了说明，但本发明并不限于这些实施方式，可以在不脱离其主旨的范围内以各种方式实施。例如，也可以适当组合上述实施方式。

本发明包括与实施方式中说明的构成实质上相同的构成例如功能、方法及结果相同的构成、或者目的及效果相同的构成。另外，本发明包括置换实施方式中说明的构成的非本质部分而得的构成。另外，本发明包括能够与实施方式中说明的构成起到相同的作用效果的构成或达到相同的目的的构成。另外，本发明包括在实施方式中说明的构成中附加了公知技术的构成。

从上述的实施方式及变形例导出以下的内容。

频率Δ∑调制信号输出电路的一方面，包括：

相位调制电路，设n为2以上的任一整数，通过生成使被测定信号延迟而得到的n个延迟信号，并与所述被测定信号同步地随机选择所述n个延迟信号中的任一者，来生成相位调制信号；以及

频率比数字转换电路，使用基准信号和所述相位调制信号生成频率Δ∑调制信号。

在该频率Δ∑调制信号输出电路中，通过随机选择n个延迟信号中的任一者来生成被测定信号的相位得到调制的相位调制信号，并使用基准信号和相位调制信号生成频率Δ∑调制信号。由此，由于相位调制信号的相位变化，因此对于基准信号及相位调制信号中的一方通过另一方进行采样后的信号中包含的空闲音降低，起因于频率Δ∑调制信号中包含的空闲音的信号分量降低。另外，在该频率Δ∑调制信号输出电路中，通过随机选择n个延迟信号中的任一者来生成相位调制信号，因此相位调制信号的相位不规则地变化。为此，在频率Δ∑调制信号中不包含在规则地选择了n个延迟信号中的任一者的情况下可能产生的规定频率的信号分量。因此，根据该频率Δ∑调制信号输出电路，能够降低频率Δ∑调制信号中包含的噪声分量。

频率Δ∑调制信号输出电路的另一方面，包括：

相位调制电路，设n为1以上的任一整数，通过生成使被测定信号延迟而得到的n个延迟信号，并与所述被测定信号同步地随机选择所述被测定信号及所述n个延迟信号中的任一者，来生成相位调制信号；以及

频率比数字转换电路，使用基准信号和所述相位调制信号生成频率Δ∑调制信号。

在该频率Δ∑调制信号输出电路中，通过随机选择被测定信号及n个延迟信号中的任一者来生成被测定信号的相位得到调制的相位调制信号，并使用基准信号和相位调制信号生成频率Δ∑调制信号。由此，由于相位调制信号的相位变化，因此对于基准信号及相位调制信号中的一方通过另一方进行采样后的信号中包含的空闲音降低，起因于频率Δ∑调制信号中包含的空闲音的信号分量降低。另外，在该频率Δ∑调制信号输出电路中，通过随机选择被测定信号及n个延迟信号中的任一者来生成相位调制信号，因此相位调制信号的相位不规则地变化。为此，在频率Δ∑调制信号中不包含在规则地选择了被测定信号及n个延迟信号中的任一者的情况下可能产生的规定频率的信号分量。因此，根据该频率Δ∑调制信号输出电路，能够降低频率Δ∑调制信号中包含的噪声分量。

另外，在该频率Δ∑调制信号输出电路中，通过在相位调制电路的选择对象中包含被测定信号，能够将延迟信号的总数减少一个，能够实现小型化。

在所述频率Δ∑调制信号输出电路的一方面中，也可以是，

所述频率比数字转换电路包括并联连接的多个频率Δ∑调制电路，并基于所述多个频率Δ∑调制电路的输出信号来生成所述频率Δ∑调制信号。

根据该频率Δ∑调制信号输出电路，起因于频率Δ∑调制信号中包含的空闲音的信号分量被平滑化，因此能够进一步降低频率Δ∑调制信号中包含的噪声分量。

所述频率Δ∑调制信号输出电路的一方面也可以是，

在所述频率比数字转换电路的后级包括滤波器电路。

根据该频率Δ∑调制信号输出电路，通过滤波器电路，可得到进一步降低了噪声分量的频率Δ∑调制信号。另外，根据该频率Δ∑调制信号输出电路，由于在频率比数字转换电路生成的频率Δ∑调制信号中不包含规定频率的信号分量，因此滤波器电路的截止频率的制约小，设计自由度高。

在所述频率Δ∑调制信号输出电路的一方面中，也可以是，

所述频率比数字转换电路生成与所述基准信号和所述相位调制信号的相位差对应的时间数字值，并基于所述时间数字值来生成所述频率Δ∑调制信号。

根据该频率Δ∑调制信号输出电路，能够以简单的构成实现频率比数字转换电路，因此能够减小频率比数字转换电路3的电路面积。

传感器模块的一方面，具备：

所述频率Δ∑调制信号输出电路的一方面；以及

物理量传感器，

所述被测定信号是基于所述物理量传感器的输出信号的信号。

根据该传感器模块，通过具备频率Δ∑调制信号输出电路，可得到降低了噪声分量的频率Δ∑调制信号，因此能够提高测定精度。

在所述传感器模块的一方面中，

所述物理量传感器也可以检测质量、加速度、角速度、角加速度、静电电容及温度中的任一者。