感测电阻器

相关申请的交叉引用

与本申请一起提交的申请数据表中确定了外国或国内优先权要求的任何和所有申请均根据37CFR 1.57通过引用并入本文。

本申请主张2021 12月3日提交的美国临时申请第63/246915号和202112月10日提交的第63/265252号美国临时申请的优先权，其全部披露内容通过引用并入本文。

技术领域

本发明的实施例涉及电子系统，更具体地，涉及用于将感测电阻器集成到电路板中的系统和方法。

背景技术

电流感测电阻器(也称为感测电阻器)通常是焊接在客户电路板上的分立电阻器。然而，这样的电阻器可能不太适合于满足即将到来的感测电阻器设计的性能目标，例如低阻抗。因此，需要提高感测电阻器的性能。

发明内容

所描述的技术的方法和装置各自具有几个方面，其中没有一个单独对其期望的属性负责。

在一个方面，提供一种集成感测电阻器，包括:在至少第一横向方向上与多个第二金属凸块交替的多个第一金属凸块；和多个薄膜电阻器，每个薄膜电阻器设置在所述第一和第二金属凸块的一对相邻者之间并电连接，其中所述集成感测电阻器被配置为感测由流过所述集成感测电阻器的电流产生的电压，以确定所述电流的值。

在另一方面，提供一种封装系统(SiP)，包括:板基板；和集成感测电阻器，包括：在至少第一横向方向上与多个第二金属焊盘或凸块交替的多个第一金属焊盘或者凸块，以及多个薄膜电阻器，每个薄膜电阻器设置在一对相邻的第一和第二金属焊盘或凸块之间并电连接；其中所述第一金属焊盘或凸块通过所述板基板彼此电连接，并且其中所述第二金属接触焊盘或凸点通过所述板基板彼此电相连。

在又一方面，提供一种集成感测电阻器，包括：在至少第一横向方向上与多个第二金属焊盘交替的多个第一金属焊盘；和多个薄膜电阻器，每个薄膜电阻器设置在第一和第二金属焊盘的一对相邻者之间并电连接，其中所述第一金属焊盘彼此电断开，并且其中所述第二金属焊盘彼此电断开。

附图说明

提供这些附图和本文中的相关描述是为了说明本发明的具体实施例，而不是为了进行限制。

图1示出了根据本公开的方面的集成到部分组装的模块中的感测电阻器的示例，该模块包括感测电阻器。

图2示出了图1的模块，其包括凸块并封装在模制件中。

图3示出了具有在垂直方向上交替的第一和第二金属凸块的集成电阻器。

图4示出了具有在垂直和水平方向上交替的第一和第二金属凸块的集成电阻器。

图5A和5B示出了根据本公开的方面的示例性垂直金属水平。

图6A和6B示出了根据本公开的方面的薄膜电阻器的实施例。

图7示出了根据本公开的方面的为华夫饼设计感测电阻器构造的薄膜电阻器的另一实施例。

图8A和8B示出了根据本公开的方面的在集成到感测电阻器的阶段的薄膜电阻器的视图。

具体实施方式

下文将参考附图更全面地描述新颖系统、装置和方法的各个方面。然而，本公开的方面可以以许多不同的形式体现，并且不应被解释为限于贯穿本公开的任何特定结构或功能。相反，提供这些方面是为了使本公开将是彻底和完整的，并将向本领域技术人员充分传达本公开的范围。基于本文的教导，本领域的技术人员应当理解，本公开的内容旨在涵盖本文所公开的新颖系统、装置和方法的任何方面，无论是独立于任何其他方面实施还是与任何其他方面结合实施。例如，可以使用本文阐述的任何数量的方面来实现装置或实践方法。此外，该范围旨在包括这样一种装置或方法，该装置或方法使用除了本文阐述的各个方面之外的其他结构、功能或结构和功能来实践。应当理解，本文公开的任何方面都可以由权利要求的一个或多个元素来体现。

尽管在此描述了特定方面，但是这些方面的许多变化和排列落入本公开的范围内。尽管提及了优选方面的一些益处和优点，但本公开的范围不旨在限于特定的益处、用途或目的。相反，本公开的各方面旨在广泛适用于不同的有线和无线技术、系统配置、网络(包括光网络、硬盘和传输协议)，其中一些通过示例的方式在附图中和在优选方面的以下描述中示出。详细描述和附图仅仅是对本公开的说明而非限制，本公开的范围由所附权利要求及其等同物限定。

在本说明书中，参考附图，其中相似的附图标记可以指示相同或功能相似的元件。应当理解，附图中所示的元件不一定按比例绘制。此外，应当理解，某些实施例可以包括比附图中所示的更多的元件和/或附图中所图示的元件的子集。此外，一些实施例可以结合来自两个或更多附图的特征的任何适当组合。

电流感测电阻器概述

电流感测电阻器(也称为感测电阻器)通常是焊接在客户电路板上的分立电阻器。一些感测电阻器与其他集成电路组件集成在一起，并且可以限制占地面积。因此，需要以相对低的成本制造非常紧凑的感测电阻器的能力。

一些传统的集成电阻器架构可能不太适合满足感测电阻器的性能目标，包括低阻抗。这可能是由于集成精密电阻器通常使用具有高薄层电阻的电阻膜。此外，金属互连也可以具有相对高的阻抗。此外，绝对电阻误差、温度漂移和有限的散热也会使集成感测电阻器非常困难。

为了满足这些和其他需要，本文公开了一种集成感测电阻器。

图1示出了根据本公开的方面的集成到部分组装的模块中的感测电阻器的示例，该模块包括感测电阻器。参考图1，模块100包括印刷电路板(PCB)102、第一集成电路104、第二集成电路106、感测电阻器108和一个或多个分立组件110。在一些实施例中，感测电阻器108可以实施为第三集成电路。此外，一个或多个分立组件110可以包括无源组件，例如电容器。根据实施方式，印刷电路板102可以被实施为层压印刷电路板。图2示出了图1的模块100，其包括凸块122并封装在模制件124中。模块100可以表示封装中的系统(SiP)。

对于设计集成感测电阻器的模块，有许多考虑因素和/或属性。一个考虑是减小或最小化感测电阻器的电阻，以减小相对高电流信号的电压降。这可会对一些现有技术带来挑战，例如具有相对较高薄层电阻的精密薄膜电阻器。

另一个考虑是减少或最小化寄生电阻，以减少净空损失。当使用集成互连金属化工艺制造的互连金属层厚度小于约1μm时，这可能具有挑战性。

另一个考虑是绝对电阻的精度，因为测量电流的误差可能与电阻的误差成比例。制造公差可能比电流感测的可接受误差裕度更宽，这可能导致不可接受的大测量误差。

感测电阻器的一个期望属性是提供温度稳定性，因为温度漂移会导致测量电流的误差。薄膜可以是相对温度稳定的，但温度稳定性的进一步改善是期望的。

另一个期望的属性是良好的功率处理，其能够实现更高的测量电流。当在氧化物堆叠中形成薄膜电阻器时，所产生的热绝缘可能会增加薄膜电阻器在操作中的温度。可以期望减少加热量以能够测量更高的电流。

另一个考虑是感测电阻器的尺寸，因为模块上的可用空间可能受到限制。感测电阻器所占用的空间可能与感测电阻器的功率处理能力有关，因此，需要更高的功率处理功能来实现更小尺寸的感测电阻器。

另一个考虑因素是制造感测电阻器的成本，这可以用于集成多个感测电阻器模块。由于集成电路制造通常比分立制造更复杂，因此成本可能是制造感测电阻器的重要因素。

根据本公开的一个方面，集成感测电阻器包括在至少第一横向方向上与多个第二金属凸块交替的多个第一金属凸块。金属凸块可以包括任何合适的焊料金属凸块，包括铅基和无铅焊料凸块，并且可以包括诸如铅(Pb)、锡(Sn)、银(Ag)、铋(Bi)、锑(Sb)、铟(In)和镉(Cd)的金属元素。感测电阻器另外包括多个薄膜电阻器，每个薄膜电阻器设置在所述第一和第二金属凸块的一对相邻者之间并电连接。集成感测电阻器被配置为感测由流过所述集成感测电阻器的电流产生的电压，以确定所述电流的值。例如，感测电阻器(Rsense)的电阻可以是预定的，并且通过测量由流过其中的未知电流引起的感测线上的电压，可以基于关系I＝(Vmeasured)/(Rsense)来计算未知电流。

在一些实施例中，在制造时，第一金属凸块彼此电断开以及第二金属凸块彼此电断开。在这些实施例中，集成感测电阻器可以形成在板基板上，使得所述第一和第二金属凸块通过所述板基板彼此电连接以及所述第二金属凸块经由所述板基板彼此电连接。

图3和图4示出了根据本公开的方面的集成电阻器的示例配置。具体地，图3示出了具有在垂直方向上交替的第一和第二金属凸块的集成电阻器。图4示出了具有在垂直和水平方向上交替的第一和第二金属凸块的集成电阻器。

参考图3，集成感测电阻器300包括多个第一凸块302(也标记为“A”)、多个第二凸块304(也标记“B”)和多个薄膜电阻器306。第一凸块302和第二凸块304也可以称为第一金属焊盘302和第二金属焊盘304。第一凸块302和第二凸块304排列成宽度为“X”的行，并且薄膜电阻器306的宽度为“Y”。由于薄膜电阻器介于相邻的行之间，所以每一行都以距离“Y”隔开。因此，第一凸块302和第二凸块304的行可以在第一横向方向上延伸，并且这些行可以在与第一横向方向正交的第二横向方向上交替。

参考图4，集成感测电阻器310还包括多个第一凸块302(也标记为“A”)和多个第二凸块304(也标记“B”)。在本实施例中，第一凸块302和第二凸块304排列成宽度为“X”的行，其中每一行隔开距离“Y”。与参照图3描述的集成感测电阻器300不同，在图4所示的实施例中，第一金属凸块302和第二金属凸块304在第一和第二横向方向中的每一个方向上交替，使得第一和第二金属凸块302和304以棋盘格或华夫饼图案布置。

在一些实施例中，第一金属凸块302和第二金属凸块304形成包括在第一横向方向上延伸的行和在第二横向方向上延伸的列的阵列，其中行和列中的每一个包括与第二金属凸块304交替的第一金属凸块302。

在一些实施例中，相邻行由在第一横向方向(例如，图4中的水平方向)上对齐的一行薄膜电阻器306插入，并且相邻列由在第二横向方向(如，图4的垂直方向)上对齐的一列薄膜电阻器306插入。

如图3和4所示，每个薄膜电阻器306具有由第一横向维度(例如，具有距离Y的长度)和大于第一横向维度的第二横向维度(如，具有距离X的宽度)限定的矩形迹线，其中，第二横向维度对应于电流流过的薄膜电阻器的长度。如至少在图4的华夫饼设计中所布置的，集成感测电阻器的面积足迹可以显著减少。例如，仅出于说明目的，当图3中所示的集成感测电阻器300的薄膜电阻器306和图4中所示集成感测电阻310的薄膜电阻器306具有相同的宽度和长度，并且集成感测晶体管300和集成感测电阻器310具有相同的总占地面积时，集成感测电阻器300集成16个薄膜电阻器306，而集成感测电阻器310集成25个薄膜电阻器308。因此，图4中所示的华夫饼设计(其中第一和第二金属凸块302、304在两个横向方向上交替)可以提供进一步的占地面积减少或每单位面积更高的电阻器密度，相对于图3所示的设计，其中第一和第二金属凸块302、304在横向方向中的一个而不是另一个上交替。

在一些实施例中，第一金属凸块302和第二金属凸块304的阵列包括相同数量的薄膜电阻器306，其中电流在第一横向方向上从左向右流动，而薄膜电阻器306中电流在第一侧向方向上从右向左流动。此外，第一金属凸块302和第二金属凸块304的阵列包括相同数量的薄膜电阻器306，其中电流在第二横向方向上从上到下流动，相对于薄膜电阻器306中电流在第二横向方向上自下而上流动。由于这种布置，可以基本上抵消由集成感测电阻器两端的温度梯度产生的塞贝克效应。

图5A和5B示出了根据本公开的方面的示例性垂直金属水平。特别地，图5A示出了第一垂直金属水平500(也称为第一板基板)，包括开口502和区域504(例如，焊盘)，开口502被配置为允许第一金属凸块302穿过第一垂直金属水平500，并且区域504被配置为电连接到第二金属凸块304。图5B示出了第二垂直金属水平510(也称为第二板基板)，包括被配置为电连接到第一金属凸块302的区域512(例如焊盘)。

在一些实施例中，第一金属凸块302在第二垂直金属水平510处彼此电连接，并且第二金属凸块在不同于第二垂直金属水平510的第一垂直金属水平500处彼此电连接。在一些实施例中，垂直金属层500和510可以实施为接收金属层和/或金属片的层压层。

图6A和6B示出了根据本公开的方面的薄膜电阻器的实施例。特别地，根据本公开的方面，图6A示出了在操作中的薄膜电阻器600的横截面。图6B示出了根据本公开的方面的薄膜电阻器600的俯视图。

参照图6A和6B，薄膜电阻器600包括第一层602、第二层604、多个通孔606和多个金属互连(也称为感测线)，所述金属互连包括A

薄膜电阻器600还可以包括两个不同的区域，包括具有正电阻系数(TCR)的第一区域616和具有负TCR的第二区域618，所述第二区域例如串联布置，使得净TCR具有比第一和第二区域616、618中的每一个的TCR的大小小的大小。在一些实施例中，第一区域616和第二区域618的总TCR一起可以基本上为零。例如但不限于，第一区域616可以由具有正TCR的TiW薄膜形成，而第二区域618可以由带有负TCR的SiCr薄膜形成，使得相对于第一和第二区域616、618中的每一个的TCR，总体TCR的大小显著减小。感测线608-614可以通过通孔606在电阻器水平(例如，在第一层602和第二层604的水平)处电耦合到薄膜电阻器600。另外，感测线608-614和通孔606可以形成在由第一区域616和第二区域618限定的感测环路之外。在一个示例中，电流620可以从A

图7示出了根据本公开的方面的为华夫饼设计感测电阻器310(图4)构造的薄膜电阻器700的另一实施例。特别地，图7的薄膜电阻器700可以具有与图6的薄膜电阻器600基本相同的元件，其布局可配置为“华夫饼”设计感测电阻器，例如图4的感测电阻器310。

图8A和8B示出了根据本公开的方面的在集成到感测电阻器310的阶段的薄膜电阻器700的视图。具体地，图8A示出了布置在集成感测电阻器310的第一凸块302和第二凸块304之间的薄膜电阻器700。参照图7和8A，第一凸块302可以连接到A

在各种实施例中，薄膜电阻器600在半导体基板上光刻图案化。

在一些实施例中，集成感测电阻器形成在包括层压聚合物基板(例如，层压PCB)的板基板上，并且该基板上形成有附加的分立集成电路组件。这种PCB的一个实施例是图1的PCB 102。

在另一方面，封装中系统(SiP)包括板基板和集成感测电阻器310。集成感测电阻310包括多个第一金属焊盘或凸块302，所述多个第一焊盘或凹块302在至少第一横向方向上与多个第二金属焊盘或者凸块304交替，以及多个薄膜电阻器600，每个薄膜电阻器600设置在第一和第二金属焊盘或凸块302和304中的一对相邻金属焊盘和凸块之间并且电连接。第一金属焊盘或凸块302通过板基板彼此电连接，并且其中第二金属接触焊盘或凸块304通过板基板彼此电连接。

在另一方面，集成感测电阻器310包括至少在第一横向方向上与多个第二金属焊盘304交替的多个第一金属焊盘302。集成感测电阻器310还包括多个薄膜电阻器600，每个薄膜电阻器600设置在第一和第二金属焊盘302和304中的一对相邻金属焊盘之间并电连接。如所制造的，第一金属焊盘304彼此电断开并且第二金属焊盘304彼此电断开。

如本文所公开的，通过使用“华夫饼”设计使所公开的感测电阻器具有面积效率，与标准带状电阻器相比，该设计可以使给定管芯区域中的电阻器宽度增加60％以上。所公开的感测电阻器利用了层压衬底上的低电阻厚铜迹线的益处，其中厚铜迹成为电阻器设计的一部分，从而显著降低了寄生电阻。此外，集成感测电阻器可以被配置为至少部分抵消热电效应。因此，即使在感测电阻器管芯两端存在温度梯度，塞贝克效应产生的电压也可以基本上被相反方向上的相应塞贝克效应电压抵消。结合华夫饼设计和在集成感测电阻器上使用分布式凸块/柱，可以优化散热。最后，使用电阻器材料本身感测电阻器的背面可以允许相对直接的方法抵消负和正TCR，从而使总TCR可以保持接近于零ppm/'C。

另外实施例:

1.一种集成感测电阻器，包括：

在至少第一横向方向上与多个第二金属凸块交替的多个第一金属凸块；和

多个薄膜电阻器，每个薄膜电阻器设置在所述第一和第二金属凸块的一对相邻者之间并电连接，

其中所述集成感测电阻器被配置为感测由流过所述集成感测电阻器的电流产生的电压，以确定所述电流的值。

2.实施例1的集成感测电阻器，其中所述第一金属凸块彼此电断开，并且其中所述第二金属凸块彼此电断开。

3.实施例1的集成感测电阻器，其中所述集成感测电阻器形成在板基板上,其中所述第一和第二金属凸块通过所述板基板彼此电连接，并且其中所述第二金属凸块经由所述板基板彼此电连接。

4.实施例1的集成感测电阻器，其中所述第一金属凸块和所述第二金属凸块进一步在与所述第一横向方向交叉的第二方向上交替。

5.实施例1的集成感测电阻器，其中所述第一金属凸块和所述第二金属凸块进一步在与所述第一横向方向正交的第二横向方向上交替，使得所述第一和第二金属凸起以棋盘图案布置。

6.实施例1的集成感测电阻器，其中所述第一金属凸块和所述第二金属凸块进一步在与所述第一横向方向正交的第二横向方向上交替，使得所述第一和第二金属凸块形成阵列，所述阵列包括在所述第一横向方向上延伸的行和在所述第二横向方向上延伸的列，所述行和列中的每一个包括与所述第二金属凸块交替的第一金属凸块。

7.实施例5的集成感测电阻器，其中相邻行由在所述第一横向方向上对齐的一行薄膜电阻器插入，并且其中相邻列由在所述第二横向方向上对齐的一列薄膜电阻器插入。

8.上述实施例中任一项的集成感测电阻器，其中所述薄膜电阻器包括相同数量的薄膜电阻器，其中相对于电流在所述第一横向方向上从右向左流动的薄膜电阻器，电流在所述第一横向方向上从左向右流动。

9.上述实施例中任一项的集成感测电阻器，其中所述薄膜电阻器在半导体基板上光刻图案化。

10.上述实施例中任一项的集成感测电阻器，其中所述薄膜电阻器包括堆叠，所述堆叠包括具有正电阻系数(TCR)的第一层和具有负TCR的第二层，使得净TCR具有比所述第一层和所述第二层中的每一个的TCR的幅度小的幅度。

11.上述实施例中任一项的集成感测电阻器，其中每个所述薄膜电阻器具有由第一横向维度和大于所述第一横向维度的第二横向维度限定的矩形迹线，其中所述第二横向维度对应于电流流过的所述薄膜电阻器的长度。

12.上述实施例中任一项的集成感测电阻器，其中所述第一金属凸块在第一垂直金属水平处彼此电连接，并且所述第二金属凸块以不同于所述第一垂直金属水平的第二垂直金属水平彼此电连接。

13.实施例12的集成感测电阻器，其中所述第一金属焊盘或凸块在所述第一垂直金属水平处通过第一金属片彼此电连接，并且所述第二金属焊盘或者凸块在第二垂直金属水平处通过第二金属片彼此电连接。

14.上述实施例中任一项的集成感测电阻器，其中所述集成感测电阻器形成在板基板上包括层压聚合物基材，板基板其上形成有附加的分立集成电路部件。

15.一种封装系统(SiP)，包括:

板基板；和

集成感测电阻器，包括：

在至少第一横向方向上与多个第二金属焊盘或凸块交替的多个第一金属焊盘或者凸块，以及

多个薄膜电阻器，每个薄膜电阻器设置在一对相邻的第一和第二金属焊盘或凸块之间并电连接；

其中所述第一金属焊盘或凸块通过所述板基板彼此电连接，并且其中所述第二金属接触焊盘或凸点通过所述板基板彼此电相连。

16.实施例15的SiP，其中所述第一金属焊盘或凸块和所述第二金属焊盘或者凸块进一步在与所述第一横向方向交叉的第二方向上交替。

17.实施例15的SiP，其中所述第一金属焊盘或凸块和所述第二金属焊盘或者凸块进一步在与所述第一横向方向正交的第二横向方向上交替，使得所述第一和第二金属焊盘或者凸块以棋盘图案布置。

18.实施例15的SiP，其中所述第一金属焊盘或凸块和所述第二金属焊盘或者凸块进一步在与所述第一横向方向正交的第二横向方向上交替，使得所述第一和第二金属焊盘或者凸块形成阵列，包括在第一横向方向上延伸的行和在第二横向方向上延伸的列，所述行和列中的每一行包括与所述第二金属焊盘或凸块交替的所述第一金属焊盘或者凸块。

19.实施例18的SiP，其中相邻行由在所述第一横向方向上对齐的一行薄膜电阻器插入，并且其中相邻列由在所述第二横向方向上对齐的一列薄膜电阻器插入。

20.实施例15-19中任一项的SiP，其中所述薄膜电阻器包括相同数量的薄膜电阻器，其中相对于电流在所述第一横向方向上从右向左流动的薄膜电阻器，电流在所述第一横向方向上从左向右流动。

21.实施例15-20中任一项的SiP，其中所述薄膜电阻器在半导体基板上光刻图案化。

22.实施例15-21中任一项的SiP，其中所述薄膜电阻器包括堆叠，所述堆叠包括具有正电阻系数(TCR)的第一层和具有负TCR的第二层，使得净TCR具有比所述第一层和所述第二层中的每一个的TCR的幅度小的幅度。

23.实施例15-22中任一项的SiP，其中每个所述薄膜电阻器具有由第一横向维度和大于所述第一横向维度的第二横向维度限定的矩形迹线，其中所述第二横向维度对应于电流流过的所述薄膜电阻器的长度。

24.实施例15-23中任一项的SiP，其中所述第一金属焊盘或凸块在第一垂直金属水平处彼此电连接，并且所述第二金属焊盘或者凸块在不同于所述第一垂直金属水平的第二垂直金属水平处彼此电连接。

25.实施例24的SiP，其中所述第一金属焊盘或凸块在所述第一垂直金属水平处通过第一金属片彼此电连接，并且所述第二金属焊盘或者凸块在第二垂直金属处通过第二金属片彼此电连接。

26.实施例15-25中任一项的SiP，其中所述板基板包括层压聚合物基板，并且其中所述板基板在其上形成有附加的分立集成电路组件。

27.一种集成感测电阻器，包括:

在至少第一横向方向上与多个第二金属焊盘交替的多个第一金属焊盘；和

多个薄膜电阻器，每个薄膜电阻器设置在第一和第二金属焊盘的一对相邻者之间并电连接，

其中所述第一金属焊盘彼此电断开，并且其中所述第二金属焊盘彼此电断开。

28.实施例27的集成感测电阻器，其中所述第一金属焊盘被配置为通过板基板彼此电连接，并且其中所述第二金属接触焊盘被配置成通过所述板基板彼此电连接。

29.实施例27或28的集成感测电阻器，其中所述第一金属焊盘和所述第二金属焊盘进一步在与所述第一横向方向交叉的第二方向上交替。

30.实施例27或28的集成感测电阻器，其中所述第一金属焊盘和所述第二金属焊盘进一步在与所述第一横向方向正交的第二横向方向上交替，使得所述第一和第二金属焊盘以棋盘图案布置。

31.实施例27或28的集成感测电阻器，其中所述第一金属焊盘和所述第二金属焊盘进一步在与所述第一横向方向正交的第二横向方向上交替，使得所述第一和第二金属焊盘形成阵列，包括在所述第一横向方向上延伸的行和在所述第二横向方向上延伸的列，所述行和列中的每一行包括与所述第二金属焊盘交替的所述第一金属焊盘。

32.实施例31的集成感测电阻器，其中相邻行由在所述第一横向方向上对齐的一行薄膜电阻器插入，并且其中相邻列由在所述第二横向方向上对齐的一列薄膜电阻器插入。

33.实施例27-32中任一项的集成感测电阻器，其中所述薄膜电阻器包括相同数量的薄膜电阻器，其中相对于电流在所述第一横向方向上从右向左流动的薄膜电阻器，电流在所述第一横向方向上从左向右流动。

34.实施例27-33中任一项的集成感测电阻器，其中所述薄膜电阻器在半导体基板上光刻图案化。

35.实施例27-34中任一项的集成感测电阻器，其中所述薄膜电阻器包括堆叠，所述堆叠包括具有正电阻系数(TCR)的第一层和具有负TCR的第二层，使得净TCR具有比所述第一层和所述第二层中的每一个的TCR的幅度小的幅度。

36.实施例27-35中任一项的集成感测电阻器，其中每个所述薄膜电阻器具有由第一横向维度和大于所述第一横向维度的第二横向维度限定的矩形迹线,其中所述第二横向维度对应于电流流过的所述薄膜电阻器的长度。

37.实施例27-36中任一项的集成感测电阻器，其中所述第一金属焊盘在第一垂直金属水平处彼此电连接，并且所述第二金属焊盘在以不同于所述第一垂直金属水平的第二垂直金属水平处彼此电连接。

38.实施例37的集成感测电阻器，其中所述第一金属焊盘在所述第一垂直金属水平处通过第一金属片彼此电连接，并且所述第二金属焊盘在第二垂直金属水平处通过第二金属片彼此电连接。

结论

在上文中，将认识到，任何一个实施例的任何特征可以与任何其他实施例的任意其他特征组合或替换。

本公开的各方面可以在各种电子设备中实现。电子设备的示例可以包括但不限于消费电子产品、消费电子产品的部件、电子测试设备、诸如基站的蜂窝通信基础设施等，诸如智能手表或耳机的可穿戴计算设备、电话、电视、计算机监视器、计算机、调制解调器、手持计算机、膝上型计算机、平板电脑、个人数字助理(PDA)、微波炉、冰箱、诸如汽车电子系统的车辆电子系统、立体声系统、DVD播放器、CD播放器、，诸如MP3播放器的数字音乐播放器、收音机、摄像机、诸如数码相机的相机、便携式存储芯片、洗衣机、烘干机、洗衣机/烘干机、外围设备、时钟等。此外，电子设备可以包括未完成的产品。

除非上下文另有明确要求，否则在整个说明书和权利要求中，词语“包括”、“包含”、“正包括”和“正包含”等应被解释为具有包容性，而不是排他性或穷尽性；也就是说，在“包括但不限于”的意义上，这里通常使用的“耦合”一词是指可以直接连接的两个或多个元件，或者可以通过一个或更多个中间元件连接。同样，如本文中一般使用的，“连接”一词是指两个或多个元件，它们可以直接连接，或者通过一个或更多个中间元件连接。此外，在本申请中使用的词语“此处”、“上方”、“下方”以及具有类似含义的词语应指本申请的整体，而非本申请的任何特定部分。在上下文允许的情况下，上述详细描述中使用单数或复数的词语也可以分别包括复数或单数。“或”一词指的是两个或多个项目的列表，该词涵盖了该词的以下所有解释：列表中的任何项目、列表中的所有项目以及列表中项目的任何组合。

此外，这里使用的条件语言，例如“可以”、“可能”、“可”、“例如”、“如”等，除非另有特别说明，或在所使用的上下文中以其他方式理解，通常意在传达某些实施例包括，而其他实施例不包括某些特征，元素和/或状态。因此，这种条件语言一般不意在暗示一个或多个实施例以任何方式需要特征、元素和/或状态，或者是否在任何特定实施例中包括或将执行这些特征、元素或状态。

虽然已经描述了某些实施例，但这些实施例仅通过示例的方式呈现，并不旨在限制本公开的范围。实际上，本文所述的新颖装置、方法和系统可以以各种其他形式体现；此外，在不背离本公开的精神的情况下，可以对本文所描述的方法和系统的形式进行各种省略、替换和改变。例如，当以给定布置呈现块时，替代实施例可以使用不同的组件和/或电路拓扑来执行类似的功能，并且可以删除、移动、添加、细分、组合和/或修改一些块。这些块中的每一个可以以各种不同的方式实现。上述各种实施例的元件和动作的任何合适的组合可以被组合以提供进一步的实施例。上述各种特征和过程可以彼此独立地实现，或者可以以各种方式组合。本公开的特征的所有可能的组合和子组合旨在落入本公开的范围内。