数字信号隔离器

技术领域

本发明涉及信号处理领域，尤其涉及一种数字信号隔离器。

背景技术

数字信号隔离器是一种电气隔离状态下完成数字信号传输的器件，大量应用于工业网络环境的现场总线、军用电子系统、航空航天电子设备以及医疗设备中，尤其是一些应用环境比较恶劣的场合。使用隔离器的一个首要原因是为了消除噪声；另一个重要原因是保护器件或人免受高电压的危害。

目前常见的数字信号隔离器有磁隔离器和电容隔离器，然而磁隔离器耐压能力受隔离层材料和间距的影响，难以满足实际需求；电容隔离器的共模瞬态抗扰度(CMTI)性能较差，易受外部电场影响，难以满足信号和能量同时传输的需求。

发明内容

本发明所要解决的技术问题是针对现有技术的不足，提供一种数字信号隔离器。

本发明解决上述技术问题的技术方案如下：

一种数字信号隔离器，包括：依次连接的编码电路、耦合传输电路和解码电路，其中，所述耦合传输电路包括串联的电容和变压器；

所述编码电路用于对输入的数字信号进行编码，得到差分编码脉冲信号，所述耦合传输电路用于将所述差分编码脉冲信号耦合传输至所述解码电路，所述解码电路用于对接收到的差分编码脉冲信号进行解码，得到输出信号。

本发明解决上述技术问题的另一种技术方案如下：

一种封装管壳，包括第一芯片和第二芯片，所述第一芯片由上述技术方案所述的编码电路和耦合传输电路封装而成，所述第二芯片由上述技术方案所述的解码电路封装而成。

本发明解决上述技术问题的另一种技术方案如下：

一种封装管壳，包括第一芯片和第二芯片，所述第一芯片由上述技术方案所述的编码电路封装而成，所述第二芯片由上述技术方案所述的耦合传输电路和解码电路封装而成。

本发明解决上述技术问题的另一种技术方案如下：

一种电子设备，包括如上述技术方案所述的数字信号隔离器。

本发明的有益效果是：本发明提供的数字信号隔离器，适用于数字信号的耦合隔离传输，通过先对需要耦合隔离传输数字信号进行编码，然后通过串联的电容和变压器进行耦合隔离传输，然后再通过解码电路对差分编码脉冲信号进行解码，实现了数字信号的隔离传输，而由于使用了变压器隔离传输数据，提高了CMTI性能，并且能够实现信号和能量的同时传输，并且通过与电容串联，能够提高隔离器的耐压能力，传输效果显著优于现有的电容隔离器、磁隔离器等。

本发明附加的方面的优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明实践了解到。

附图说明

图1为本发明数字信号隔离器的实施例提供的结构框架示意图；

图2为本发明数字信号隔离器的耦合传输电路实施例提供的立体结构示意图；

图3为本发明数字信号隔离器的其他实施例提供的结构框架示意图；

图4为本发明一种示例性的编码电路的结构示意图；

图5为本发明一种示例性的解码电路的结构示意图。

具体实施方式

以下结合附图对本发明的原理和特征进行描述，所举实施例只用于解释本发明，并非用于限定本发明的范围。

如图1所示，为本发明数字信号隔离器的实施例提供的结构框架示意图，该数字信号隔离器包括：依次连接的编码电路1、耦合传输电路2和解码电路3，其中，耦合传输电路2包括串联的电容和变压器；

编码电路1用于对输入的数字信号进行编码，得到差分编码脉冲信号，耦合传输电路2用于将差分编码脉冲信号耦合传输至解码电路3，解码电路3用于对接收到的差分编码脉冲信号进行解码，得到输出信号。

如图2所示，为本发明数字信号隔离器的耦合传输电路2实施例提供的立体结构示意图，首先，制备衬底50，然后在衬底上制备隔离层40，隔离层40的厚度可以根据实际需求设置。

然后，可以在隔离层40上制备变压器2的初级线圈21和电容10的极板12，然后制备隔离层30，初级线圈21和次级线圈22之间，以及极板12和极板11之间通过隔离层30进行隔离，电容10的极板12和变压器2的初级线圈21通过连线连接，在制备时，可以在隔离层40上制备金属层，然后通过蚀刻等方式制备极板12和初级线圈21，以形成立体结构。

应理解，隔离层30的厚度可以根据实际需求设置，优选地，可以为2t，能够实现较高的隔离耐压，其中，t为电容10的极板11与极板12之间的距离，也可根据实际应用需求，选择更多层金属制作耦合传输电路2，预先设置金属层的位置，从而调整隔离层30的厚度，实现耦合传输电路2更高的隔离强度。

本实施例提供的数字信号隔离器，适用于数字信号的耦合隔离传输，通过先对需要耦合隔离传输数字信号进行编码，然后通过串联的电容和变压器进行耦合隔离传输，然后再通过解码电路3对差分编码脉冲信号进行解码，实现了数字信号的隔离传输，而由于使用了变压器隔离传输数据，提高了CMTI性能，并且能够实现信号和能量的同时传输，并且通过与电容串联，能够提高隔离器的耐压能力，传输效果显著优于现有的电容隔离器、磁隔离器等。

如图3所示，提供了一种更为具体的数字信号隔离器的结构框架示意图，下面结合图3进行进一步说明。

可选地，在一些可能的实施方式中，如图1所示，耦合传输电路2包括两个电容和一个变压器，其中，第一电容的第一极板与编码电路1连接，第一电容的第二极板与变压器的初级线圈的一端连接；第二电容的第一极板与编码电路1连接，第二电容的第二极板与变压器的初级线圈的另一端连接，变压器的次级线圈与解码电路3连接。

可选地，在一些可能的实施方式中，编码电路1具体用于对输入的数字信号进行编码，生成两路编码脉冲，其中，第一编码脉冲通过第一电容和变压器耦合传输至解码电路3；第二编码脉冲通过第二电容和变压器耦合传输至解码电路3。

可选地，在一些可能的实施方式中，解码电路3具体用于对接收到的两路编码脉冲进行解码，得到输出信号。

可选地，在一些可能的实施方式中，编码电路1为振荡电路。

可选地，在一些可能的实施方式中，解码电路3包括解调电路和三极管4，解调电路的输入端与耦合传输电路2连接，解调电路的输出端与三极管4的基极连接，三极管4的发射极接地，集电极作为信号输出端。

如图4所示，给出一种示例性的编码电路的结构示意图，该编码电路采用振荡电路，振荡电路1包括：第一PMOS管11、第二PMOS管12、第一电容13、第一NMOS管14和第二NMOS管15，其中：

第一PMOS管11的源极和第二PMOS管12的源极连接，作为信号输入端，第一PMOS管11的漏极分别与第二PMOS管12的栅极、第一电容13的一端、第一NMOS管14的漏极、第二NMOS管15的栅极和耦合传输电路连接，第一PMOS管11的栅极分别与第二PMOS管12的漏极、第一电容13的另一端、第一NMOS管14的栅极、第二NMOS管15漏极和耦合传输电路连接；

第一NMOS管14的源极和第二NMOS管15的源极连接，作为第一接地端。

如图5所示，给出一种示例性的解码电路的结构示意图，解码电路3包括：第一二极管31、第二二极管32、第三二极管33、第四二极管34、第四电容35、第五电容36和第一电阻37，其中：

第一二极管31的正极分别与第二二极管32的负极和耦合传输电路连接，第一二极管31的负极分别与第三二极管33的负极、第四电容35的一端和第一电阻37的一端连接；

第一电阻37的另一端分别与第五电容36的一端和三极管4的基极连接；

第二二极管32的正极分别与第四二极管34的正极、第四电容35的另一端、第五电容36的另一端和三极管4的发射极连接；

第三二极管33的正极分别与第四二极管34的负极和耦合传输电路连接。

应理解，以上仅为示例性的编码电路和解码电路，本领域技术人员可以根据实际需求选择其他实现方式，在此不再赘述。

可以理解，在一些实施例中，可以包含如上述各实施方式中的部分或全部。

在本发明的其他实施方式中，还提供一种封装管壳，包括第一芯片和第二芯片，所述第一芯片由上述技术方案所述的编码电路和耦合传输电路封装而成，所述第二芯片由上述技术方案所述的解码电路封装而成。

在本发明的其他实施方式中，还提供一种封装管壳，包括第一芯片和第二芯片，所述第一芯片由上述技术方案所述的编码电路封装而成，所述第二芯片由上述技术方案所述的耦合传输电路和解码电路封装而成。

在本发明的其他实施方式中，还提供一种电子设备，包括如上述技术方案所述的数字信号隔离器。

读者应理解，在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的方法实施例仅仅是示意性的，例如，步骤的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个步骤可以结合或者可以集成到另一个步骤，或一些特征可以忽略，或不执行。

以上，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。