一种微流控的像素电路

技术领域

本申请涉及一种像素电路，特别是一种微流控的像素电路。

背景技术

数字微流控(Digital microfluidics,DMF)是一种强大的新兴技术，其利用微升至纳升范围内的液滴精准操作来实现复杂的实验室分析。通过在一系列步骤中以一系列层次组合并重复多次操作，得以实现复杂的实验程序。数字微流控的基本机制类似于更传统的方法，但是所涉及的液体体积要小得多，其流程也高度自动化；且便携性方面的高潜力，以及(稀有或昂贵)试剂或样品消耗量的显著减少。

在现有技术中，数字微流控芯片中像素所需电压较高，而switch TFT(switchThin Film Transistor，切换薄膜晶体管)驱动能力有限，实际应用中充电阶段时间较短，若要像素电极充电到期望电压值，通常需要提升驱动电压，因而导致外围驱动器设计难度增大、推高驱动器成本。

图1为现有技术的像素电路之一，Vgate为高电平时，T1晶体管导通，Vdata电压给存储电容Cst充电。通常控制极驱动Vgate电压会比Vdata电压高，以保证充电效果。

以图1的技术方案为例。在充电阶段，晶体管T1需要工作在线性区，也就是Vgate电压至少比Vdata大Vth(Vth指的是T1的阈值电压)，在充电时间足够长的情况下，Cst的电压最终理论上可无限接近Vdata。但由于实际的充电时间是有限的，且分辨率越高或者刷新率越高，充电时间越短，需要提高Vgate电压以提升充电速度。

发明内容

本发明的目的在于避免现有技术中的不足之处而提供一种在驱动电压不变的情况下，可有效提高像素充电速度的像素电路。

本发明的目的通过以下技术方案实现：

一种微流控的像素电路，包括：电极、驱动模块、升压模块、数据写入模块和信号输入端；信号输入端包括：第一信号端、第二信号端和数据端；第一信号端、第二信号端和数据端用于分别输入高电平或低电平；驱动模块包括电源输入端、电极端和第一控制端，电源输入端用于与连接电源，电极端与电极的输入端连接；升压模块包括第二信号输入端和第二控制端；第二信号输入端与第二信号端连接；第一信号端、数据端和电极的输入端分别单独与数据写入模块连接；数据写入模块还与第一控制端及第二控制端连接，用于根据信号输入端的输入电平来控制升压模块和驱动模块的工作状态。

具体的，数据写入模块包括第一晶体管和第二晶体管；第一晶体管的控制极和第二晶体管的控制极均与第一信号端连接。

更具体的，第一晶体管的第一极以及第二晶体管的第一极，均与数据端连接；第一晶体管的第二极，与第一控制端以及第二控制端连接；第二晶体管的第二极与电极的输入端连接。

更具体的，升压模块包括第三晶体管和第一电容；第一电容的一端与第三晶体管的控制极连接，形成第二控制端；另一端与第三晶体管的第二极连接。

更具体的，第三晶体管的第一极为第二信号输入端，与第二信号端连接。

更具体的，第二信号输入端的输入信号为时钟信号。

另一具体的，驱动模块包括第四晶体管和第二电容；第二电容的一端与第四晶体管的控制极连接，形成第一控制端。

进一步的，第二电容的另一端与第四晶体管的第一极连接，形成电源输入端；第四晶体管的第二极为电极端。

更进一步的，第一晶体管、第二晶体管、第三晶体管和第四晶体管均为采用TFT。

一种微流控芯片，包括上述的一种微流控的像素电路。

本发明的有益效果：一种微流控的像素电路，包括：电极、驱动模块、升压模块、数据写入模块和信号输入端；驱动模块包括电源输入端、电极端和第一控制端，电源输入端用于与连接电源，电极端与电极的输入端连接；升压模块包括第二信号输入端和第二控制端；第二信号输入端与第二信号端连接；第一信号端、数据端和电极的输入端分别单独与数据写入模块连接；数据写入模块还与第一控制端及第二控制端连接，用于根据信号输入端的输入电平来控制升压模块和驱动模块的工作状态。其中，升压模块包括第三晶体管和第一电容，在充电阶段利用第一电容提升控制极电压，降低了驱动器的电压需求，提高充电速度。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术中的一种像素电路；

图2是TFT的转移特性曲线图；

图3是本申请实施例的一种像素电路的功能原理方框图；

图4是本申请实施例的一种像素电路的电路原理示意图；

图5是本申请实施例的一种像素电路的一种驱动时序的节点波型示意图；

图6是本申请实施例的一种像素电路的另一种驱动时序的节点波型示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，以下将参照本申请实施例中的附图，通过实施方式清楚、完整地描述本申请的技术方案，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本发明的描述中，若干的含义是一个以上，多个的含义是两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。

本发明的描述中，除非另有明确的限定，设置等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。

本发明的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

实施例1

本申请的一种微流控的像素电路实施方法之一，如图3和图4所示，包括：电极、驱动模块、升压模块、数据写入模块和信号输入端；信号输入端包括：第一信号端SN1、第二信号端SN2和数据端Vdata；第一信号端SN1、第二信号端SN2和数据端Vdata用于分别输入高电平或低电平；

驱动模块包括电源输入端、电极端和第一控制端，电源输入端用于与连接电源(图3或图4中的VCC)，电极端与电极的输入端连接，用于驱动电极。

升压模块包括第二信号输入端和第二控制端；第二信号输入端与第二信号端SN2连接。

第一信号端SN1、数据端Vdata和电极的输入端分别单独与数据写入模块连接；数据写入模块还与第一控制端及第二控制端连接，用于根据信号输入端的输入电平来控制升压模块和驱动模块的工作状态。

具体的，数据写入模块包括第一晶体管T1和第二晶体管T2；第一晶体管T1的控制极(栅极)和第二晶体管T2的控制极(栅极)均与第一信号端SN1连接；第一晶体管T1的第一极(源极或漏极)以及第二晶体管T2第一极(源极或漏极)，均与数据端Vdata连接；第一晶体管T1的第二极(漏极或源极)，与第一控制端以及第二控制端连接，形成Vg网络；第二晶体管T2的第二极(漏极或源极)与电极的输入端连接，其与驱动模块电极端构成Vnode网络。

升压模块包括第三晶体管T3和第一电容Cbst；第一电容Cbst的一端与第三晶体管T3的控制极(栅极)连接，形成第二控制端；第一电容Cbst的另一端与第三晶体管T3的第二极(漏极或源极)连接；第三晶体管T3的第一极(源极或漏极)为第二信号输入端，与第二信号端SN2连接。

驱动模块包括第四晶体管T4和第二电容Cst。第二电容Cst的一端与第四晶体管T4的控制极(栅极)连接，形成第一控制端；第二电容Cst的另一端与第四晶体管T4的第一极(源极或漏极)连接，形成电源输入端，与电源VCC连接；第四晶体管T4的第二极(漏极或源极)为电极端，与电极的输入端连接。

额外的，第一晶体管T1、第二晶体管T2、第三晶体管T3和第四晶体管T4均采用TFT(薄膜晶体管)。

为了方便解说，下文设定数据端Vdata、第一信号端SN1及第二信号端SN2使用相同的高电平和低电平电压。电源VCC电压与数据端Vdata、第一信号端SN1及第二信号端SN2的高电平电压相同。本申请的技术方案应用不局限于此。当数据端Vdata输入高电平时，如图5所示，对应的驱动时序的电压变化如下：

第一阶段：第一信号端SN1为高电平，数据端Vdata通过第二晶体管T2为电极充电、通过第一晶体管T1对第一电容Cbst和第二电容Cst进行预充电，此时Vnode网络和Vg网络的电压上升。第三晶体管T3导通，第一电容Cbst的一极为低电平。

第二阶段：第二信号端SN2跳变为高电平。由于第三晶体管T3一直处于导通状态，此时第一电容Cbst的电荷泵效应使得Vg网络随着第二信号端SN2跳变而提升，其提升的电压可表示为

式中Ceq1代表第三晶体管T3的寄生电容，Ceq2代表第一晶体管T1、第四晶体管T4的寄生电容，ΔSN代表第二信号端SN2信号高低电平的电压差。

第一信号端SN1为低电平，故第一晶体管T1处于截至状态，Vg电压抬升效果得以维持。在这个阶段，第四晶体管T4工作在线性区。结合图2TFT的转移特性曲线，当Vgs电压越高，其Id电流越大，充电速度更快。因此，Vnode网络的电压与电源VCC电压几乎相等。

第三阶段：第一信号端SN1为低电平，第一晶体管T1、第二晶体管T2处于截断状态，第二信号端SN2跳变到低电平，Vg网络恢复到预充电的电压水平，而Vnode网络的电压维持第二阶段的高电平。

当数据端Vdata输入低电平时，对应的驱动时序的电压变化如下：

第一阶段：Vg网络的预充电电压为低电平，第三晶体管T3、第四晶体管T4截至，Vnode网络由于第二晶体管T2的导通被复位为低电平。

第二、三阶段：由于第三晶体管T3依然处于截至状态，Vg网络电压维持电平不变，因此第四晶体管T4截至，Vnode网络为低电平。

实施例2

本申请的一种微流控的像素电路实施方法之一，如图3、图4和图6所示，本实施例的主要技术方案与实施例1基本相同，在本实施例中未作解释的特征，采用实施例1中的解释，在此不再进行赘述。本实施例与实施例1的区别在于：

第二信号输入端的输入信号为时钟信号；

当数据端Vdata输入高电平时，如图6所示，对应的驱动时序的电压变化如下：

第一、二、三阶段与实施例1中的变化相同。

第四阶段：第一信号端SN1为低电平，第一晶体管T1、第二晶体管T2截至。上一阶段Vg网络电压为高电平，第三晶体管T3依然处于导通状态。第一电容Cbst的电荷泵效应使得Vg网络随着第二信号端SN2的电压跳变而提升。其中，ΔVg计算方式与第二阶段相同。

当数据端Vdata输入低电平时，对应的驱动时序的电压变化如下：

第一阶段：Vg网络的预充电电压为低电平，第三晶体管T3、第四晶体管T4截至，Vnode网络由于第二晶体管T2的导通被复位为低电平。

第二、三、四阶段：由于第三晶体管T3依然处于截至状态，Vg网络电压维持电平不变，因此第四晶体管T4截至，Vnode网络为低电平。

实施例3

本申请的一种微流控芯片实施方法之一，本实施例的主要技术方案与实施例1或实施例2基本相同，在本实施例中未作解释的特征，采用实施例1或实施例2中的解释，在此不再进行赘述。本实施例与实施例1或实施例2的区别在于：

提供一种微流控芯片，包括上述的一种像素电路；具体的，包括若干组上述的一种像素电路，分别控制各个对应的像素电极。

注意，上述仅为本申请的较佳实施例及所运用技术原理。本领域技术人员会理解，本申请不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本申请的保护范围。因此，虽然通过以上实施例对本申请进行了较为详细的说明，但是本申请不仅仅限于以上实施例，在不脱离本申请构思的情况下，还可以包括更多其他等效实施例，而本申请的范围由所附的权利要求范围决定。