一种高速高精度数控振荡器

技术领域

本发明涉及无线通信技术领域，特别涉及一种高速高精度数控振荡器。

背景技术

高速高精度数模转换器或者模数转换器的应用增加了后续信号处理难度，最简单的方法是将信号移频道基带信号处理。数控振荡器与输入信号混频可以将高频信号频移到基带信号，同时也可以将基带信号频移到中频段或者高频段；由于其设计难度低、应用灵活和修改简单等优点，被广泛的应用在现在的设计中。

图1为典型的数控振荡器的结构示意图。请参照图1，该数控振荡器包括相位累加器和相位-幅值转换模块；通常，相位-幅值转换模块是由存储着sine/cos数据的表格组成的。制约高速高精度数控振荡器应用在电路的主要因素是串行结构和查表的速度，传统的串行结构必须先要计算相位，然后再查表运算，速度受限很大。在高速高精度电路里，精度高和速度快是两个相悖的条件，所以要同时满足这两个条件，查表的方法也需要改变。

发明内容

本发明的目的在于提供一种高速高精度数控振荡器，以解决目前高速数模转换器或者模数转换器数据处理难度高的问题。

为解决上述技术问题，本发明提供了一种高速高精度数控振荡器，为并行结构，包括2

相位累加器，用于对输入的频率控制字FTW进行有符号累加，功能包括初始化相位配置和相位累加；所述初始化相位配置为：根据并行电路的分相原理，任意通道的初始相位是由配置的外部输入的初始相位值再加上各通道的初始的偏置相位确定；初始化相位确定之后，所述相位累加为：在初始化相位的基础上，每个通道都以相同的相位累加器的步长FTW×2

相位-幅值转换模块，对其任意通道的数据，输入为相位累加器的输出，得出数控振荡器的定点化的有符号的正弦与余弦的输出值。

可选的，所述相位累加器包括一个初始相位配置选择器、分支相位单元选择器、累加器和移位寄存器；

所述初始相位配置选择器的输入端为外部输入的初始相位值和所述移位寄存器的输出端，其输出端连接至所述累加器的第一个输入端；

所述分支相位单元选择器的一个输入端连接不同通道的初始相位差值，另一个输入端连接频率控制字FTW与通道数的乘积，其输出端连接至所述累加器的第二个输入端；

所述累加器的输出端连接到所述移位寄存器的输入端，所述移位寄存器的输出端连接到所述相位-幅值转换模块的输入端。

可选的，所述相位-幅值转换模块包括三角形区域累加器、步长累加寄存器、正/余弦步长累加器、第一寄存器、正/余弦查表、第二寄存器、平行四边形查表、第三寄存器、高位加法器、拼位运算、第四寄存器和加法器；

所述三角形区域累加器的一个输入端为所述相位累加器的输出端，另一输入端为步长累加寄存器的输出端，输出端连接到所述步长累加寄存器的输入端；

所述正/余弦步长累加器根据步长累加寄存器的输出结果计算正弦三角形区域和余弦三角形区域各自的步长，计算之后的步长连接到第一寄存器的输入端，第一寄存器的值即为三角形区域的所占的正弦和余弦值部分的值；

所述相位累加器的输出端连接到平行四边形查表的输入端，平行四边形查表输出连接到第三寄存器的输入端；

所述相位累加器的输出端连接到正/余弦查表的输入端，所述正/余弦查表的输出连接到第二寄存器的输入端，第二寄存器输出不规则的查表部分table[x-1:0]；取第二寄存器的table_r[x-1:x0]连接到高位加法器的一个输入端，第三寄存器的输出端连接到高位加法器的另外一个输入端，高位加法器输出结果add；

高位加法器的输出端连接到拼位运算的输入端，拼位运算将高位加法器的输出add与第二寄存器的低位table_r[x0-1:0]进行拼接后的数据{add,table_r[x0-1:0]}输入到第四到寄存器；

第一寄存器的输出端连接到加法器的一个输入端，第四寄存器输出端连接到加法器的另一个输入端，加法器输出端连接到正/余弦定点值通道模块的输入端，所述正/余弦定点值通道模块根据三角函数的对称性求出有符号的定点正弦值和余弦值。

可选的，各个通道的相位累加器的输出直接输入到对应通道的相位-幅值转换模块，所述相位-幅值转换模块的输出是由算法结果利用三角函数的对称性得到。

可选的，所述相位-幅值转换模块中，通过三部分并行计算方法实现得出数控振荡器的定点化的有符号的正弦与余弦的输出值。

可选的，所述相位-幅值转换模块的正弦信号与余弦信号的定点位宽为(Y+1)bit，所述相位累加器输出的位宽为(W-3)bit，连接到所述相位-幅值转换模块的输入端，将相位-幅值转换模块分为三部分：三角性区域、平行四边形区域和正/余弦查表区域。

可选的，所述相位累加器的步长为FTW与通道数的乘积。

可选的，所述高速高精度数控振荡器还包括时钟发生器，为不同通道的相位累加器和相位-幅值转换模块提供不同相位的时钟信号。

在本发明提供的高速高精度数控振荡器中，具有以下有益效果：

(1)采用多个支路并行计算信号，提高了系统采样率；

(2)相位-幅值转换模块采用优化算法，减少表格的位宽，提高系统速率的同时，也同时提高系统的精度；

(3)功耗的优化控制，降低了系统时钟，则功耗也会降低；

(4)配置初始相位，灵活性高；

(5)可以输出正频率信号和负频率信号，应用更广泛。

附图说明

图1是现有的数控振荡器结构示意图；

图2是本发明提供的高速高精度数控振荡器结构示意图；

图3是本发明优化的查表法的原理示意图。

具体实施方式

以下结合附图和具体实施例对本发明提出的一种高速高精度数控振荡器作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明的提供一种高速高精度数控振荡器，为并行结构，包括2

相位累加器30，用于对输入的频率控制字FTW进行累加，本实施例中通道数为4，所以不同通道的累加步长都为FTW×4，每个通道在初始化时都要加上初始化相位偏差与不同通道的相位偏移量，第一个通道的相位偏移量为FTW×0，第二个通道的相位偏移量为FTW×1，第三个通道的相位偏移量为FTW×2，第四个通道的相位偏移量为FTW×3。

相位-幅值转换模块40，对于第i个通道的相位累加器输出端连接到第i个相位-幅值转换模块的输入端，然后求出定点后的正/余弦值。

时钟发生器50，用于产生时钟信号，不同通道的时钟相位不同，以降低瞬时功耗。

以下对本实施例的数控振荡器中各个组成部分进行详细说明。

请继续参阅图2，所述相位累加器30包括一个初始相位配置选择器31、分支相位单元选择器32、累加器33和移位寄存器34。初始相位配置选择器31的输入端为外部输入的初始相位值和所述移位寄存器34输出端，其输出端连接累加器33的第一个输入端；分支相位单元选择器32的一个输入端连接不同通道的初始相位差值，另一个输入端连接频率控制字FTW与通道数的乘积，其输出端连接至所述累加器33的第二个输入端。累加器33的输出端连接所述移位寄存器34输入端，其中初始相位配置选择31、分支相位单元选择32、累加器33和移位寄存器34共同构成所述相位累加器30；由通道数决定相位累加器的步长，即FTW×2

相位-幅值转换模块40，图3为优化后的查表法坐标图，横坐标表示相位，纵坐标表示余弦值，由于正弦与余弦是对称的并且求法相同，本领域技术人员可以理解，因此此处就不详细说明。A1点的余弦值由三部分组成：第一部分为三角形累区域A2A3；第二部分为平行四边形查表区域A1A2；第三部分为正/余弦查表区域A0A1；所以A0A3＝A2A3+A1A2+A0A1。

本发明实例中正弦/余弦定点输出位宽为有符号数(Y+1)位，根据三角函数的对称性仅需求出

时钟发生器50，产生不同通道的时钟信号，以达到不同通道的时钟相位不同，降低瞬时功耗。

通过以上分析，以图2为具体设计的一种W位FTW精度、4通道并行运算和Y+1位有符号输出的数控振荡器。假设系统的采样时钟周期为T，则各个通道的W位的有符号二进制FTW采样时钟周期为4T的累加，不同通道相位偏移选择32为FTW×0、FTW×1、FTW×2和FTW×3，与初始相位选择31经过累加器33相加，得到不同通道的初始相位。初始化后，通过线性累加器33进行步长为FTW×4累加运算。由于三角函数的对称性，为了节省资源，相位累加器输出为W-3位相位累加结果。累加器输出连接到三角形区域、平行四边形区域和正/余弦查表区域的输入端。通过图3的算法原理分别计算出三个区域的值，结果相加之后根据三角函数的对称性计算出最终数控振荡器的输出值。

综上所述，本发明提供了一种适宜高速高精度的数控振荡器，充分地利用了传统数控振荡器的已有模块和高速电路的设计思想，并改进了查表法实现的数控振荡器的传统方法，减少了查表法的位宽，进一步提高了系统运行速率。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。