展频电路、显示芯片以及显示设备
文献发布时间：2024-04-18 19:59:31
技术领域
本发明涉及芯片级联领域，具体而言，涉及一种展频电路、显示芯片以及显示设备。
背景技术
相关技术中在对目标信号进行展频时，常用的做法是通过增加具备展频功能的锁相环来实现。然而在信号传输电路增加锁相环会导致电路结构复杂，并显著提高芯片面积和功耗。
针对上述的问题，目前尚未提出有效的解决方案。
发明内容
本发明实施例提供了一种展频电路、显示芯片以及显示设备，以至少解决由于相关技术中在芯片中增加锁相环造成的电路结构复杂，芯片面积和功耗过高的技术问题。
根据本发明实施例的一个方面，提供了一种展频电路，包括：信号传递电路，延时电路，其中，信号传递电路，用于传递目标信号，包括第一目标数量个串联的缓冲模块，其中，缓冲模块用于在信号传输过程中，维持目标信号的波形不发生变化；延时电路，与信号传递电路连接，并且第一目标数量个串联的缓冲模块中任意两个相邻的缓冲模块之间存在一个目标连接点，目标连接点为延时电路与信号传递电路的连接点，其中，延时电路用于增加目标信号从离开缓冲模块到进入下一模块时所消耗的时间长度。
可选地，延时电路中包括预设数量个并联的延时单元，预设数量个延时单元中的每个延时单元中包括开关子单元和第一电荷存储子单元，其中，开关子单元，第一端与第一电荷存储子单元连接，另一端与目标连接点连接，用于控制第一电荷存储子单元和信号传递电路之间的连接状态，其中，连接状态包括接通状态和断开状态；第一电荷存储子单元，一端接地，另一端与开关子单元连接，其中，第一电荷存储子单元在连接状态为接通状态的情况下，从信号传递电路中吸收电荷。
通过在延时单元中设置第一电荷存储子单元，让第一电荷存储子单元从信号传递电路中吸收电荷实现了对目标信号的延时。同时，通过开关单元来控制第一电荷存储子单元与信号传递电路之间的连接状态，实现了对接入延时电路的电荷存储子单元数量的控制，从而使得用户可以通过开关子单元来控制接入信号传递电路的第一电荷存储子单元的数量，进而实现了对延时电路延时能力的控制。具体来说，当希望延时效果更强一些时，可以通过开关子单元让更多的第一电荷存储子单元接入到延时电路中，反之在希望延时效果弱一些时，则可以让更少的第一电荷存储子单元接入到延时电路中。
可选地，延时单元中的第一电荷存储子单元的最大电荷吸收量相同；或者，任意两条延时电路中的延时单元数量相同。
可选地，展频电路中还包括控制信号生成器，其中，控制信号生成器与延时电路连接，用于向延时电路发送控制信号，其中，控制信号用于指示延时电路中的各个开关子单元在任意时刻的通断情况。
通过设置控制信号生成器来控制开关子单元的通断情况，从而实现了在任意时间点控制第一电荷存储子单元接入电路中的数量，进而实现了对延时电路延时能力的实时控制。
可选地，延时电路中包括第二电荷存储子单元，其中，第二电荷存储子单元的最大电荷吸收量可变。
通过调整第二电荷存储单元的最大电荷吸收量，可以实现对延时电路的延时能力的调整。
可选地，任意两个第二电荷存储子单元的最大电荷吸收量相同。
可选地，信号传递电路包括第一信号传递电路和第二信号传递电路，延时电路的一端与第一信号传递电路中的目标连接点连接，延时电路的另一端与第二信号传递电路中的目标连接点连接，其中，第一信号传递电路用于传递第一目标信号，第二信号传递电路用于传递第二目标信号，第一目标信号和第二目标信号为差分信号。
可选地，展频电路中还包括控制信号生成器，其中，控制信号生成器与延时电路连接，用于向延时电路发送控制信号，其中，控制信号用于调整延时电路中的第二电荷存储子单元的最大电荷吸收量。
通过由控制信号生成器向第二电荷子单元发送控制信号来调节第二电荷存储子单元的最大电荷吸收量，实现了对延时电路延时能力的实时控制。
可选地，控制信号生成器向各条延时电路发送的控制信号相同。
可选地，控制信号生成器包括处理器和信号生成装置，其中，处理器，与信号生成装置连接，用于生成并向信号生成装置发送包含控制信号信息的控制指令，其中，控制信号信息包括控制信号的波形类型，以及控制信号的波形参数；所述信号生成装置，用于依据所述控制指令生成与所述控制信号信息对应的控制信号，并同时发送所述控制信号至所述延时电路。
根据本发明实施例的一个方面，还提供了一种芯片，其中，芯片包括展频电路。
根据本发明实施例的一个方面，还提供了一种显示设备，其中，显示设备中包括包含有展频电路的芯片。
在本发明实施例中，提供了一种展频电路，包括信号传递电路，延时电路，其中，信号传递电路，用于传递目标信号，包括第一目标数量个串联的缓冲模块，其中，缓冲模块用于在信号传输过程中，维持目标信号的波形不发生变化；延时电路，与信号传递电路连接，并且第一目标数量个串联的缓冲模块中任意两个相邻的缓冲模块之间存在一个目标连接点，目标连接点为延时电路与信号传递电路的连接点，其中，延时电路用于增加目标信号从离开缓冲模块到进入下一模块时所消耗的时间长度。通过在每个缓冲模块的后面设置一个延时电路，达到了通过多级延时电路对信号展频的目的，从而实现了避免电路中的单个电容的电容值过大导致信号失真的技术效果，进而解决了由于相关技术中在芯片中增加锁相环造成的信号失真电路结构复杂，芯片面积和功耗过高技术问题。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是根据相关技术的一种传输信号的示意图；
图2是根据本发明实施例提供的一种展频电路的的结构示意图；
图3是根据本发明实施例提供的一种延时电路的结构示意图；
图4是根据本发明实施例提供的另一种展频电路的结构示意图；
图5是根据本发明实施例提供的另一种延时电路的结构示意图；
图6是根据本发明实施例提供的又一种展频电路的结构示意图；
图7是根据本发明实施例提供的控制信号生成器的结构示意图；
图8是根据本发明实施例提供的一种传输信号的示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
根据本发明实施例，提供了一种展频电路的实施例。图2是根据本发明实施例提供的展频电路的结构示意图，如图2所示，该展频电路包括：信号传递电路10，延时电路20，其中，所述信号传递电路10，包括第一目标数量个串联的缓冲模块101；所述延时电路20，与所述信号传递电路10连接，并且所述第一目标数量个串联的缓冲模块101中任意两个相邻的缓冲模块101之间存在一个目标连接点，所述目标连接点为所述延时电路20与所述信号传递电路10的连接点。
上述缓冲模块101可以在目标信号的信号传输过程中，维持目标信号的波形不发生变化，而延时电路20则用于增加目标信号从离开一个缓冲模块101到下一个缓冲模块101或其他模块时所消耗的时长。具体地，上述缓冲模块101可以是缓冲寄存器。
从图2中可以看出，本申请所提供的展频电路中，信号传递电路10由多个缓冲模块101组成，并且除了距离信号输出端最近的缓冲模块101外，每个缓冲模块101后面均接入了一个延时电路20。可以看出，由于本申请中会在展频电路中接入多个延时电路20，从而将信号传输过程中所需的总延时分布到每个延时电路20中，因此对于每个延时电路20而言，其需要延长的时间不会很长，所以每个延时电路20中的接入展频电路的电容值不会很大，从而避免了信号失真。
作为一种可选的实施方式，本申请中还提供了一种如图3所示的延时电路20。从图3中可以看出，延时电路20中包括预设数量个并联的延时单元210，预设数量个延时单元210中的每个延时单元210中包括开关子单元212和第一电荷存储子单元214，其中，开关子单元212的第一端与第一电荷存储子单元214连接，另一端与目标连接点连接，用于控制电荷存储子单元214和信号传递电路10之间的连接状态，其中，连接状态包括接通状态和断开状态；第一电荷存储子单元214的一端接地，另一端与开关子单元212连接，其中，第一电荷存储子单元214在连接状态为接通状态的情况下，从信号传递电路210中吸收电荷。
另外，为了便于调节延时电路20的延时能力，上述各个延时单元210中的第一电荷存储子单元214的最大电荷吸收量相同，并且任意两条所述延时电路20中的延时单元210的数量也相同。
在本申请的另外一些实施例中，根据实际需要，上述各个延时单元210中的第一电荷存储子单元214的最大电荷吸收量也可以不同，另外也可以设置存在至少两条延时电路20中的延时单元210的数量不同。
作为一种可选的实施方式，如图4所示，上述开关子单元212中可以设置有开关，上述第一电荷存储子单元214中可以设置有电容。其中，上述开关会接收控制信号，并根据控制信号改变通断状态。
在本申请的另一些实施例中，用户也可以根据自身需求，在延时单元210中设置最大电荷吸收量不同的电荷存储子单元214，以及在多条延时电路20中设置不同数量的延时单元210。
为了实现对延时电路20的延时能力的实时准确控制，本申请所提供的展频电路中还包括如图4所示的控制信号生成器30。从图4中可以看出，控制信号生成器30与延时电路20连接，用于向延时电路20发送控制信号，所述控制信号用于指示所述延时电路中20的各个所述开关子单元212在任意时刻的通断情况。
作为一种可选的实施方式，从图4中可以看出，在延时电路20中包括多个延时单元210的情况下，可以通过控制信号生成器30生成信号类型为数字信号的控制信号，并同时发送控制信号给各个延时单元210。需要注意的是，在整个信号传输流程中，在各条延时电路20中的延时单元210的数量相同的情况下，各条延时电路20在任意时刻接收到的控制信号是相同的，均为Code<1:N>,但是每个延时单元210接收到的控制信号却并不一定相同。具体而言，从图4中可以看出，延时电路20中的N个并列的延时单元210会分别接收到Code<1>到Code
在本申请的一些实施例中，如图5所示，延时电路20中还可以包括第二电荷存储子单元216，其中，第二电荷存储子单元216的最大电荷吸收量可变。可选地，第二电荷存储子单元216中可以设置有可变电容。
作为一种可选的实施方式，展频电路中的任意两个所述第二电荷存储子单元216的最大电荷吸收量相同，也可以根据实际情况在同一时间点为不同的第二电荷存储子单元216设定不同的最大电荷吸收量。
在本申请的一些实施例中，在延时电路20中包含了第二电荷存储子单元216的情况下，如图6所示，信号传递电路10包括第一信号传递电路110和第二信号传递电路112，所述延时电路20的一端与所述第一信号传递电路110中的所述目标连接点连接，所述延时电路20的另一端与所述第二信号传递电路112中的所述目标连接点连接，其中，所述第一信号传递电路用于传递第一目标信号，所述第二信号传递电路用于传递第二目标信号，所述第一目标信号和所述第二目标信号为差分信号。
在本申请的一些实施例中，如图6所示，展频电路中还包括控制信号生成器30，其中，所述控制信号生成器与所述延时电路连接，用于向所述延时电路发送控制信号，其中，所述控制信号用于调整所述延时电路中的所述第二电荷存储子单元的最大电荷吸收量。
作为一种可选的实施方式，控制信号生成器30向各个延时电路20发送的控制信号可以相同，也可以不同。其中，在发送的控制信号不同的情况下，控制型号生成器30中会存放有每个延时电路20的标识信息，从而依据标识信息发送对应的控制信号给延时电路20。
作为一种可选的实施方式，在延时电路20由第二电荷存储子单元216(也就是可变电容)组成的情况下，控制信号可以为控制电压，并且控制电压由模拟信号生成电路内部的信号发生电路实现，可以产生类似锯齿波、三角波、sin波等不同类型的信号，将信号发生电路的输出可变信号送到每一级缓冲模块101对应的电容负载中，便可以同时调节所有的可变电容，同时达到了对总时延的调节。
通过控制信号生成器30向各个延时电路20发送的控制信号，可以实现对第二电荷存储子单元216的最大电荷吸收量进行调节，也就是对可变电容在当前时刻的电容值进行调节。这样通过调整每个时刻可变电容的电容值，调整了各个可变电容在每个时刻的充放电时间，进而实现了对延时时长的调整。
在本申请的一些实施例中，如图7所示，控制信号生成器30包括处理器301和信号生成装置302，其中，所述处理器301，与所述信号生成装置302连接，用于生成并向所述信号生成装置302发送包含控制信号信息的控制指令，其中，所述控制信号信息包括所述控制信号的波形类型，以及所述控制信号的波形参数；所述信号生成装置302，用于依据所述控制指令生成与所述控制信号信息对应的控制信号，并同时发送所述控制信号至同时发送所述控制信号至所述延时电路20。
作为一种可选的实施方式，上述控制信号生成器30中还包括存储器303和交互模块304。其中，存储器303中会预选存储有不同波形的控制信号，如三角波，正弦波等，而交互模块304可以向目标对象展示存储器303中存储的控制型号的波形信息，并响应目标对象的选择指令，从存储器中存储的多种波形中确定目标波形作为控制信号的波形。具体而言，交互模块304可以向目标对象展示不同波形的示意图，以及不同波形对应的函数表达式。
在选定了控制型号的波形后，目标对象还可以通过交互模块304设定不同波形的波形参数，例如周期等。在确定波形参数时，可以是由交互模块向目标图像展示多套预设的波形参数，以及每套波形参数下延时电路的工作情况，从而让目标对象可以选出需要的波形参数。另外也可以由目标对象自行输入相应的波形参数。
可选地，存储模块303中还可以存储有延时电路10和信号传递电路20的相关配置信息。当波形参数为目标对象自行输入的参数时，处理器301可以根据目标对象选定的波形类型，输入的波形参数以及延时电路10和信号传递电路20的相关配置信息来拟合目标信号的变形程度，并在确定目标信号的变形程度大于预设值时通过交互模块304输出警示信息。
通过本申请实施例所提供的展频电路，最终输出的信号和输入信号在时域的波形如图8所示。图中T1a、T2a等等是clkin的周期，clkin的周期为恒定值。T1、T2、等等为clkout的周期，由于电容阵列中的电容在不断的变化，所以会导致clkout每个周期都会不同，即相当于将一个恒定频点的clkin转化成很多不同的的频率点，这样就会使信号的功率不再集中在某一个固定的频点，降低了EMI。另外，由于本申请实施例所提供的方案中是将多个延时电路20分别接入到信号传递电路10中，从而在保证延时效果的情况下，避免了单个延时电路20中接入信号传递电路10的电容值过大，从而避免了目标信号出现如图1所示的畸变。
在本申请实施例中，提供了一种展频电路，包括信号传递电路10，延时电路20，其中，信号传递电路10，用于传递目标信号，包括第一目标数量个串联的缓冲模块101，其中，缓冲模块101用于在信号传输过程中，维持目标信号的波形不发生变化；延时电路20，与信号传递电路连接，并且第一目标数量个串联的缓冲模块101中任意两个相邻的缓冲模块101之间存在一个目标连接点，目标连接点为延时电路20与信号传递电路10的连接点，其中，延时电路20用于增加目标信号从离开缓冲模块101到进入下一模块时所消耗的时间长度。通过在每个缓冲模块101的后面设置一个延时电路20，达到了通过多级延时电路20对信号展频的目的，从而实现了避免电路中的单个电容的电容值过大导致信号失真的技术效果，进而解决了由于相关技术中通过在信号传递电路10中增加一个延时电路20或在芯片中增加锁相环造成的信号失真，芯片面积和功耗过高技术问题。
具体地，和相关技术相比，本申请中通过多级缓冲模块101实现信号传输，并在多级缓冲模块101中除了最靠近信号输出端的缓冲模块101之外的缓冲模块101后设置延时电路20，避免了相关技术中仅在通信线路中设置一个延时线路时，为了保证延时效果，需要较大的电容负载，从而导致信号失真的问题。另外本申请中所提供的展频电路和相关技术中的锁相环相比，不但降低了功耗，而且不会增加芯片面积，也就是说本申请中所提供的展频电路成本更低，更具有实用价值。
根据本发明实施例，还提供了一种芯片的实施例。该芯片中包括了本申请实施例中所描述的展频电路。
根据本发明实施例，还提供了一种显示设备的实施例。该显示设备中包括芯片，其中，该芯片中设置有本申请实施例中所描述的展频电路。
在本申请所提供的实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。