显示装置

技术领域

实施例涉及一种显示装置。更具体地，实施例涉及一种包括多个晶体管的有机发光显示装置。

背景技术

近来，平板显示装置通常被用作显示装置。特别地，平板显示装置之中的有机发光显示装置由于相对薄且轻并且具有低功耗和高响应速度的优点而作为下一代显示装置已受到关注。

有机发光显示装置可以包括多个薄膜晶体管和连接到薄膜晶体管的有机发光元件。有机发光元件可以发射具有与通过薄膜晶体管供应到有机发光元件的电压对应的亮度的光。

发明内容

技术问题

本发明的目的是提供一种包括具有改善的特性的晶体管的显示装置。

然而，本发明的目的不限于这些目的，并且可以在不脱离本发明的精神和范围的情况下进行各种扩展。

技术方案

为了实现上述本发明的目的，显示装置可以包括：基底；有机发光元件，设置在基底上；像素电路，设置在基底与有机发光元件之间，电连接到有机发光元件，并且包括第一晶体管和第二晶体管；第一金属层，设置在基底与像素电路之间，与第一晶体管叠置，并且被供应有第一电压；以及第二金属层，设置在基底与像素电路之间，与第二晶体管叠置，并且被供应有与第一电压不同的第二电压。

在一个实施例中，第一电压和第二电压可以具有彼此不同的极性。

在一个实施例中，第一晶体管和第二晶体管可以具有彼此不同的驱动范围。

在一个实施例中，第一电压可以具有负极性，第二电压可以具有正极性。

在一个实施例中，第一电压可以为-3V至-5V。

在一个实施例中，第二电压可以为+4V至+6V。

在一个实施例中，第一晶体管可以包括：第一有源图案，设置在基底上并包括第一沟道；以及第一栅电极，设置在第一有源图案上，并且第一金属层可以与第一沟道叠置。

在一个实施例中，第二晶体管可以包括：第二有源图案，连接在第一有源图案与第一栅电极之间，并且包括第二沟道；以及第二栅电极，设置在第二有源图案上，并且第二金属层可以与第二沟道叠置。

在一个实施例中，像素电路还可以包括第三晶体管，第三晶体管包括连接到第一有源图案的第三有源图案和设置在第三有源图案上的第三栅电极，并且第二金属层可以与第三沟道叠置。

在一个实施例中，第一晶体管可以具有比第二晶体管的驱动范围宽的驱动范围。

在一个实施例中，第一金属层可以连接到像素电路外部的连接线。

在一个实施例中，第二金属层可以连接到像素电路外部的连接线，或者连接到跨过像素电路的驱动电压线。

在一个实施例中，第一晶体管和第二晶体管中的每个晶体管可以包括PMOS晶体管。

为了实现上述本发明的目的，显示装置可以包括：基底，包括显示区域和外围区域；多个有机发光元件，设置在基底的显示区域上；多个像素电路，设置在基底与有机发光元件之间，分别电连接到有机发光元件，并且均包括第一晶体管和第二晶体管；多条第一金属线，设置在基底与像素电路之间，与每个像素电路的第一晶体管叠置，并且被供应有第一电压；以及多条第二金属线，设置在基底与像素电路之间，与每个像素电路的第二晶体管叠置，并且被供应有与第一电压不同的第二电压。

在一个实施例中，显示装置还可以包括在第一方向上延伸并向有机发光元件供应驱动电压的多条驱动电压线。第一金属线和第二金属线可以在与第一方向相交的第二方向上延伸。

在一个实施例中，显示装置还可以包括在第一方向上延伸并连接到第一金属线的第一连接线。第一连接线可以通过设置在基底的外围区域上的第一垫接收第一电压。

在一个实施例中，第二金属线可以分别连接到驱动电压线，并且第二金属线可以分别通过驱动电压线接收第二电压。

在一个实施例中，显示装置还可以包括在第一方向上延伸并连接到第二金属线的第二连接线。第二连接线可以通过设置在基底的外围区域上的第二垫接收第二电压。

在一个实施例中，第一电压和第二电压可以具有彼此不同的极性。

在一个实施例中，第一晶体管和第二晶体管可以具有彼此不同的驱动范围。

有益效果

在根据实施例的显示装置中，供应到与第一晶体管叠置的第一金属层的第一电压和供应到与第二晶体管叠置的第二金属层的第二电压可以彼此不同，使得第一晶体管的驱动范围和第二晶体管的驱动范围可以彼此不同，并且可以改善第一晶体管和第二晶体管的特性。

然而，本发明的效果不限于上述效果，并且在不脱离本发明的精神和范围的情况下可以进行各种扩展。

附图说明

图1是示意性地示出根据本发明的一个实施例的显示装置的平面图。

图2是示出根据本发明的一个实施例的显示装置的一个像素的电路图。

图3是示出图2的一个像素的布局图。

图4是沿图3的显示装置的线I-I'截取的剖视图。

图5是示出薄膜晶体管的s因子根据施加到金属线的电压的变化的曲线图。

图6是示出第一薄膜晶体管的驱动范围根据施加到第一金属线的电压的变化的曲线图。

图7是示出第三薄膜晶体管的驱动范围根据施加到第二金属线的电压的变化的曲线图。

图8是示出根据本发明的另一实施例的显示装置的一个像素的电路图。

图9是示出图8的一个像素的布局图。

图10是沿图9的线II-II'截取的剖视图。

具体实施方式

在下文中，将参照附图详细说明根据本发明的实施例的显示装置。

在下文中，将参照图1至图4来描述根据本发明的一个实施例的显示装置。

图1是示意性地示出根据本发明的一个实施例的显示装置的平面图。在下文中，像素可以表示用于显示图像的最小单元。

参照图1，根据本发明的一个实施例的显示装置可以包括基底SUB、多个像素PX、多条数据线DL、多条栅极线GL、多条发光控制线EML、多条驱动电压线PL、数据驱动器DD、栅极驱动器GD、发光控制驱动器ED、驱动电压供应线PSL、共电压供应线CSL、多条第一金属线ML1、多条第二金属线ML2、第一连接线CL1和第二连接线CL2。

基底SUB可以包括用于显示图像的显示区域DA和与显示区域DA相邻的外围区域PA。像素PX、数据线DL、栅极线GL、发光控制线EML和驱动电压线PL可以设置在显示区域DA中。

像素PX可以在基底SUB上位于显示区域DA中。每个像素PX可以连接到数据线DL、驱动电压线PL、栅极线GL和发光控制线EML。每个像素PX可以包括：有机发光元件，发射与驱动电流对应的亮度的光，该驱动电流与被栅极线GL切换的从数据线DL供应的信号对应；以及像素电路，包括多个薄膜晶体管和至少一个电容器，所述多个薄膜晶体管用于控制流经有机发光元件的驱动电流。因此，多个有机发光元件和多个像素电路可以在基底SUB上位于显示区域DA中，所述多个像素电路包括分别连接到所述多个有机发光元件的多个薄膜晶体管。像素电路可以位于基底SUB与像素PX中的有机发光元件之间。

数据线DL可以电连接到数据驱动器DD并且在第一方向DR1上延伸。数据线DL可以连接到像素PX。

栅极线GL可以连接到栅极驱动器GD并且在与第一方向DR1相交的第二方向DR2上延伸。栅极线GL可以连接到像素PX，并且可以包括第一扫描线、第二扫描线、第三扫描线和初始化电压线。稍后将描述第一扫描线、第二扫描线、第三扫描线和初始化电压线。

发光控制线EML可以连接到发光控制驱动器ED并且在第二方向DR2上平行于栅极线GL延伸。发光控制线EML可以连接到像素PX。

驱动电压线PL可以连接到驱动电压供应线PSL，并且在第一方向DR1上平行于数据线DL延伸。驱动电压线PL可以连接到像素PX。

外围区域PA可以位于显示区域DA的外部处。例如，外围区域PA可以围绕显示区域DA的外围。作为其中未设置有像素PX的区域的外围区域PA可以不提供图像。栅极驱动器GD、发光控制驱动器ED、垫(pad，或称为“焊盘”或“焊垫”)部PP、驱动电压供应线PSL和共电压供应线CSL可以设置在外围区域PA中。

栅极驱动器GD可以在基底SUB上设置在外围区域PA中，并且可以产生栅极信号并将该栅极信号通过栅极线GL传输到每个像素PX。在一个实施例中，栅极驱动器GD可以设置在显示区域DA的左侧或右侧上，但本发明不限于此。在另一实施例中，可以分别在左侧和右侧上设置两个栅极驱动器。

发光控制驱动器ED可以在基底SUB上设置在外围区域PA中，并且可以产生发光控制信号并将该发光控制信号通过发光控制线EML传输到每个像素PX。在一个实施例中，发光控制驱动器ED可以设置在显示区域DA的左侧或右侧上，但本发明不限于此。在另一实施例中，可以分别在左侧和右侧上设置两个发光控制驱动器。

垫部PP可以设置在基底SUB的一端处，并且包括多个垫PDD、PDP、PD1、PD2、PDG、PDE和PDC。垫部PP可以被暴露而不被绝缘层覆盖，从而电连接到柔性印刷电路板FPCB。

柔性印刷电路板FPCB可以将控制器CTL电连接到垫部PP。从控制器CTL传输的信号或电压可以移动通过连接到垫部PP的线DL、PSL、CL1、CL2和CSL。

控制器CTL可以接收垂直同步信号、水平同步信号和时钟信号，以产生用于控制栅极驱动器GD和发光控制驱动器ED的驱动的控制信号，并且所产生的信号可以通过连接到柔性印刷电路板FPCB的布线以及垫PDG和PDE传输到栅极驱动器GD和发光控制驱动器ED。可以通过栅极线GL向每个像素PX提供栅极驱动器GD的栅极信号，并且可以通过发光控制线EML向每个像素PX提供发光控制驱动器ED的发光控制信号。另外，控制器CTL可以通过连接到柔性印刷电路板FPCB的垫PDP和PDC将驱动电压ELVDD和共电压ELVSS分别提供到驱动电压供应线PSL和共电压供应线CSL。可以通过驱动电压线PL向每个像素PX提供驱动电压ELVDD，并且可以向像素PX的对电极提供共电压ELVSS。

数据驱动器DD可以设置在柔性印刷电路板FPCB上。数据驱动器DD可以向每个像素PX提供数据信号。可以通过垫PDD、连接到垫PDD的布线以及连接到布线的数据线DL向每个像素PX提供数据驱动器DD的数据信号。尽管图1示出了其中数据驱动器DD设置在柔性印刷电路板FPCB上的结构，但本发明不限于此。在另一实施例中，数据驱动器DD可以在基底SUB上设置在外围区域PA中。

驱动电压供应线PSL可以在基底SUB上设置在外围区域PA中。例如，驱动电压供应线PSL可以设置在垫部PP与显示区域DA之间。可以通过驱动电压线PL向每个像素PX提供通过连接到垫PDP的驱动电压供应线PSL提供的驱动电压ELVDD。

共电压供应线CSL可以在基底SUB上设置在外围区域PA中，并向像素PX的有机发光元件的对电极(例如，阴极)提供共电压ELVSS。例如，共电压供应线CSL可以具有开环形状的一侧，并且沿基底SUB的除了垫部PP之外的边缘延伸。

第一金属线ML1和第二金属线ML2可以在第二方向DR2上平行于栅极线GL延伸。每条第一金属线ML1和每条第二金属线ML2可以穿过每个像素PX。例如，每条第一金属线ML1和每条第二金属线ML2可以穿过位于对应像素行中的像素PX。

第一连接线CL1和第二连接线CL2可以在基底SUB上设置在外围区域PA中。第一连接线CL1和第二连接线CL2可以在第一方向DR1上平行于数据线DL延伸。

第一连接线CL1可以连接在第一金属线ML1与位于垫部PP中的第一垫PD1之间。第一连接线CL1可以通过第一垫PD1连接到柔性印刷电路板FPCB，并且从控制器CTL产生的第一电压可以通过连接到柔性印刷电路板FPCB的第一垫PD1并通过第一连接线CL1传输到第一金属线ML1。

第二连接线CL2可以连接在第二金属线ML2与位于垫部PP中的第二垫PD2之间。第二连接线CL2可以通过第二垫PD2连接到柔性印刷电路板FPCB，并且从控制器CTL产生的且不同于第一电压的第二电压可以通过连接到柔性印刷电路板FPCB的第二垫PD2并通过第二连接线CL2传输到第二金属线ML2。

在下文中，将参照图2描述根据本发明的一个实施例的显示装置的一个像素PX的电路。

图2是示出根据本发明的一个实施例的显示装置的一个像素的电路图。例如，图2可以示出图1的显示装置的一个像素的示例。

参照图2，根据本发明的一个实施例的显示装置的一个像素PX可以包括像素电路PC和连接到像素电路PC的有机发光元件OLED。像素电路PC可以包括多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7以及电容器Cst。薄膜晶体管T1、T2、T3、T4、T5、T6和T7可以选择性地连接到第一扫描线Sn、第二扫描线Sn-1、第三扫描线Sn-2、发光控制线EML、初始化电压线Vint、数据线DL和驱动电压线PL中的每者。

上述第一金属线ML1可以穿过包括在像素电路PC中的薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的至少一个薄膜晶体管，并且上述第二金属线ML2可以穿过其它薄膜晶体管中的至少一个薄膜晶体管。第一金属线ML1可以与所述至少一个薄膜晶体管的有源图案叠置，并且第二金属线ML2可以与所述其它薄膜晶体管中的所述至少一个薄膜晶体管的有源图案叠置。

第一扫描线Sn、第二扫描线Sn-1、第三扫描线Sn-2和初始化电压线Vint可以包括在上述栅极线GL中。第一扫描线Sn、第二扫描线Sn-1、第三扫描线Sn-2、发光控制线EML、初始化电压线Vint、数据线DL和驱动电压线PL可以包括相同或不同的材料，并且可以在基底SUB上位于相同或不同层上。

薄膜晶体管T1、T2、T3、T4、T5、T6和T7可以包括第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7。

第一薄膜晶体管T1的第一栅电极G1可以连接到第三薄膜晶体管T3的第三漏电极D3、第四薄膜晶体管T4的第四漏电极D4和电容器Cst的一个电极。第一薄膜晶体管T1的第一源电极S1可以连接到第二薄膜晶体管T2的第二漏电极D2和第五薄膜晶体管T5的第五漏电极D5，并且第一漏电极D1可以连接到第三薄膜晶体管T3的第三源电极S3和第六薄膜晶体管T6的第六源电极S6。第一薄膜晶体管T1可以是控制通过有机发光元件OLED的电流的量的驱动薄膜晶体管。第一金属线ML1可以穿过第一薄膜晶体管T1，具体地，第一金属线ML1可以在跨过像素电路PC的同时与第一薄膜晶体管T1的有源图案叠置。

第二薄膜晶体管T2的第二栅电极G2可以连接到第一扫描线Sn。第二薄膜晶体管T2的第二源电极S2可以连接到数据线DL，并且第二漏电极D2可以连接到第一薄膜晶体管T1的第一源电极S1。第二薄膜晶体管T2可以是导通或截止用作驱动薄膜晶体管的第一薄膜晶体管T1的开关薄膜晶体管。

第三薄膜晶体管T3的第三栅电极G3可以连接到第一扫描线Sn。第三薄膜晶体管T3的第三源电极S3可以连接到第一薄膜晶体管T1的第一漏电极D1，并且第三漏电极D3可以连接到第一薄膜晶体管T1的第一栅电极G1。第三薄膜晶体管T3可以是连接在用作驱动薄膜晶体管的第一薄膜晶体管T1的第一漏电极D1与第一栅电极G1之间的补偿薄膜晶体管。第二金属线ML2可以穿过第三薄膜晶体管T3，具体地，第二金属线ML2可以在跨过像素电路PC的同时与第三薄膜晶体管T3的有源图案叠置。

第四薄膜晶体管T4的第四栅电极G4可以连接到第二扫描线Sn-1。第四薄膜晶体管T4的第四源电极S4可以连接到初始化电压线Vint，并且第四漏电极D4可以连接到第一薄膜晶体管T1的第一栅电极G1。第四薄膜晶体管T4可以是使用作驱动薄膜晶体管的第一薄膜晶体管T1的第一栅电极G1初始化的初始化薄膜晶体管。

第五薄膜晶体管T5的第五栅电极G5可以连接到发光控制线EML。第五薄膜晶体管T5的第五源电极S5可以连接到驱动电压线PL，并且第五漏电极D5可以连接到第一薄膜晶体管T1的第一源电极S1。

第六薄膜晶体管T6的第六栅电极G6可以连接到发光控制线EML。第六薄膜晶体管T6的第六源电极S6可以连接到第一薄膜晶体管T1的第一漏电极D1，并且第六漏电极D6可以连接到有机发光元件OLED。第一薄膜晶体管T1可以通过第六薄膜晶体管T6电连接到有机发光元件OLED。第五薄膜晶体管T5和第六薄膜晶体管T6可以是将作为驱动薄膜晶体管的第一薄膜晶体管T1分别电连接到驱动电压线PL和有机发光元件OLED的发光控制薄膜晶体管。

第七薄膜晶体管T7的第七栅电极G7可以连接到第三扫描线Sn-2。第七薄膜晶体管T7的第七源电极S7可以连接到有机发光元件OLED，并且第七漏电极D7可以连接到第四薄膜晶体管T4的第四源电极S4。

薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的全部可以是相同类型的晶体管。在一个实施例中，薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的全部可以是PMOS晶体管。然而，本发明不限于此。在另一实施例中，薄膜晶体管T1、T2、T3、T4、T5、T6和T7中的全部可以是NMOS晶体管。

电容器Cst可以包括连接到第一薄膜晶体管T1的第一栅电极G1和第三薄膜晶体管T3的第三漏电极D3的一个电极以及连接到驱动电压线PL的另一个电极。

有机发光元件OLED可以包括第一电极、位于第一电极上的第二电极以及位于第一电极与第二电极之间的有机发光层。有机发光元件OLED的第一电极可以连接到第七薄膜晶体管T7的第七源电极S7和第六薄膜晶体管T6的第六漏电极D6，并且第二电极可以连接到向其供应共电压ELVSS的共电压供应线CSL。

在下文中，将参照图3和图4描述根据本发明的一个实施例的显示装置的一个像素的布置。

绝缘层可以位于下面描述的位于不同层中的组件之间，并且每个绝缘层可以是有机绝缘层或包括氮化硅、氧化硅等的无机绝缘层。另外，绝缘层可以形成为单层或多层。

图3是示出图2的一个像素的布局图。图4是沿图3的显示装置的线I-I'截取的剖视图。

参照图3和图4，根据本发明的一个实施例的显示装置的一个像素可以包括像素电路和连接到像素电路的有机发光元件OLED，像素电路包括第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、第七薄膜晶体管T7、电容器Cst以及选择性地连接到第一扫描线Sn、第二扫描线Sn-1、第三扫描线Sn-2、发光控制线EML、数据线DL、驱动电压线PL和初始化电压线Vint的栅极桥GB。

第一金属线ML1和第二金属线ML2可以穿过像素电路，并且例如在第二方向DR2上延伸。第一金属线ML1可以与第一薄膜晶体管T1的第一有源图案A1叠置，并且第二金属线ML2可以与第三薄膜晶体管T3的第三有源图案A3叠置。

基底SUB可以是包括玻璃、聚合物、不锈钢等的绝缘基底。在一个实施例中，基底SUB可以包括顺序层叠的第一塑料层PL1、第一阻挡层BL1、第二塑料层PL2和第二阻挡层BL2。例如，第一塑料层PL1和第二塑料层PL2可以包括诸如聚酰亚胺(PI)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚芳酯(PAR)、聚碳酸酯(PC)、聚醚酰亚胺(PEI)或聚醚砜(PS)的塑料，并且第一阻挡层BL1和第二阻挡层BL2可以包括诸如非晶硅(α-Si)、氧化硅(SiOx)或氮化硅(SiNx)的硅化合物。

第一薄膜晶体管T1可以设置在基底SUB上，并且可以包括第一有源图案A1和第一栅电极G1。第一有源图案A1可以包括第一源电极S1、第一沟道C1和第一漏电极D1。第一源电极S1可以连接到第二薄膜晶体管T2的第二漏电极D2和第五薄膜晶体管T5的第五漏电极D5，并且第一漏电极D1可以连接到第三薄膜晶体管T3的第三源电极S3和第六薄膜晶体管T6的第六源电极S6。

第一有源图案A1可以由多晶硅或氧化物半导体形成。氧化物半导体可以包括作为基于钛(Ti)、铪(Hf)、锆(Zr)、铝(Al)、钽(Ta)、锗(Ge)、锌(Zn)、镓(Ga)、锡(Sn)或铟(In)的氧化物和/或它们的复合氧化物的氧化锌(ZnO)、氧化铟镓锌(In-Ga-Zn-O)、氧化铟锌(Zn-In-O)、氧化锌锡(Zn-Sn-O)、氧化铟镓(In-Ga-O)、氧化铟锡(In-Sn-O)、氧化铟锆(In-Zr-O)、氧化铟锆锌(In-Zr-Zn-O)、氧化铟锆锡(In-Zr-Sn-O)、氧化铟锆镓(In-Zr-Ga-O)、氧化铟铝(In-Al-O)、氧化铟锌铝(In-Zn-Al-O)、氧化铟锡铝(In-Sn-Al-O)、氧化铟铝镓(In-Al-Ga-O)、氧化铟钽(In-Ta-O)、氧化铟钽锌(In-Ta-Zn-O)、氧化铟钽锡(In-Ta-Sn-O)、氧化铟钽镓(In-Ta-Ga-O)、氧化铟锗(In-Ge-O)、氧化铟锗锌(In-Ge-Zn-O)、氧化铟锗锡(In-Ge-Sn-O)、氧化铟锗镓(In-Ge-Ga-O)、氧化钛铟锌(Ti-In-Zn-O)和氧化铪铟锌(Hf-In-Zn-O)中的任何一种。第一有源图案A1的第一沟道C1可以沟道掺杂有N型杂质或P型杂质，并且第一源电极S1和第一漏电极D1可以彼此间隔开且第一沟道C1置于它们之间，并且可以掺杂有类型与第一沟道C1中掺杂的掺杂杂质的类型相反的掺杂杂质。

第一栅电极G1可以位于第一有源图案A1的第一沟道C1上，并且可以具有岛形状。第一栅电极G1可以通过穿过接触孔的栅极桥GB连接到第四薄膜晶体管T4的第四漏电极D4和第三薄膜晶体管T3的第三漏电极D3。第一栅电极G1可以与电容器电极CE叠置，并且可以用作第一薄膜晶体管T1的栅电极并且还用作电容器Cst的一个电极。换言之，第一栅电极G1可以与电容器电极CE一起形成电容器Cst。

第一金属线(第一金属层)ML1可以位于第一有源图案A1与基底SUB之间。在下文中，第一金属线ML1和第一金属层ML1将可互换地使用。第一有源图案A1的第一沟道C1可以与第一金属层ML1叠置，并且可以向第一金属层ML1供应第一电压，使得诸如电子或空穴的电荷根据供应到第一金属层ML1的第一电压的极性而在第一有源图案A1的第一沟道C1中累积。因此，可以调节第一薄膜晶体管T1的阈值电压。换言之，可以通过使用第一金属层ML1来减小或增大第一薄膜晶体管T1的阈值电压，并且可以通过调节第一薄膜晶体管T1的阈值电压来改变第一薄膜晶体管T1的驱动范围。

第二薄膜晶体管T2可以设置在基底SUB上，并且可以包括第二有源图案A2和第二栅电极G2。第二有源图案A2可以包括第二源电极S2、第二沟道C2和第二漏电极D2。第二源电极S2可以通过接触孔连接到数据线DL，第二漏电极D2可以连接到第一薄膜晶体管T1的第一源电极S1。作为第二有源图案A2的与第二栅电极G2叠置的沟道区的第二沟道C2可以位于第二源电极S2与第二漏电极D2之间。第二有源图案A2可以连接到第一有源图案A1。

第二有源图案A2的第二沟道C2可以沟道掺杂有N型杂质或P型杂质，并且第二源电极S2和第二漏电极D2可以彼此间隔开且第二沟道C2置于它们之间，并且可以掺杂有类型与第二沟道C2中掺杂的掺杂杂质的类型相反的掺杂杂质。第二有源图案A2可以与第一有源图案A1位于同一层上，由与第一有源图案A1的材料相同的材料形成，并且与第一有源图案A1一体地形成。

第二栅电极G2可以位于第二有源图案A2的第二沟道C2上，并且与第一扫描线Sn一体地形成。在一个实施例中，第二金属线ML2可以不位于第二有源图案A2与基底SUB之间，并且第二有源图案A2的第二沟道C2可以与第二金属线ML2不叠置。在另一实施例中，如图3中所示，第二金属线ML2可以位于第二有源图案A2与基底SUB之间，并且第二有源图案A2的第二沟道C2可以与第二金属线ML2叠置。

第三薄膜晶体管T3可以设置在基底SUB上，并且包括第三有源图案A3和第三栅电极G3。第三有源图案A3可以包括第三源电极S3、第三沟道C3和第三漏电极D3。第三源电极S3可以连接到第一漏电极D1，并且第三漏电极D3可以通过穿过接触孔的栅极桥GB连接到第一薄膜晶体管T1的第一栅电极G1。作为第三有源图案A3的与第三栅电极G3叠置的沟道区的第三沟道C3可以位于第三源电极S3与第三漏电极D3之间。第三有源图案A3可以连接在第一有源图案A1与第一栅电极G1之间。

第三有源图案A3的第三沟道C3可以沟道掺杂有N型杂质或P型杂质，并且第三源电极S3和第三漏电极D3可以彼此间隔开且第三沟道C3置于它们之间，并且可以掺杂有类型与第三沟道C3中掺杂的掺杂杂质的类型相反的掺杂杂质。第三有源图案A3可以与第一有源图案A1和第二有源图案A2位于同一层上，由与第一有源图案A1和第二有源图案A2的材料相同的材料形成，并且与第一有源图案A1和第二有源图案A2一体地形成。

第三栅电极G3可以位于第三有源图案A3的第三沟道C3上，并且与第一扫描线Sn一体地形成。第三栅电极G3可以形成为双栅电极。

第二金属线(第二金属层)ML2可以位于第三有源图案A3与基底SUB之间。在下文中，第二金属线ML2和第二金属层ML2将可互换地使用。第三有源图案A3的第三沟道C3可以与第二金属层ML2叠置，并且可以向第二金属层ML2供应第二电压，使得诸如电子或空穴的电荷根据供应到第二金属层ML2的第二电压的极性而在第三有源图案A3的第三沟道C3中累积。因此，可以调节第三薄膜晶体管T3的阈值电压。换言之，可以通过使用第二金属层ML2来减小或增大第三薄膜晶体管T3的阈值电压，并且可以通过调节第三薄膜晶体管T3的阈值电压来改变第三薄膜晶体管T3的驱动范围。第二电压可以不同于第一电压。

第四薄膜晶体管T4可以位于基底SUB上，并且包括第四有源图案A4和第四栅电极G4。第四有源图案A4可以包括第四源电极S4、第四沟道C4和第四漏电极D4。第四源电极S4可以通过接触孔连接到初始化电压线Vint，第四漏电极D4可以通过穿过接触孔的栅极桥GB连接到第一薄膜晶体管T1的第一栅电极G1。作为第四有源图案A4的与第四栅电极G4叠置的沟道区的第四沟道C4可以位于第四源电极S4与第四漏电极D4之间。第四有源图案A4可以连接在初始化电压线Vint与第一栅电极G1之间，并且连接到第三有源图案A3和第一栅电极G1。

第四有源图案A4的第四沟道C4可以沟道掺杂有N型杂质或P型杂质，并且第四源电极S4和第四漏电极D4可以彼此间隔开且第四沟道C4置于它们之间，并且可以掺杂有类型与第四沟道C4中掺杂的掺杂杂质的类型相反的掺杂杂质。第四有源图案A4可以与第一有源图案A1、第二有源图案A2和第三有源图案A3位于同一层上，由与第一有源图案A1、第二有源图案A2和第三有源图案A3的材料相同的材料形成，并且与第一有源图案A1、第二有源图案A2和第三有源图案A3一体地形成。

第四栅电极G4可以位于第四有源图案A4的第四沟道C4上，并且与第二扫描线Sn-1一体地形成。第四栅电极G4可以形成为双栅电极。

第五薄膜晶体管T5可以设置在基底SUB上，并且包括第五有源图案A5和第五栅电极G5。第五有源图案A5可以包括第五源电极S5、第五沟道C5和第五漏电极D5。第五源电极S5可以通过接触孔连接到驱动电压线PL，第五漏电极D5可以连接到第一薄膜晶体管T1的第一源电极S1。作为第五有源图案A5的与第五栅电极G5叠置的沟道区的第五沟道C5可以位于第五源电极S5与第五漏电极D5之间。第五有源图案A5可以连接在驱动电压线PL与第一有源图案A1之间。

第五有源图案A5的第五沟道C5可以沟道掺杂有N型杂质或P型杂质，并且第五源电极S5和第五漏电极D5可以彼此间隔开且第五沟道C5置于它们之间，并且可以掺杂有类型与第五沟道C5中掺杂的掺杂杂质的类型相反的掺杂杂质。第五有源图案A5可以与第一有源图案A1、第二有源图案A2、第三有源图案A3和第四有源图案A4位于同一层上，由与第一有源图案A1、第二有源图案A2、第三有源图案A3和第四有源图案A4的材料相同的材料形成，并且与第一有源图案A1、第二有源图案A2、第三有源图案A3和第四有源图案A4一体地形成。

第五栅电极G5可以位于第五有源图案A5的第五沟道C5上，并且与发光控制线EML一体地形成。

第六薄膜晶体管T6可以设置在基底SUB上，并且包括第六有源图案A6和第六栅电极G6。第六有源图案A6可以包括第六源电极S6、第六沟道C6和第六漏电极D6。第六源电极S6可以连接到第一薄膜晶体管T1的第一漏电极D1，第六漏电极D6可以通过接触孔连接到有机发光元件OLED的第一电极E1。作为第六有源图案A6的与第六栅电极G6叠置的沟道区的第六沟道C6可以位于第六源电极S6与第六漏电极D6之间。第六有源图案A6可以连接在第一有源图案A1与有机发光元件OLED的第一电极E1之间。

第六有源图案A6的第六沟道C6可以沟道掺杂有N型杂质或P型杂质，并且第六源电极S6和第六漏电极D6可以彼此间隔开且第六沟道C6置于它们之间，并且可以掺杂有类型与第六沟道C6中掺杂的掺杂杂质的类型相反的掺杂杂质。第六有源图案A6可以与第一有源图案A1、第二有源图案A2、第三有源图案A3、第四有源图案A4和第五有源图案A5位于同一层上，由与第一有源图案A1、第二有源图案A2、第三有源图案A3、第四有源图案A4和第五有源图案A5的材料相同的材料形成，并且与第一有源图案A1、第二有源图案A2、第三有源图案A3、第四有源图案A4和第五有源图案A5一体地形成。

第六栅电极G6可以位于第六有源图案A6的第六沟道C6上，并且与发光控制线EML一体地形成。

第七薄膜晶体管T7可以设置在基底SUB上，并且包括第七有源图案A7和第七栅电极G7。第七有源图案A7可以包括第七源电极S7、第七沟道C7和第七漏电极D7。第七源电极S7可以连接到未在图3中示出的另一像素(例如，位于图3中示出的一个像素下方的另一像素)的有机发光元件的第一电极，第七漏电极D7可以连接到第四薄膜晶体管T4的第四源电极S4。作为第七有源图案A7的与第七栅电极G7叠置的沟道区的第七沟道C7可以位于第七源电极S7与第七漏电极D7之间。第七有源图案A7可以连接在有机发光元件的第一电极与第四有源图案A4之间。

第七有源图案A7的第七沟道C7可以沟道掺杂有N型杂质或P型杂质，并且第七源电极S7和第七漏电极D7可以彼此间隔开且第七沟道C7置于它们之间，并且可以掺杂有类型与第七沟道C7中掺杂的掺杂杂质的类型相反的掺杂杂质。第七有源图案A7可以与第一有源图案A1、第二有源图案A2、第三有源图案A3、第四有源图案A4、第五有源图案A5和第六有源图案A6位于同一层上，由与第一有源图案A1、第二有源图案A2、第三有源图案A3、第四有源图案A4、第五有源图案A5和第六有源图案A6的材料相同的材料形成，并且与第一有源图案A1、第二有源图案A2、第三有源图案A3、第四有源图案A4、第五有源图案A5和第六有源图案A6一体地形成。

第七栅电极G7可以位于第七有源图案A7的第七沟道C7上，并且与第三扫描线Sn-2一体地形成。

第一扫描线Sn可以位于第二有源图案A2和第三有源图案A3上，从而在与第二有源图案A2和第三有源图案A3交叉的方向(例如，第二方向DR2)上延伸。第一扫描线Sn可以与第二栅电极G2和第三栅电极G3一体地形成，从而连接到第二栅电极G2和第三栅电极G3。

第二扫描线Sn-1可以与第一扫描线Sn间隔开并且位于第四有源图案A4上，并且在与第四有源图案A4交叉的方向(例如，第二方向DR2)上延伸。第二扫描线Sn-1可以与第四栅电极G4一体地形成，从而连接到第四栅电极G4。

第三扫描线Sn-2可以与第二扫描线Sn-1间隔开并且位于第七有源图案A7上，并且在与第七有源图案A7交叉的方向(例如，第二方向DR2)上延伸。第三扫描线Sn-2可以与第七栅电极G7一体地形成，从而连接到第七栅电极G7。

发光控制线EML可以与第一扫描线Sn间隔开并且位于第五有源图案A5和第六有源图案A6上，并且在与第五有源图案A5和第六有源图案A6交叉的方向(例如，第二方向DR2)上延伸。发光控制线EML可以与第五栅电极G5和第六栅电极G6一体地形成，从而连接到第五栅电极G5和第六栅电极G6。

第一扫描线Sn、第二扫描线Sn-1、第三扫描线Sn-2、发光控制线EML、第一栅电极G1、第二栅电极G2、第三栅电极G3、第四栅电极G4、第五栅电极G5、第六栅电极G6和第七栅电极G7可以位于同一层上，并且由相同的材料形成。同时，在本发明的另一实施例中，第一扫描线Sn、第二扫描线Sn-1、第三扫描线Sn-2、发光控制线EML、第一栅电极G1、第二栅电极G2、第三栅电极G3、第四栅电极G4、第五栅电极G5、第六栅电极G6和第七栅电极G7可以分别选择性地位于不同的层中并由不同的材料形成。

电容器Cst可以包括彼此面对的一个电极和另一个电极且绝缘层位于它们之间。所述一个电极可以是电容器电极CE，所述另一个电极可以是第一栅电极G1。电容器电极CE可以位于第一栅电极G1上，并且通过接触孔连接到驱动电压线PL。电容器电极CE可以与第一栅电极G1一起形成电容器Cst，并且第一栅电极G1和电容器电极CE可以在不同层上由不同或相同的金属形成。

电容器电极CE可以包括与第一栅电极G1的一部分叠置的开口OA，并且栅极桥GB可以通过开口OA连接到第一栅电极G1。电容器电极CE可以与第一金属层ML叠置。

数据线DL可以位于第一扫描线Sn上并且在与第一扫描线Sn交叉的方向(例如，第一方向DR1)上延伸。数据线DL可以通过接触孔连接到第二有源图案A2的第二源电极S2。数据线DL可以在与第一扫描线Sn、第二扫描线Sn-1、第三扫描线Sn-2和发光控制线EML交叉的同时延伸。

驱动电压线PL可以与数据线DL间隔开并且位于第一扫描线Sn上，从而在与第一扫描线Sn交叉的方向(例如，第一方向DR1)上延伸。驱动电压线PL可以通过接触孔连接到电容器电极CE和连接到第一有源图案A1的第五有源图案A5的第五源电极S5。驱动电压线PL可以在与第一扫描线Sn、第二扫描线Sn-1、第三扫描线Sn-2和发光控制线EML交叉的同时延伸。

栅极桥GB可以位于第一扫描线Sn上并且与驱动电压线PL间隔开。栅极桥GB可以通过一个接触孔连接到第三有源图案A3的第三漏电极D3和第四有源图案A4的第四漏电极D4中的每个，并且通过另一个接触孔连接到由电容器电极CE的开口OA暴露的第一栅电极G1。

上述数据线DL、驱动电压线PL和栅极桥GB可以位于同一层上，并且由相同的材料形成。同时，在本发明的另一实施例中，数据线DL、驱动电压线PL和栅极桥GB可以分别选择性地位于不同的层上并由不同的材料形成。

初始化电压线Vint可以位于第二扫描线Sn-1上，并且通过接触孔连接到第四有源图案A4的第四源电极S4。初始化电压线Vint可以与有机发光元件OLED的第一电极E1位于同一层上，并且由相同的材料形成。同时，在本发明的另一实施例中，初始化电压线Vint可以位于与第一电极E1不同的层上，并且由另一种材料形成。

有机发光元件OLED可以包括第一电极E1、有机发光层OL和第二电极E2。第一电极E1可以通过接触孔连接到第六薄膜晶体管T6的第六漏电极D6。有机发光层OL可以位于第一电极E1与第二电极E2之间。第二电极E2可以位于有机发光层OL上。第一电极E1和第二电极E2中的至少一个可以是透光电极、光反射电极和半透光电极中的任何一种，并且从有机发光层OL发射的光可以在第一电极E1和第二电极E2中的至少一个的方向上发射。

覆盖有机发光元件OLED的盖层可以位于有机发光元件OLED上，并且薄膜封装层或封装基底可以位于有机发光元件OLED上且盖层置于有机发光元件OLED与薄膜封装层或封装基底之间。

第一金属层ML1可以位于第一薄膜晶体管T1的第一有源图案A1与基底SUB之间，第二金属层ML2可以位于第三薄膜晶体管T3的第三有源图案A3与基底SUB之间。第一金属层ML1可以与第一有源图案A1的第一沟道C1叠置，第二金属层ML2可以与第三有源图案A3的第三沟道C3叠置。可以向第一金属层ML1供应第一电压，并且可以向第二金属层ML2供应不同于第一电压的第二电压。

第一电压的极性和第二电压的极性可以彼此不同。在一个实施例中，施加到第一金属层ML1的第一电压可以具有负极性，并且施加到第二金属层ML2的第二电压可以具有正极性。例如，第一电压可以为大约-5V至大约-3V，第二电压可以为大约+4V至大约+6V。

当施加到与第一薄膜晶体管T1的第一沟道C1叠置的第一金属层ML1的第一电压不同于施加到与第三薄膜晶体管T3的第三沟道C3叠置的第二金属层ML2的第二电压时，第一薄膜晶体管T1的驱动范围可以不同于第三薄膜晶体管T3的驱动范围。在一个实施例中，第一薄膜晶体管T1的驱动范围可以比第三薄膜晶体管T3的驱动范围宽。

图5是示出薄膜晶体管的s因子根据施加到金属线的电压的变化的曲线图。

参照图5，在与设置在其下方的金属线叠置的薄膜晶体管中，薄膜晶体管的s因子可以根据施加到金属线的电压的变化而变化。在图5中，第一曲线L0示出了未向金属线施加电压，第二曲线L1示出了向金属线施加具有负极性的电压，第三曲线L2示出了向金属线施加具有正极性的电压。“s因子”指薄膜晶体管的电流-电压特性，并且表示当施加等于或小于阈值电压的栅极电压时将漏极电流增加10倍所需的栅极电压。“s因子”通常被称为“亚阈值斜率”。s因子可以与表示薄膜晶体管的源极-漏极电流Ids与栅极电压Vg之间的关系的曲线(在下文中，称为“I-V曲线”)的斜率成比例。

如图5中所示，当向金属线施加具有负极性的电压时，薄膜晶体管的I-V曲线可以从第一曲线L0移动到第二曲线L1以增大I-V曲线的斜率，并且可以增大薄膜晶体管的s因子。另外，当向金属线施加具有正极性的电压时，薄膜晶体管的I-V曲线可以从第一曲线L0移动到第三曲线L2，以减小I-V曲线的斜率，并且可以减小薄膜晶体管的s因子。通常，开关薄膜晶体管或补偿薄膜晶体管对于快速驱动速度而言具有相对小的s因子时是有利的。然而，驱动薄膜晶体管为了减小由于栅极电压分散引起的亮度偏差而具有相对大的s因子时可以是有利的。

图6是示出第一薄膜晶体管T1的驱动范围DR-range根据施加到第一金属线ML1的电压V1的变化的曲线图。图7是示出第三薄膜晶体管T3的驱动范围DR-range根据施加到第二金属线ML2的电压V2的变化的曲线图。

参照图6，第一薄膜晶体管T1的驱动范围DR-range可以随着施加到第一金属线ML1的电压V1的幅值减小而增大。作为驱动薄膜晶体管的第一薄膜晶体管T1的驱动范围DR-range表示驱动薄膜晶体管的对应于最大灰度级的最大栅极-源极电压与驱动薄膜晶体管的对应于最小灰度级的最小栅极-源极电压之间的差，或者表示驱动薄膜晶体管的根据灰度级表示的每一阶的栅极-源极电压之间的差。当驱动薄膜晶体管的栅极-源极电压的驱动范围宽时，可以通过改变栅极-源极电压的幅值来更精确地控制从有机发光元件OLED发射的光的灰度级，从而可以提高显示装置的分辨率并且可以改善显示质量。

如上所述，当施加到第一金属线ML1的第一电压具有负极性(例如，大约-5V至大约-3V)时，第一薄膜晶体管T1可以具有相对宽的驱动范围。当第一电压小于大约-5V时，可以使第一薄膜晶体管T1的驱动范围变宽，但会使第一薄膜晶体管T1的其它特性劣化。当第一电压大于大约-3V时，会使第一薄膜晶体管T1的驱动范围变窄。

参照图7，第三薄膜晶体管T3的驱动范围DR-range可以根据施加到第二金属线ML2的电压V2的幅值而变化。当作为补偿薄膜晶体管的第三薄膜晶体管T3的驱动范围DR-range窄时，可以改善根据从第一扫描线施加的扫描信号而进行操作的第三薄膜晶体管T3的开关功能。

如上所述，当施加到第二金属线ML2的第二电压具有正极性(例如，大约+4V至大约+6V)时，第三薄膜晶体管T3可以具有相对窄的驱动范围。当第二电压小于大约+4V或大于大约+6V时，会使第三薄膜晶体管T3的驱动范围变宽。

返回参照图3和图4，第一金属层ML1和第二金属层ML2可以包括诸如钼(Mo)的金属，但本发明不限于此。可以包括作为诸如导电聚合物的导电材料的另一种材料。第一金属层ML1和第二金属层ML2可以包括相同的材料或包括不同的材料。

因此，在根据本发明的一个实施例的显示装置中，由于向其施加第一电压的第一金属层ML1可以与至少一个薄膜晶体管(例如，第一薄膜晶体管T1)叠置，并且向其施加不同于第一电压的第二电压的第二金属层ML2可以与至少一个其它薄膜晶体管(例如，第三薄膜晶体管T3)叠置，因而单独地调节每个薄膜晶体管的驱动范围，从而可以改善具有彼此不同的功能的薄膜晶体管的特性。

具体地，可以向用作驱动薄膜晶体管的第一薄膜晶体管T1施加具有负极性的第一电压，从而可以使第一薄膜晶体管T1的驱动范围变宽。另外，可以向用作补偿薄膜晶体管的第三薄膜晶体管T3施加具有正极性的第二电压，从而可以使第三薄膜晶体管T3的驱动范围变窄。当第一薄膜晶体管T1的驱动范围变宽时，可以更精确地控制从有机发光元件OLED发射的光的灰度级，并且当第三薄膜晶体管T3的驱动范围变窄时，可以改善第三薄膜晶体管T3的开关功能。

在下文中，将参照图8至图10描述根据本发明的另一实施例的显示装置。

在下文中，将描述与根据本发明的上述一个实施例的显示装置的特征不同的特征。

图8是示出根据本发明的另一实施例的显示装置的一个像素的电路图。例如，图8可以示出图1的显示装置的一个像素的另一示例。

参照图8，根据本发明的另一实施例的显示装置的一个像素PX可以包括像素电路PC和连接到像素电路PC的有机发光元件OLED。像素电路PC可以包括多个薄膜晶体管T1、T2、T3、T4、T5、T6和T7以及电容器Cst。薄膜晶体管T1、T2、T3、T4、T5、T6和T7可以选择性地连接到第一扫描线Sn、第二扫描线Sn-1、第三扫描线Sn-2、发光控制线EML、初始化电压线Vint、数据线DL和驱动电压线PL中的每一条。

第二金属线ML2可以穿过第三薄膜晶体管T3，并且具体地，第二金属线ML2可以在跨过像素电路PC的同时与第三薄膜晶体管T3的有源图案叠置。第二金属线ML2可以连接到驱动电压线PL。

在下文中，将参照图9和图10描述根据本发明的另一实施例的显示装置的一个像素的布置。

图9是示出图8的一个像素的布局图。图10是沿图9的线II-II'截取的剖视图。

参照图9和图10，根据本发明的另一实施例的显示装置的一个像素可以包括像素电路和连接到像素电路的有机发光元件OLED，像素电路包括第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、第七薄膜晶体管T7、电容器Cst以及选择性地连接到第一扫描线Sn、第二扫描线Sn-1、第三扫描线Sn-2、发光控制线EML、数据线DL、驱动电压线PL和初始化电压线Vint的栅极桥GB。

第一金属线ML1和第二金属线ML2可以横穿像素电路并且在例如第二方向DR2上延伸。第一金属线ML1可以与第一薄膜晶体管T1的第一有源图案A1叠置，第二金属线ML2可以与第三薄膜晶体管T3的第三有源图案A3叠置。

在根据本发明的另一实施例的显示装置中，与根据本发明的上述一个实施例的显示装置不同，第二金属线ML2可以电连接到驱动电压线PL。在这种情况下，供应到第二金属线ML2的第二电压可以与供应到驱动电压线PL的驱动电压ELVDD基本相同。在一个实施例中，驱动电压ELVDD可以具有正极性，并且例如，驱动电压ELVDD的幅值可以为大约4.6V。

在一个实施例中，第二金属线ML2和驱动电压线PL可以在位于显示区域DA中的像素PX中彼此电连接。例如，如图9和图10中所示，接触孔CH可以形成在位于第二金属线ML2与驱动电压线PL之间的绝缘层中的在第一方向DR1上延伸的驱动电压线PL与在第二方向DR2上延伸的第二金属线ML2相交所在的部分中，并且第二金属线ML2可以通过接触孔CH与驱动电压线PL接触。

在另一实施例中，第二金属线ML2和驱动电压线PL可以在显示区域DA外部的外围区域PA中彼此电连接。例如，连接到第二金属线ML2的第二连接线CL2可以位于外围区域PA中，并且连接到用于供应驱动电压ELVDD的驱动电压供应线PSL，从而第二金属线ML2可以接收驱动电压ELVDD。

工业实用性

根据本发明的实施例的显示装置可以应用于包括在计算机、笔记本电脑、移动电话、智能电话、智能平板、PMP、PDA、MP3播放器等中的显示装置。

虽然已经参照附图描述了根据本发明的实施例的显示装置，但示出的实施例是示例，并且在不脱离下面的权利要求中描述的本发明的技术精神的情况下，相关技术领域的普通技术人员可以进行修改和变更。

附图标记的描述

SUB：基底

DA：显示区域

PA：外围区域

OLED：有机发光元件

PC：像素电路

T1-T7：晶体管

ML1：第一金属层

ML2：第二金属层

CL1：第一连接线

CL2：第二连接线

PL：驱动电压线