布线电路基板集合体片和其制造方法

技术领域

本发明涉及布线电路基板集合体片和其制造方法。

背景技术

在组装于硬盘驱动器等的带电路的悬挂基板等布线电路基板的制造过程中，从制造效率的观点出发，该制造过程所包含的各工序有时以所谓的卷对卷方式实施。在以卷对卷方式制造布线电路基板的情况下，使用被实施布线电路形成工艺的预定的长条基材，由该长条基材来制作实质上包含多个布线电路基板的集合体片。与利用卷对卷方式的布线电路基板的制造方法有关的技术例如记载于下述专利文献1中。

现有技术文献

专利文献

专利文献1：日本特开2005－85944号公报

发明内容

发明要解决的问题

在布线电路基板的制造过程中，在基材的各产品区域(是通过从基材所具有的框架区域进行切离而成为单个布线电路基板的基材的部分)形成布线图案。布线图案通过加成法、半加成法等经由利用镀敷法使布线图案形成用的导体材料堆积的工序的方法而形成为预定的设计厚度。

然而，以往，即使是通过单个布线图案形成工序(包含单个镀敷工序)形成的布线图案，有时在构成该布线图案的布线的厚度上也存在偏差。具体而言，在形成于各产品区域内的布线图案中，位于其最外侧的布线(最外侧布线)有时比位于内侧的布线(内侧布线)厚。在各产品区域中，在布线图案形成工序中，在比最外侧布线更靠其外侧的位置，未同时形成布线，在最外侧布线的周围同时形成的布线少于在内侧布线的周围同时形成的布线。由于最外侧布线和内侧布线的这样的差异，因此，在上述镀敷工序中，在所使用的镀敷液中，最外侧布线附近的导体材料浓度局部地变高，最外侧布线的导体材料堆积量多于内侧布线的导体材料堆积量。因此，在所形成的布线图案所包含的布线的厚度上产生偏差。

另一方面，在布线电路基板中，存在要求具有包含厚度不同的多种布线的布线图案的情况。在该情况下，对于该布线图案所包含的预定的设计厚度的每种布线，谋求抑制上述厚度偏差。

本发明提供适合于在对于厚度不同的多种布线中的每种布线抑制厚度偏差的同时形成布线图案的布线电路基板集合体片和其制造方法。

用于解决问题的方案

本发明[1]包含一种布线电路基板集合体片，其中，该布线电路基板集合体片具备：基材，其包含产品区域和与该产品区域相邻的框架区域；布线图案，其在所述产品区域中位于所述基材的厚度方向一侧，包含第1布线和比该第1布线厚的第2布线；以及虚设布线图案，其在所述框架区域中位于所述厚度方向一侧，包含第1虚设布线和比该第1虚设布线厚的第2虚设布线。

这样的结构的布线电路基板集合体片适合于：在其制造过程中分别实施并行地形成基材的产品区域上的上述第1布线和框架区域上的上述第1虚设布线的第1工序、以及并行地形成产品区域上的上述第2布线(比第1布线厚)和框架区域上的上述第2虚设布线(比第1虚设布线厚)的第2工序，从而抑制第1布线和第2布线各自的厚度偏差。

具体而言，第1工序适合于：在比形成于产品区域上的第1布线中的位于最外侧的第1布线(最外侧第1布线)更靠其外侧的、与所述产品区域相邻的框架区域上形成第1虚设布线，并在所述产品区域上形成第1布线。这样的第1工序适合于：在利用镀敷法使布线形成用的导体材料堆积的情况下，抑制在所使用的镀敷液中最外侧第1布线形成部位的导体材料浓度和其附近的导体材料浓度局部地变高，从而抑制最外侧第1布线的导体材料堆积量多于其他第1布线的导体材料堆积量。同样地，上述第2工序适合于：在比形成于产品区域上的第2布线中的位于最外侧的第2布线(最外侧第2布线)更靠其外侧的、与所述产品区域相邻的框架区域上形成第2虚设布线，并在所述产品区域上形成第2布线，因而，适合于：抑制在所使用的镀敷液中最外侧第2布线形成部位的导体材料浓度和其附近的导体材料浓度局部地变高，从而抑制最外侧第2布线的导体材料堆积量多于其他第2布线的导体材料堆积量。

本发明[2]在上述[1]所述的布线电路基板集合体片的基础上，所述第2布线具有比所述第1布线大的布线宽度，且所述第2虚设布线具有比所述第1虚设布线大的布线宽度。

这样的结构适合于抑制第1布线和第2布线各自的厚度偏差。

本发明[3]在上述[1]或[2]所述的布线电路基板集合体片的基础上，所述虚设布线图案包含沿着所述产品区域延伸的多个第1虚设布线和沿着所述产品区域延伸的多个第2虚设布线，该多个第1虚设布线和多个第2虚设布线在与它们的延伸方向正交的方向上交替地配置。

这样的结构适合于兼顾框架区域中的第1虚设布线的配置的均等化和第2虚设布线的配置的均等化。

本发明[4]在上述[1]至[3]中任一项所述的布线电路基板集合体片的基础上，所述虚设布线图案包含由所述第1虚设布线和所述第2虚设布线在所述厚度方向上相互堆叠而成的部分。

这样的结构适合于降低框架区域中的虚设布线图案的形成部位面积。

本发明[5]包含一种布线电路基板集合体片的制造方法，其中，该布线电路基板集合体片的制造方法包括：准备包含产品区域和与该产品区域相邻的框架区域的基材的工序；在所述框架区域中的所述基材的厚度方向一侧形成第1虚设布线并在所述产品区域中的所述厚度方向一侧形成第1布线的工序；以及在所述框架区域中的所述厚度方向一侧形成比所述第1虚设布线厚的第2虚设布线并在所述产品区域中的所述厚度方向一侧形成比所述第1布线厚的第2布线的工序。

根据与以上关于上述布线电路基板集合体片叙述的理由相同的理由，本制造方法适合于在抑制厚度不同的多种布线中的每种布线的厚度偏差的同时形成布线图案。

附图说明

图1是本发明的布线电路基板集合体片的一个实施方式的局部俯视图。

图2是图1所示的布线电路基板集合体片的局部放大俯视图。

图3是图2所示的III-III截面的剖视图。

图4是图1所示的布线电路基板集合体片的一个变形例的局部放大俯视图。

图5以相当于图3的截面的变化来表示图1所示的布线电路基板集合体片的制造方法中的一部分的工序。图5A表示准备工序，图5B表示第1绝缘层形成工序，图5C表示第1导体层形成工序。

图6表示接着图5所示的工序之后的工序。图6A表示第2导体层形成工序，图6B表示第2绝缘层形成工序，图6C表示在金属基材形成开口部的工序。

图7是布线电路基板集合体片的变形例的局部剖视图。各变形例的虚设布线图案具有包含由第1虚设布线和第2虚设布线在厚度方向上堆叠而成的部分的形态。

具体实施方式

图1～图3表示作为本发明的布线电路基板集合体片的一个实施方式的集合体片X。图1是集合体片X的局部俯视图。图2是集合体片X的局部放大俯视图。图3是集合体片X中的图2所示的III-III截面的剖视图。

集合体片X具备基材10、基底绝缘层21、覆盖绝缘层22、布线图案30和虚设布线图案40。

基材10在本实施方式中是金属制的柔性基材，具有沿一方向(图1所示的第1方向D1)延伸的长条片形状。基材10的第1方向D1上的长度例如为1m～500m。基材10的与第1方向D1正交的第2方向D2(宽度方向)上的长度(即宽度)例如为1cm～100cm。基材10的厚度(与第1方向D1和第2方向D2正交的方向上的长度)例如为10μm以上，优选为15μm以上，更优选为50μm以上，另外例如为500μm以下，优选为300μm以下。

基材10包含多个产品区域R1和构成各产品区域R1周围的框体的框架区域R2。在基材10中，各产品区域R1和框架区域R2相邻且经由预定数量的连结部(省略图示)连结。各产品区域R1是通过从框架区域R2切离而成为单个布线电路基板的基材的部分，具有与作为制造目标物的布线电路基板的设计对应的俯视形状(在图1中，示例性地图示出各产品区域R1在俯视时为矩形的情况)。

多个产品区域R1在基材10中排列配置。在本实施方式中，预定数量的产品区域R1在第2方向D2上相互隔开间隔地配置成一列而构成产品区域列L，多个产品区域列L在第1方向D1上相互隔开间隔地并列配置。产品区域R1的第1方向D1上的长度例如为1mm～100mm。产品区域R1的第2方向D2上的长度例如为1mm～100mm。另外，构成产品区域列L的产品区域R1的数量例如为1～500。

框架区域R2包含沿着产品区域列L在第2方向D2上延伸的多个延伸部11(第1延伸部)。各延伸部11在第1方向D1上隔着开口部G与产品区域R1相邻。在本实施方式中，产品区域列L和延伸部11在第1方向D1上隔开间隔地交替配置。延伸部11的第1方向D1上的长度(即延伸部11的宽度)例如为0.1mm～50mm。另外，产品区域R1与延伸部11之间的开口部G的第1方向D1上的长度(产品区域R1与延伸部11之间的隔开距离)例如为0.01mm～10mm。

框架区域R2包含沿第1方向D1延伸的多个延伸部12(第2延伸部)。多个延伸部12包含位于基材10的第2方向D2上的两端的两个延伸部12a和位于该延伸部12a之间的延伸部12b。各延伸部12在第2方向D2上隔着开口部G与产品区域R1相邻。延伸部12a的第2方向D2上的长度(即延伸部12a的宽度)例如为0.1mm～50mm。延伸部12b的第2方向D2上的长度(即延伸部12b的宽度)例如为0.1mm～50mm。延伸部12a的宽度优选大于延伸部12b的宽度。另外，产品区域R1与延伸部12之间的开口部G的第2方向D2上的长度(产品区域R1与延伸部12之间的隔开距离)例如为0.01mm～10mm。

作为基材10的材料，例如可举出金属箔。作为金属箔的金属材料，例如，可举出铜、铜合金、不锈钢和铁镍42合金(42Alloy)。作为不锈钢，例如，可举出基于AISI(美国钢铁协会)的标准的SUS304。

如图3所示，基底绝缘层21位于基材10的厚度方向一侧面上。在本实施方式中，基底绝缘层21设于整个产品区域R1和整个框架区域R2。

作为基底绝缘层21的材料，例如，可举出聚酰亚胺、聚醚腈、聚醚砜、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯和聚氯乙烯等树脂材料(作为后述的覆盖绝缘层22的材料，也可举出相同的树脂材料)。基底绝缘层21的厚度例如为1μm以上，优选为3μm以上，另外例如为35μm以下，优选为15μm以下。

在各产品区域R1中，布线图案30处于基材10的厚度方向一侧且位于基底绝缘层21上，布线图案30包含第1布线图案30A和第2布线图案30B。

第1布线图案30A在基底绝缘层21上具有预定的图案形状，如图2中清楚地表示那样，第1布线图案30A包含第1布线31、位于第1布线31的一端的第1端子部32、以及位于第1布线31的另一端的第2端子部33(示例性地图示出第1布线31在第2方向D2上直线地延伸且第1端子部32和第2端子部33在第2方向D2上隔开间隔的形态)。

第1布线31的厚度例如为3μm以上，优选为5μm以上，另外例如为50μm以下，优选为30μm以下。第1布线31的宽度(与第1布线31的延伸方向正交的方向上的尺寸)例如为5μm以上，优选为8μm以上，另外例如为100μm以下，优选为50μm以下。

第1端子部32的厚度和第2端子部33的厚度在本实施方式中与第1布线31的厚度相同，例如为3μm以上，优选为5μm以上，另外例如为50μm以下，优选为30μm以下。第1端子部32和第2端子部33的在第1布线31的延伸方向(在图1和图2中为第2方向D2)上的尺寸分别例如为110μm以上，优选为15μm以上，另外例如为1500μm以下，优选为1000μm以下。第1端子部32和第2端子部33的在第1布线31的宽度方向(在图1和图2中为第1方向D1)上的尺寸分别优选大于第1布线31的宽度，例如为10μm以上，优选为15μm以上，另外例如为1000μm以下，优选为750μm以下。

作为第1布线图案30A的材料，例如，可举出铜、镍、金、焊锡或它们的合金等导体材料，优选使用铜(对于后述的第2布线图案30B、第1虚设布线41和第2虚设布线42的材料，也是同样的)。

第2布线图案30B在基底绝缘层21上具有预定的图案形状，如图2中清楚地表示那样，第2布线图案30B包含第2布线34、位于第2布线34的一端的第3端子部35、以及位于第2布线34的另一端的第4端子部36(示例性地图示出第2布线34在第2方向D2上直线地延伸且第3端子部35和第4端子部36在第2方向D2上隔开间隔的形态。另外，示例性地图示出第1布线图案30A和第2布线图案30B在第1方向D1上交替地配置且并列的形态)。

第2布线34比第1布线31厚。第2布线34的厚度只要大于第1布线31的厚度，则例如为4μm以上，优选为6μm以上，另外例如为60μm以下，优选为40μm以下。第2布线34的厚度相对于第1布线31的厚度的比率例如为1.05以上，优选为1.1以上，更优选为1.2以上，另外例如为10以下，优选为5以下，更优选为3以下。

第2布线34的宽度(与第2布线34的延伸方向正交的方向上的尺寸)优选大于第1布线31的宽度。即，第2布线34优选具有比第1布线31大的布线宽度。第2布线34的宽度例如为6μm以上，优选为9μm以上，另外例如为110μm以下，优选为60μm以下。第2布线34的宽度相对于第1布线31的宽度的比率例如为1.05以上，优选为1.1以上，更优选为1.2以上，另外例如为10以下，优选为7.5以下，更优选为5以下。

第3端子部35的厚度和第4端子部36的厚度在本实施方式中与第2布线34的厚度相同，例如为4μm以上，优选为6μm以上，另外例如为60μm以下，优选为40μm以下。第3端子部35和第4端子部36的在第2布线34的延伸方向(在图1和图2中为第2方向D2)上的尺寸分别例如为10μm以上，优选为15μm以上，另外例如为1500μm以下，优选为1000μm以下。第3端子部35和第4端子部36的在第2布线34的宽度方向(在图1和图2中为第1方向D1)上的尺寸分别优选大于第2布线34的宽度，例如为10μm以上，优选为15μm以上，另外例如为1000μm以下，优选为750μm以下。

在布线图案30中，相邻的第1布线31与第2布线34之间的隔开距离(在图1和图2中为第1方向D1上的隔开距离)例如为3μm以上，优选为5μm以上，另外例如为500μm以下，优选为250μm以下。

在每个产品区域R1中，覆盖绝缘层22以覆盖第1布线31和第2布线34的方式配置在基底绝缘层21的厚度方向一侧面上，且具有预定的图案形状(示例性地图示出覆盖绝缘层22在每个产品区域R1中为矩形的情况。另外，在图1和图2中，用虚线示出第1布线31和第2布线34中被覆盖绝缘层22覆盖的部分)。覆盖绝缘层22不覆盖第1端子部32、第2端子部33、第3端子部35和第4端子部36，这些端子部暴露。

覆盖绝缘层22距基底绝缘层21的高度(从基底绝缘层21到覆盖绝缘层22的图3中的上端的距离)只要大于第1布线31的厚度和第2布线34的厚度，则例如为5μm以上，优选为7μm以上，另外例如为70μm以下，优选为50μm以下。

在框架区域R2中，虚设布线图案40处于基材10的厚度方向一侧且位于基底绝缘层21上，虚设布线图案40包含第1虚设布线41和第2虚设布线42。在本实施方式中，虚设布线图案40位于框架区域R2的延伸部11上。具体而言，在延伸部11上，第1虚设布线41和第2虚设布线42分别沿着产品区域R1在第2方向D2上延伸。另外，第1虚设布线41和第2虚设布线42在第1方向D1上隔开间隔地交替配置且并列(示例性地图示出3个第1虚设布线41和两个第2虚设布线42交替地配置且并列的形态)。

第1虚设布线41如后所述那样是与第1布线31并行地形成的导体层，且与第1布线31相对应。第1虚设布线41优选经由贯通基底绝缘层21的作为导电联络部的通路(省略图示)与金属制的基材10电连接。这样的结构适合于在集合体片X的制造过程中通过电镀法或化学镀法在第1虚设布线41的表面(不与基底绝缘层21接触的表面)形成Ni镀膜等保护镀膜。

另外，第1布线31和第1虚设布线41优选电连接。第1布线31和第1虚设布线41能够经由金属制的基材10电连接。具体而言，通过设置将第1布线31和基材10电连接的第1导电联络部(省略图示)，且设置将第1虚设布线41和基材10电连接的第2导电联络部(省略图示)，能够将第1虚设布线41和第1布线31经由金属制的基材10电连接(第1导电联络部在布线电路基板的制造过程中被切断)。

第1虚设布线41的设计厚度与第1布线31的设计厚度相同。第1虚设布线41的厚度例如为3μm以上，优选为5μm以上，另外例如为50μm以下，优选为30μm以下。第1虚设布线41的宽度(与第1虚设布线41的延伸方向正交的方向上的尺寸)优选与第1布线31的宽度相同。第1虚设布线41的宽度例如为5μm以上，优选为8μm以上，另外例如为100μm以下，优选为50μm以下。

第2虚设布线42如后所述那样是与第2布线34并行地形成的导体层，且与第2布线34相对应。第2虚设布线42优选经由贯通基底绝缘层21的作为导电联络部的通路(省略图示)与金属制的基材10电连接。这样的结构适合于在集合体片X的制造过程中通过电镀法或化学镀法在第2虚设布线42的表面(不与基底绝缘层21接触的表面)形成Ni镀膜等保护镀膜。

另外，第2布线34和第2虚设布线42优选电连接。第2布线34和第2虚设布线42能够经由金属制的基材10电连接。具体而言，通过设置将第2布线34和基材10电连接的第3导电联络部(省略图示)，且设置将第2虚设布线42和基材10电连接的第4导电联络部(省略图示)，能够将第2虚设布线42和第2布线34经由金属制的基材10电连接(第3导电联络部在布线电路基板的制造过程中被切断)。

第2虚设布线42的设计厚度与第2布线34的设计厚度相同。另外，第2虚设布线42比第1虚设布线41厚。第2虚设布线42的厚度例如为4μm以上，优选为6μm以上，另外例如为60μm以下，优选为40μm以下。第2虚设布线42的厚度相对于第1虚设布线41的厚度的比率例如为1.05以上，优选为1.1以上，更优选为1.2以上，另外例如为10以下，优选为5以下，更优选为3以下。

第2虚设布线42的宽度(与第2虚设布线42的延伸方向正交的方向上的尺寸)优选与第2布线34的宽度相同。第2虚设布线42的宽度例如为6μm以上，优选为9μm以上，另外例如为110μm以下，优选为60μm以下。第2虚设布线42的宽度相对于第1虚设布线41的宽度的比率例如为1.05以上，优选为1.1以上，更优选为1.2以上，另外例如为10以下，优选为7.5以下，更优选为5以下。

相邻的第1虚设布线41与第2虚设布线42之间的隔开距离例如为5μm以上，优选为10μm以上，另外例如为1000μm以下，优选为500μm以下。

例如如图4所示，上述覆盖绝缘层22也可以配置为在基底绝缘层21的厚度方向一侧面上具有覆盖第1虚设布线41和第2虚设布线42的部分(在图4中，用虚线表示被覆盖绝缘层22覆盖的第1虚设布线41和第2虚设布线42)。

具有以上的结构的集合体片X能够采用如下卷的形态，该卷是以基材10的形成有布线图案30和虚设布线图案40的那侧的面例如位于外径侧的方式进行卷绕而成的。集合体片X能够以卷的形态进行输送和保管。

图5和图6表示集合体片X的制造方法的一个例子。图5和图6以相当于图3的截面的变化来表示本制造方法。在本制造方法中，对于采用卷的形态的工件以卷对卷方式实施以下的各种处理和加工，从而制造集合体片X。

在本制造方法中，首先，如图5A所示，准备未形成有开口部G的未加工的基材10(准备工序)。该基材10具有被实施加工的第1面10a和与第1面10a相反的那一侧的第2面10b，并包含因之后的开口部G的形成而分离的相邻的产品区域R1和框架区域R2。在本工序中，以卷的形态准备这样的基材10。

接下来，如图5B所示，在基材10的第1面10a上图案形成基底绝缘层21(第1绝缘层形成工序)。在本工序中，首先，在基材10的第1面10a上，涂敷感光性树脂的溶液(清漆)并进行干燥而形成涂膜。接下来，对于基材10上的该涂膜实施隔着预定掩模进行的曝光处理、之后的显影处理、以及之后根据需要进行的烘焙处理。这样一来，在基材10的产品区域R1上和框架区域R2上形成基底绝缘层21。

接下来，如图5C所示，在基底绝缘层21上形成第1布线图案30A(第1布线31、第1端子部32、第2端子部33)和第1虚设布线41(第1导体层形成工序、第1工序)。在本工序中，在框架区域R2中的基材10的厚度方向一侧形成第1虚设布线41，并在产品区域R1中的所述厚度方向一侧形成包含第1布线31的第1布线图案30A。

具体而言，首先，以覆盖基材10的第1面10a和其上的基底绝缘层21的方式通过例如溅射法来形成晶种层。作为晶种层的材料，例如，可举出Cr、Cu、Ni、Ti和它们的合金(作为后述的晶种层的材料，也可举出相同的材料)。接下来，在晶种层上形成抗蚀图案。抗蚀图案具有与第1布线图案30A的图案形状和第1虚设布线41的图案形状相应的形状的开口部。在抗蚀图案的形成中，例如，在将感光性的抗蚀薄膜贴合在晶种层上而形成抗蚀膜之后，对于该抗蚀膜实施隔着预定掩模进行的曝光处理、之后的显影处理、以及之后根据需要进行的烘焙处理(在后述的抗蚀图案的形成中也是同样的)。接下来，通过电镀法，使用镀敷液使铜等导体材料堆积于抗蚀图案的开口部内。接下来，通过蚀刻来去除抗蚀图案。接着，通过蚀刻来去除晶种层中的因抗蚀图案去除而暴露的部分。如以上那样，能够并行地形成第1布线图案30A(第1布线31、第1端子部32、第2端子部33)和第1虚设布线41。

在本工序中，在比形成于产品区域R1上的第1布线31中的位于最外侧的第1布线31(最外侧第1布线31a)更靠其外侧的、与产品区域R1相邻的框架区域R2上形成第1虚设布线41，并在产品区域R1上形成第1布线31。这样的工序适合于：抑制在使用于上述电镀法的镀敷液中最外侧第1布线31a的形成部位的导体材料浓度和其附近的导体材料浓度局部地变高，从而抑制最外侧第1布线31a的导体材料堆积量多于其他第1布线31的导体材料堆积量。即，本工序适合于在抑制第1布线31的厚度偏差的同时形成第1布线31。

在本制造方法中，接下来，如图6A所示，在基底绝缘层21上形成第2布线图案30B(第2布线34、第3端子部35、第4端子部36)和第2虚设布线42(第2导体层形成工序)。在本工序中，在框架区域R2中的基材10的厚度方向一侧形成比第1虚设布线41厚的第2虚设布线42，并在产品区域R1中的所述厚度方向一侧形成比第1布线31厚的、包含第2布线34的第2布线图案30B。

具体而言，首先，以覆盖基材10的第1面10a和其上的基底绝缘层21、第1布线图案30A以及第1虚设布线41的方式，通过例如溅射法来形成晶种层。接下来，在晶种层上形成抗蚀图案。抗蚀图案具有与第2布线图案30B的图案形状和第2虚设布线42的图案形状相应的形状的开口部。接下来，通过电镀法使铜等导体材料堆积于抗蚀图案的开口部内。接下来，通过蚀刻来去除抗蚀图案。接着，通过蚀刻来去除晶种层中的因抗蚀图案去除而暴露的部分。如以上那样，能够并行地形成第2布线图案30B(第2布线34、第3端子部35、第4端子部36)和第2虚设布线42。

在本工序中，在比形成于产品区域R1上的第2布线34中的位于最外侧的第2布线34(最外侧第2布线34a)更靠其外侧的、与产品区域R1相邻的框架区域R2上形成第2虚设布线42，并在产品区域R1上形成第2布线34。这样的工序适合于：抑制在使用于上述电镀法的镀敷液中最外侧第2布线34a的形成部位的导体材料浓度和其附近的导体材料浓度局部地变高，从而抑制最外侧第2布线34a的导体材料堆积量多于其他第2布线34的导体材料堆积量。即，本工序适合于在抑制第2布线34的厚度偏差的同时形成第2布线34。

接下来，如图6B所示，在基底绝缘层21上，形成覆盖布线图案30(第1布线图案30A、第2布线图案30B)的覆盖绝缘层22(第2绝缘层形成工序)。在本工序中，首先，在基材10的第1面10a侧涂敷感光性树脂的溶液(清漆)并进行干燥，从而形成涂膜。接下来，对于该涂膜实施隔着预定掩模进行的曝光处理、之后的显影处理以及之后根据需要进行的烘焙处理。这样一来，能够在每个产品区域R1中形成覆盖绝缘层22。

接下来，如图6C所示，在基材10形成开口部G。在本工序中，通过隔着预定的蚀刻掩模对基材10进行的蚀刻处理，从而在金属制的基材10形成开口部G。作为用于蚀刻处理的蚀刻液，例如使用氯化铁。

例如通过经过以上那样的工序，能够制造出集合体片X。在本制造方法中，也可以在第1导体层形成工序之前实施第2导体层形成工序。在制造出的集合体片X中，通过切断将预定的产品区域R1与框架区域R2之间连结起来的上述连结部(省略图示)，能够将该产品区域R1作为布线电路基板从集合体片X切离。

如上述那样，集合体片X具备基材10、布线图案30和虚设布线图案40，布线图案30位于基材10的产品区域R1的厚度方向一侧并包含第1布线31和第2布线34(比第1布线31厚)，且虚设布线图案40位于基材10的框架区域R2的厚度方向一侧并包含第1虚设布线41和第2虚设布线42(比第1虚设布线41厚)。

这样的结构的集合体片X适合于：在其制造过程中，如上述那样分别实施并行地形成基材10的产品区域R1上的第1布线31和框架区域R2上的第1虚设布线41的第1导体层形成工序、以及并行地形成产品区域R1上的第2布线34(比第1布线31厚)和框架区域R2上的第2虚设布线42(比第1虚设布线41厚)的第2导体层形成工序，从而抑制第1布线31和第2布线34各自的厚度偏差。即，集合体片X适合于在抑制厚度不同的多种布线(第1布线31、第2布线34)中的每种布线的厚度偏差的同时形成布线图案30。

在集合体片X中，优选的是，第2布线34具有比第1布线31大的布线宽度，且第2虚设布线42具有比第1虚设布线41大的布线宽度。这样的结构适合于抑制第1布线31和第2布线34各自的厚度偏差。

在集合体片X中，如上述那样，虚设布线图案40包含沿着产品区域R1延伸的多个第1虚设布线41和多个第2虚设布线42，第1虚设布线41和第2虚设布线42在与它们的延伸方向正交的方向(在图1和图2中为第1方向D1)上交替地配置。这样的结构适合于兼顾框架区域R2中的第1虚设布线41的配置的均等化和第2虚设布线42的配置的均等化。

集合体片X中的虚设布线图案40也可以包含由第1虚设布线41和第2虚设布线42在厚度方向上相互堆叠而成的部分。这样的结构适合于降低框架区域R2中的虚设布线图案40的形成部位面积。图7A～图7F表示虚设布线图案40包含由第1虚设布线41和第2虚设布线42在厚度方向上堆叠而成的部分的情况下的该部分的层叠构造的变化。

在图7A和图7B所示的例子中，第1虚设布线41位于基底绝缘层21的厚度方向一侧面上，第2虚设布线42位于第1虚设布线41的厚度方向一侧面上。在图7A所示的例子中，第2虚设布线42的位于第1虚设布线41上的部分的宽度与第1虚设布线41的宽度相等。在图7B所示的例子中，第2虚设布线42的位于第1虚设布线41上的部分的宽度小于第1虚设布线41的宽度。

在图7C所示的例子中，第1虚设布线41位于基底绝缘层21的厚度方向一侧面上，第2虚设布线42以在基底绝缘层21的厚度方向一侧覆盖第1虚设布线41的方式堆叠于第1虚设布线41。

在图7D和图7E所示的例子中，第2虚设布线42位于基底绝缘层21的厚度方向一侧面上，第1虚设布线41位于第2虚设布线42的厚度方向一侧面上。在图7D所示的例子中，第1虚设布线41的位于第2虚设布线42上的部分的宽度与第2虚设布线42的宽度相等。在图7E所示的例子中，第1虚设布线41的位于第2虚设布线42上的部分的宽度小于第2虚设布线42的宽度。

在图7F所示的例子中，第2虚设布线42位于基底绝缘层21的厚度方向一侧面上，第1虚设布线41以在基底绝缘层21的厚度方向一侧覆盖第2虚设布线42的方式堆叠于第2虚设布线42。

产业上的可利用性

本发明的布线电路基板集合体片例如能够适用于带电路的悬挂基板等布线电路基板的集合体片。

附图标记说明

X、集合体片(布线电路基板集合体片)；10、基材；R1、产品区域；R2、框架区域；21、基底绝缘层；22、覆盖绝缘层；30、布线图案；31、第1布线；34、第2布线；40、虚设布线图案；41、第1虚设布线；42、第2虚设布线。