3D NAND存储器件的制造方法及3D NAND存储器件

技术领域

本发明涉及半导体制造技术领域，特别是涉及一种3D NAND存储器件的制造方法及3D NAND存储器件。

背景技术

3D NAND存储器件是一种堆叠数据单元的技术，目前已可实现32层以上、甚至72层数据单元的堆叠，其克服了平面存储器实际扩展极限的限制，进一步提高了存储容量，降低了每一数据位的存储成本，降低了能耗。

但是，在目前的3D NAND存储器件中，随着堆叠层数的增加，对应的台阶结构比较复杂，修剪刻蚀的工艺过程比较繁琐。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种3D NAND存储器件中台阶结构的制造方法，用于解决上述技术问题。

为实现上述目的及其他相关目的，本发明提供一种3D NAND存储器件的制造方法，包括步骤：

提供衬底，在所述衬底上形成堆叠结构，所述堆叠结构包括第一核心区、第二核心区以及位于所述第一核心区与所述第二核心区之间的台阶区；

刻蚀所述台阶区，形成多个沿第一方向设置的桥结构和位于相邻所述桥结构之间的台阶分区；

刻蚀所述台阶分区，在第二方向形成N个第一台阶子分区，在所述第一方向上形成M个第二台阶子分区，将所述台阶分区划分为至少一个台阶M×N分区，每个所述台阶M×N分区包括M×N个台阶子分区，且所述台阶M×N分区中的M×N个所述台阶子分区的堆叠高度各不相同；

刻蚀所述台阶M×N分区，形成台阶结构；

其中，在所述堆叠结构的堆叠平面内，所述第二方向垂直于所述第一方向，M和N分别为大于等于2的正整数。

可选地，所述堆叠结构由多层堆叠设置的复合层组成所述台阶区包括沿所述第一方向依次排布的第一顶层选择栅区、功能台阶区和第二顶层选择栅区，刻蚀所述台阶区的步骤包括：

在所述堆叠结构上形成阻挡层，同时刻蚀所述第一顶层选择栅区、所述功能台阶区的部分区域和所述第二顶层选择栅区的所在位置，去除对应区域的所述阻挡层及所述阻挡层下的一层所述复合层，在所述功能台阶区上没有被刻蚀的区域中形成所述桥结构，在所述功能台阶区上的刻蚀区域中形成所述台阶分区。

可选地，刻蚀所述台阶分区的步骤包括：

刻蚀所述台阶分区，在所述第二方向上形成N个所述第一台阶子分区，N个所述第一台阶子分区的堆叠高度各不相同，且在N个所述第一台阶子分区沿着堆叠高度由高到低顺序排列时相邻两个所述第一台阶子分区的堆叠高度相差M层所述复合层；

继续刻蚀所述台阶分区，在所述第一方向上形成M个所述第二台阶子分区，M个所述第二台阶子分区的堆叠高度各不相同，且在M个所述第二台阶子分区沿着堆叠高度由高到低顺序排列时相邻两个所述第二台阶子分区的堆叠高度相差1层所述复合层；

其中，沿着所述第一方向相邻且堆叠高度各不相同的M个所述第二台阶子分区和沿着所述第二方向相邻且堆叠高度各不相同的N个所述第一台阶子分区构成一个所述台阶M×N分区。

可选地，每个堆叠高度的所述第一台阶子分区被其它堆叠高度的所述第一台阶子分区分割成多个相互独立的区块，在所述第二方向上形成多个第一单元区域，每个所述第一单元区域内具有N个依次相邻且堆叠高度各不相同的所述第一台阶子分区；每个堆叠高度的所述第二台阶子分区被其它堆叠高度的所述第二台阶子分区分割成多个相互独立的区块，在所述第一方向上形成多个第二单元区域，每个所述第二单元区域内具有M个依次相邻且堆叠高度各不相同的所述第二台阶子分区；使得所述台阶分区被划分为多个所述台阶M×N分区。

可选地，在刻蚀所述台阶分区的同时，还刻蚀所述第一顶层选择栅区和所述第二顶层选择栅区：

刻蚀所述第一顶层选择栅区靠近所述功能台阶区的区域和所述第二顶层选择栅区靠近所述功能台阶区的区域，去除两层所述复合层；

刻蚀所述第一顶层选择栅区中仅被刻蚀掉一层所述复合层的部分区域和所述第二顶层选择栅区中仅被刻蚀掉一层所述复合层的部分区域，去除一层所述复合层。

可选地，当每个所述台阶分区被划分为多个所述台阶M×N分区时，刻蚀所述台阶M×N分区，形成所述台阶结构的步骤包括：

同时修剪刻蚀每个所述台阶分区中的多个所述台阶M×N分区，每次刻蚀去除M×N层所述复合层，在每个所述台阶M×N分区远离所述衬底的部分区域中形成一个台阶单元，在每个所述台阶分区中形成多个所述台阶单元；

削减刻蚀所述台阶分区中的部分所述台阶单元，将其复制到所述台阶M×N分区靠近所述衬底的部分区域中，使得多个所述台阶单元在所述堆叠结构的堆叠方向上相互错开；

其中，每个所述台阶分区中的多个所述台阶单元组成一个台阶子结构，多个所述台阶子结构组成所述台阶结构。

可选地，当每个堆叠高度的所述第一台阶子分区和所述第二台阶子分区均没有被分割成多个相互独立的区块时，每个所述台阶分区仅被划分为一个所述台阶M×N分区，此时，刻蚀所述台阶M×N分区，形成所述台阶结构的步骤包括：

同时刻蚀所述台阶M×N分区中的M×N个所述台阶子分区，在所述台阶M×N分区中形成一个台阶单元，所述台阶单元沿着所述堆叠结构的堆叠方向贯穿所述堆叠结构；

其中，每个所述台阶分区中的所述台阶单元组成一个台阶子结构，多个所述台阶子结构组成所述台阶结构。

可选地，每个所述台阶单元包括M×N个在所述堆叠结构的堆叠平面内呈M×N矩阵设置的台阶子单元，所述台阶子单元包括多个沿所述第一方向依次延伸的功能台阶，且在所述台阶单元内多个所述台阶子单元中同一级所述功能台阶的顶面所处的堆叠高度各不相同。

可选地，所述堆叠结构还包括位于边缘的虚拟台阶区，所述3D NAND存储器件的制造方法还包括步骤：

在所述虚拟台阶区中形成虚拟台阶结构。

此外，为实现上述目的及其他相关目的，本发明还提供一种3D NAND存储器件，包括：

衬底；

堆叠结构，设置在所述衬底上，包括沿第一方向依次排布的第一核心区、台阶区和第二核心区；

存储阵列结构，设置在所述第一核心区和所述第二核心区中；

台阶结构，设置在所述台阶区中，包括多个沿第二方向间隔排布的台阶子结构，相邻两个所述台阶子结构被一个桥结构分隔开，所述桥结构的一端连着所述第一核心区、另一端连着所述第二核心区，所述台阶子结构包括至少一个台阶单元，每个所述台阶单元包括M×N个在所述堆叠结构的堆叠平面内呈M×N矩阵设置的台阶子单元，所述台阶子单元包括多个沿所述第一方向依次延伸的功能台阶，且在每个所述台阶单元内M×N个所述台阶子单元中同一级所述功能台阶的顶面所处的堆叠高度各不相同；

其中，在所述堆叠结构的堆叠平面内，所述第二方向垂直于所述第一方向，M和N分别为大于等于2的正整数。

可选地，所述桥结构沿着所述第一方向设置。

可选地，当所述台阶子结构包括多个台阶单元时，每个所述台阶子结构中的多个所述台阶单元在所述堆叠结构的堆叠方向上相互错开。

可选地，所述3D NAND存储器件还包括虚拟台阶结构，所述堆叠结构还包括位于边缘的虚拟台阶区，所述虚拟台阶结构设置在所述虚拟台阶区中，所述虚拟台阶结构用于物理隔绝。

如上所述，本发明中3D NAND存储器件的制造方法，，具有以下有益效果：

基于设置在堆叠结构中间位置台阶区中的台阶结构，以及同时连接第一核心区和第二核心区的桥结构，能从堆叠结构的中间往第一核心区和第二核心区中后续形成的存储阵列结构进行驱动，实现了台阶结构的双边驱动，对应的驱动电阻降低，有效降低了驱动时间延迟问题；先对台阶区进行刻蚀形成台阶M×N分区，而后基于台阶M×N分区刻蚀形成台阶结构，而台阶M×N分区中M×N个台阶子分区的堆叠高度不同，能同时同步进行修剪刻蚀，一次刻蚀能形成M×N个台阶，节省了修剪刻蚀的工艺步骤，减少了掩膜数量并降低了生产成本。

附图说明

图1显示为一种3D NAND存储器件的结构示意图。

图2显示为本发明实施例中台阶结构的制作方法的步骤示意图。

图3-21显示为本发明实施例中台阶结构的制备工艺流程图。

图22显示为本发明实施例中3D NAND存储器件的结构示意图。

附图标号说明

1 衬底

101、102、103、104 存储阵列结构

2、2' 堆叠结构

200 桥结构

201、202、203、204、205、206 台阶结构

20a 第一两分区台阶

20b 第二两分区台阶

2051 台阶单元

2051a 功能台阶

21 绝缘层

22 伪栅极层

2A1 第一核心区

2A2 第二核心区

2B 台阶区

2B1 第一顶层选择栅区

2B2 功能台阶区

2B3 第二顶层选择栅区

2B21、2B22、2B23 台阶分区

Block 存储区块

M1、M2、M3、M4、M5、M6、M7 掩膜

具体实施方式

发明人研究发现，在采用双层堆栈技术(dual stack)进行3D NAND存储器件的堆叠设计时，随着堆叠层数的增加，用于驱动连接的台阶结构的设计也越来越复杂，台阶层数增加，对应修剪刻蚀的工艺过程越发繁琐；同时，如图1所示，3D NAND存储器件中单个存储阵列采用单边驱动的结构设计，即从存储阵列一侧的台阶结构进行驱动，图1中的台阶结构201、202对存储阵列结构101进行单边驱动，图1中的台阶结构203、204对存储阵列结构102进行单边驱动，随着堆叠层数的增加，堆叠的每一层复合层设计得越来越薄，对应存储阵列结构中存储区块的驱动电阻越来越大，驱动时间延迟问题比较明显。

基于此，本发明提出一种3D NAND存储器件中台阶结构的制作方法：将台阶结构设置在堆叠结构的中间位置，从中间对两边的存储阵列结构进行驱动，以实现双边驱动设计；在形成台阶结构时，先在堆叠结构中形成台阶M×N分区，而台阶M×N分区中M×N个台阶子分区的堆叠高度不同，对台阶M×N分区进行修剪刻蚀时一次刻蚀能形成M×N个台阶，以减少修剪刻蚀的工艺步骤；此外，在形成台阶结构时，先对堆叠结构的上半区域进行修剪刻蚀，而后对堆叠结构上半区域形成的台阶结构的部分区域进行选择刻蚀，将对应的台阶结构刻蚀复制到堆叠结构的下半区域，以进一步减少修剪刻蚀的工艺步骤。

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图2至图22。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“中”、“左”、“右”、“远离”、“靠近”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。

如图2所示，并结合图3-21，本发明提供一种台阶结构的制作方法，其包括步骤：

S1、提供衬底1，并在衬底1上形成堆叠结构2，堆叠结构2包括第一核心区2A1、第二核心区2A2以及位于第一核心区2A1与第二核心区2A2之间的台阶区2B；

S2、刻蚀台阶区2B，形成有多个沿第一方向(X轴正方向)设置的桥结构200和位于相邻桥结构200之间沿第二方向(Y轴正方向)间隔排布的台阶分区2B21、2B22及2B23，桥结构200的一端连着第一核心区2A1、另一端连着第二核心区2A2，相邻两个台阶分区(2B21与2B22，2B22与2B23)被一个桥结构200分隔开；

S3、刻蚀台阶分区2B2i(i取1～3的整数)，在第二方向形成N个第一台阶子分区，在第一方向上形成M个第二台阶子分区，将台阶分区2B2i划分为至少一个台阶M×N分区，每个台阶M×N分区包括M×N个台阶子分区，且台阶M×N分区中的M×N个台阶子分区的堆叠高度各不相同；

S4、刻蚀台阶M×N分区，形成台阶结构205。

其中，在堆叠结构2的堆叠平面(即XY平面)内，第二方向(Y轴正方向)垂直于第一方向(X轴正方向)，M和N分别为大于等于2的正整数。

详细地，在步骤S1中，衬底1可以为单晶硅衬底、Ge衬底、SiGe衬底、SOI衬底或GOI衬底等，可依据器件的实际需求选择合适的半导体材料，在此不作限定。

详细地，在步骤S1中，如图3所示，在衬底1上形成堆叠结构2，堆叠结构2由多层堆叠设置的复合层组成，每层复合层包括一层绝缘层21和一层伪栅极层22，即堆叠结构2由多层交替层叠设置的绝缘层21和伪栅极层22组成。

其中，绝缘层21和伪栅极层22的层数可视情况灵活选择设计；绝缘层21可以是氧化硅、氮氧化硅等材质，伪栅极层22可以是氮化硅等材质。

详细地，在步骤S1中，如图3-图5所示，堆叠结构2包括沿第一方向(X轴正方向)依次排布的第一核心区2A1、台阶区2B和第二核心区2A2；更详细地，如图4及图5所示，台阶区2B包括沿第一方向依次排布的第一顶层选择栅区2B1、功能台阶区2B2和第二顶层选择栅区2B3。

详细地，如图6-图8所示，刻蚀台阶区2B的步骤S2包括：

在堆叠结构2上形成阻挡层3，阻挡层3可以是氮化钛、多晶硅或者Saphira硬掩模等材质，沿着堆叠结构2的堆叠方向(即Z轴方向)，同时刻蚀第一顶层选择栅区2B1、功能台阶区2B2的部分区域和第二顶层选择栅区2B3的所在位置，去除对应区域的阻挡层3及阻挡层3下的一层复合层，在功能台阶区2B2上没有被刻蚀的区域中形成桥结构200，在功能台阶区2B2上的刻蚀区域中形成台阶分区2B21、2B22及2B23。

可以理解的是，在步骤S2中，台阶分区的个数不限于图9-图10所示的三个，可灵活选择。

更详细地，在步骤S2中，利用如图7所示的掩膜M1进行第一次分区刻蚀，选择刻蚀阻挡层3及阻挡层3之下的一层复合层，得到如图8所示的相互独立的台阶分区2B21、2B22及2B23，台阶分区2B21、2B22及2B23沿第二方向间隔排布，台阶分区2B21与台阶分区2B22(台阶分区2B22与台阶分区2B23)被桥结构200分隔开。

与此同时，第一顶层选择栅区2B1和第二顶层选择栅区2B3对应位置的阻挡层3和最顶层的复合层也被刻蚀掉，便于后续刻蚀形成顶层选择栅的台阶。其中，桥结构200对应的阻挡层3作为后续台阶刻蚀的掩膜，能保证桥结构200对应的阻挡层3下面的复合层不会被刻蚀掉；如图8所示，桥结构200沿着第一方向设置，桥结构200的一端连着第一核心区2A1、另一端连着第二核心区2A2，通过桥结构200同时连接第一核心区2A1和第二核心区2A2，使得第一核心区2A1和第二核心区2A2保持连接。

详细地，刻蚀台阶分区2B2i的步骤S3进一步包括：

S31、刻蚀台阶分区2B2i，在第二方向上形成N个第一台阶子分区，N个第一台阶子分区的堆叠高度各不相同，且在N个第一台阶子分区沿着堆叠高度由高到低顺序排列时相邻两个第一台阶子分区的堆叠高度相差M层复合层；

S32、继续刻蚀台阶分区2B2i，在第一方向上形成M个第二台阶子分区，M个第二台阶子分区的堆叠高度各不相同，且在M个第二台阶子分区沿着堆叠高度由高到低顺序排列时相邻两个第二台阶子分区的堆叠高度相差1层复合层；

其中，沿着第一方向相邻且堆叠高度各不相同的M个第二台阶子分区和沿着第二方向相邻且堆叠高度各不相同的N个第一台阶子分区构成一个台阶M×N分区。可选地，每个堆叠高度的第一台阶子分区被其它堆叠高度的第一台阶子分区分割成多个相互独立的区块，在第二方向上形成多个第一单元区域，每个第一单元区域内具有N个依次相邻且堆叠高度各不相同的第一台阶子分区；每个堆叠高度的第二台阶子分区被其它堆叠高度的第二台阶子分区分割成多个相互独立的区块，在第一方向上形成多个第二单元区域，每个第二单元区域内具有M个依次相邻且堆叠高度各不相同的第二台阶子分区；使得台阶分区被划分为多个台阶M×N分区。

详细地，在刻蚀台阶分区2B2i的同时，还刻蚀第一顶层选择栅区2B1和第二顶层选择栅区2B3，形成了顶层选择栅的台阶结构：

S31'、刻蚀第一顶层选择栅区2B1靠近功能台阶区2B2的区域和第二顶层选择栅区2B3靠近功能台阶区2B2的区域，去除两层复合层；

S32'、刻蚀第一顶层选择栅区2B1中仅被刻蚀掉一层复合层的部分区域和第二顶层选择栅区2B3中仅被刻蚀掉一层复合层的部分区域，去除一层复合层。

可选地，当台阶分区2B2i被划分为多个台阶M×N分区时，刻蚀台阶M×N分区，形成台阶结构205的步骤S4包括：

S41、同时修剪刻蚀台阶分区2B2i中的多个台阶M×N分区，每次刻蚀去除M×N层复合层，在每个台阶M×N分区远离衬底1的部分区域中形成一个台阶单元，在台阶分区2B2i中形成多个台阶单元；

S42、削减刻蚀台阶分区2B2i中的部分台阶单元，将其复制到台阶M×N分区靠近衬底1的部分区域中，使得多个台阶单元在堆叠结构2的堆叠方向(即Z轴方向)上相互错开；

其中，台阶分区2B21(2B22或者2B23)中的多个台阶单元组成一个台阶子结构，多个台阶子结构组成台阶结构205。

可选地，当每个堆叠高度的第一台阶子分区和第二台阶子分区均没有被分割成多个相互独立的区块时，台阶分区2B21(2B22或者2B23)仅被划分为一个台阶M×N分区，此时，刻蚀台阶M×N分区，形成台阶结构205的步骤S4包括：

同时刻蚀台阶M×N分区中的M×N个台阶子分区，在台阶M×N分区中形成一个台阶单元，台阶单元沿着堆叠结构2的堆叠方向贯穿堆叠结构2；

其中，台阶分区2B21(2B22或者2B23)中的台阶单元组成一个台阶子结构，多个台阶子结构组成台阶结构205；每个台阶单元包括M×N个在堆叠结构2的堆叠平面内呈M×N矩阵设置的台阶子单元，台阶子单元包括多个沿第一方向依次延伸的功能台阶，且在台阶单元内多个台阶子单元中同一级功能台阶的顶面所处的堆叠高度各不相同。

可选地，在本发明的一个实施例中，M和N的取值均为2，此时，如图9-图12所示，刻蚀台阶分区2B2i的步骤S3”包括：

S31”、沿着堆叠结构2的堆叠方向(即Z轴方向)，同时刻蚀第一顶层选择栅区2B1靠近功能台阶区2B2的区域、台阶分区2B2i的部分区域和第二顶层选择栅区2B3靠近功能台阶区2B2的区域，去除两层复合层，在台阶分区中2B2i上形成至少一个第一两分区台阶20a，第一两分区台阶20a沿着第二方向将台阶分区2B2i划分为堆叠高度不同的两个第一台阶子分区；

S32”、沿着堆叠结构2的堆叠方向(即Z轴方向)，刻蚀第一顶层选择栅区2B1中仅被刻蚀掉一层复合层的部分区域、台阶分区2B2i的部分区域和第二顶层选择栅区2B3中仅被刻蚀掉一层复合层的部分区域进行刻蚀，刻蚀去除一层复合层，在台阶分区2B2i中形成至少一个第二两分区台阶20b，第二两分区20b台阶沿着第一方向将台阶分区2B2i划分为堆叠高度不同的两个第二台阶子分区；

其中，一个第一两分区台阶20a和一个第二两分区台阶20b将台阶分区2B2i划分为一个台阶四分区，即沿着第一方向相邻且堆叠高度各不相同的2个第二台阶子分区和沿着第二方向相邻且堆叠高度各不相同的2个第一台阶子分区构成一个台阶四分区，每个台阶四分区包括四个台阶子分区，且台阶四分区中的四个台阶子分区的堆叠高度各不相同。

更详细地，在步骤S31”中，利用如图9所示的掩膜M2进行刻蚀，在台阶分区2B2i中形成两个如图10所示的第一两分区台阶20a，两个第一两分区台阶20a对称设置，第一两分区20a台阶沿着第二方向将台阶分区2B2i划分为堆叠高度不同的两个第一台阶子分区，两个第一台阶子分区的堆叠高度相差两层复合层。

更详细地，在步骤S32”中，利用如图11所示的掩膜M3进行刻蚀，在台阶分区2B2i中形成八个如图12所示的第二两分区台阶20b，相邻两个第二两分区台阶20b对称设置，第二两分区20b台阶沿着第一方向将台阶分区2B2i划分为堆叠高度不同的两个第二台阶子分区，两个第二台阶子分区的堆叠高度相差1层复合层。

如图12所示，一个第一两分区台阶20a和一个第二两分区台阶20b将台阶分区2B2i划分为一个台阶四分区，每个台阶四分区包括四个台阶子分区，四个台阶子分区的堆叠高度不同，四个台阶子分区的对应堆叠高度分别为Q层复合层、Q+1层复合层、Q+2层复合层、Q+3层复合层。其中，Q为正整数。

与此同时，经过上述刻蚀过程，在第一顶层选择栅区2B1和第二顶层选择栅区2B3中刻蚀形成了顶层选择栅的台阶结构，由后段金属或者独立的驱动控制，如图13所示：首先，利用掩膜M1刻蚀时去除一层复合层，打开了第一层复合层；接着，利用掩膜M2刻蚀时去除一部分区域的两层复合层，打开了第三层复合层；最后，利用掩膜M3刻蚀时去除另一部分区域的局部的一层复合层，打开了第二层复合层。

可以理解的是，台阶分区2B2i中第一两分区台阶20a和第二两分区台阶20b的数目不做限定，可以视后续的刻蚀工艺需求灵活进行调整。

可选地，如图12所示，当第一两分区台阶20a或第二两分区台阶20b的数目为多个时，台阶分区2B2i被划分为多个台阶四分区，此时，刻蚀台阶四分区，形成台阶结构205的步骤S4'包括：

S41'、沿着堆叠结构2的堆叠方向(即Z轴方向)，同时修剪刻蚀台阶分区2B2i中的多个台阶四分区，每次刻蚀去除4层复合层，在每个台阶四分区远离衬底1的部分区域中形成一个台阶单元2051，在台阶分区2B2i中形成多个台阶单元2051；S42'、沿着堆叠结构2的堆叠方向(即Z轴方向)，削减刻蚀台阶分区2B2i中的部分台阶单元2051，将其复制到台阶四分区靠近衬底1的部分区域中，使得多个台阶单元2051在堆叠结构2的堆叠方向上相互错开；

其中，台阶分区2B21(2B22或者2B23)中的多个台阶单元2051组成一个台阶子结构，多个台阶子结构组成台阶结构205。详细地，在步骤S41'中，利用如图14所示的掩膜M4进行修剪刻蚀，刻蚀P(P为正整数)次，得到如图15所示的台阶单元2051，沿着堆叠结构2的堆叠方向看去，台阶单元2051包括四个在堆叠结构2的堆叠平面(即XY平面)内呈2×2矩阵设置的台阶子单元，每个台阶子单元包括多个沿第一方向依次延伸的功能台阶2015a，且在每个台阶单元内四个台阶子单元中同一级功能台阶2015a的顶面所处的堆叠高度各不相同。

其中，由于台阶四分区中四个台阶子分区的堆叠高度两两相差一层复合层，四个台阶子分区的顶层复合层刚好在堆叠结构2的堆叠方向上相互错开，对四个台阶子分区进行修剪刻蚀时，每次刻蚀4层复合层，能同时形成4个不同高度的台阶，打开4层复合层；而具体的刻蚀次数N(或者台阶子单元中功能台阶2051a的个数)和刻蚀得到的台阶单元2051的个数不做限制，可以视刻蚀工艺需求灵活进行调整。

更详细地，如图15所示，对台阶四分区刻蚀形成台阶单元2051，每个台阶子分区刻蚀形成一个台阶子单元，沿第一方向设置的相邻两个台阶子单元中的功能台阶2051a奇偶对称，即：远离第一方向的台阶子单元中从下至上的第奇数个功能台阶2051a上移或者下移一层复合层后，与靠近第一方向的台阶子单元中从下至上的第偶数个功能台阶2051a关于堆叠结构2的堆叠方向对称。

可选地，在步骤S42'中，如图16-图21所示，利用多个掩膜进行削减刻蚀，将台阶分区2B2i中的多个台阶单元2051在堆叠结构2的堆叠方向上错开设置，其包括：

S42'1、利用如图16所示的掩膜M5进行削减刻蚀，刻蚀4*(N+1)层复合层，将台阶分区2B2i中从左到右第一个、第二个、第三个、第四个台阶单元2051向下复制刻蚀，如图17所示；

S42'2、利用如图18所示的掩膜M6进行削减刻蚀，刻蚀8*(N+1)层复合层，将台阶分区2B2i中从左到右第二个、第三个、第六个、第七个台阶单元2051再向下复制刻蚀，如图19所示；

S42'3、利用如图20所示的掩膜M7进行削减刻蚀，刻蚀16*(N+1)层复合层，将台阶分区2B2i中从左到右第三个、第四个、第五个、第六个台阶单元2051再向下复制刻蚀，如图21所示。

最终，得到如图21所示的台阶结构205，台阶结构205包括多个台阶子结构，台阶子结构设置在台阶分区2B2i中，相邻两个台阶子结构被一个桥结构200分隔开，台阶子结构包括多个在堆叠结构2的堆叠方向上相互错开设置的台阶单元2051，台阶单元2051包括四个在堆叠结构2的堆叠平面内呈2×2矩阵设置的台阶子单元，每个台阶子单元包括多个沿第一方向依次延伸的功能台阶2015a。

可选地，当第一两分区台阶20a和第二两分区台阶20b的数目均为一个时，台阶分区2B2i被划分为一个台阶四分区，此时，对台阶四分区进行刻蚀，形成台阶结构205的步骤S4”包括：

沿着堆叠结构2的堆叠方向(即Z轴方向)，同时刻蚀每个台阶四分区中的四个台阶子分区，在台阶四分区中形成一个台阶单元2051，台阶单元2051沿着沿着堆叠结构2的堆叠方向(即Z轴方向)贯穿堆叠结构2；

其中，刻蚀可以采用修剪刻蚀或者削减刻蚀，在此不作限定；台阶分区2B2i中仅刻蚀形成一个台阶单元2051，该台阶单元2051组成一个台阶子结构，多个台阶子结构组成台阶结构205。

详细地，图9-图21针对的是M和N的取值均为2的一种情况，即台阶分区2B2i被划分为台阶四分区，可以理解的是，M和N的取值还可以是其它情况，如M为2、N为3，M为3、N为2，M、N均为3等，只要使得台阶分区2B2i在第一方向和第二方向上均有堆叠高度不同的台阶子分区即可，刻蚀台阶M×N分区时，基于第一方向和第二方向上堆叠高度各不相同的M×N个台阶子分区，每次刻蚀去除M×N复合层就能一次刻蚀形成M×N个台阶，能有效节省刻蚀工艺。

同时，基于上述台阶结构的制作方法，本发明还提供一种3D NAND存储器件的制造方法，如图22所示，其包括步骤：

Stp1、提供衬底1，并在衬底1上形成堆叠结构2，堆叠结构2包括第一核心区2A1、第二核心区2A2以及位于第一核心区2A1与第二核心区2A2之间的台阶区2B；

Stp2、刻蚀台阶区2B，形成多个沿第一方向设置的桥结构200和位于相邻桥结构200之间的沿第二方向间隔排布的台阶分区2B21、2B22及2B23，桥结构200的一端连着第一核心区2A1、另一端连着第二核心区2A2，相邻两个台阶分区(2B21与2B22，2B22与2B23)被一个桥结构200分隔开；

Stp3、刻蚀台阶分区2B2i(i取1～3的整数)，在第二方向形成N个第一台阶子分区，在第一方向上形成M个第二台阶子分区，将台阶分区2B2i划分为至少一个台阶M×N分区，每个台阶M×N分区包括M×N个台阶子分区，且台阶M×N分区中的M×N个台阶子分区的堆叠高度各不相同；

Stp4、刻蚀台阶M×N分区，形成台阶结构205；

Stp5、在第一核心区2A1和第二核心区2A2中形成存储阵列结构103，存储阵列结构103包括多个存储区块Block；

Stp6、将台阶结构205中的台阶与外界控制线电连接。

其中，步骤Stp1-Stp4与步骤S1-S4相同，在此不再赘述；在步骤Stp5中，如图22所示，在第一核心区2A1和第二核心区2A2中形成存储阵列结构103，存储阵列结构103包括多个存储区块Block(图中未示出)，且相邻两个存储区块Block共用一个桥结构200，存储区块Block沿着第一方向延伸，具体的工艺步骤包括导电沟道结构的制作、伪栅极层22的替换(替换成金属栅极层)、共源极的形成等，详细工艺过程可参考现有技术，在此不在赘述。

详细地，步骤Stp4中形成的台阶结构205包括多个台阶子结构，台阶子结构包括多个台阶单元2051，而台阶单元2051包括M×N个台阶子单元(如图21所示的台阶单元2051包括2×2个台阶子单元)，每个台阶子单元包括多个功能台阶2051a，每个功能台阶2051a的顶面暴露出一层伪栅极层22替换后形成的金属栅极层，将台阶结构205中的台阶与外界控制线电连接的步骤Stp6包括：

将外界控制线一一对应电性连接到功能台阶2051a的顶面，使得功能台阶2051a的顶面暴露出的金属栅极层与外界控制线电连接。

其中，需要先后经过绝缘介质层沉积、接触孔刻蚀与填充等过程，在此不再赘述。详细地，堆叠结构2还包括位于边缘的虚拟台阶区，所述3D NAND存储器件的制造方法还包括步骤：

Stp7、在虚拟台阶区中形成虚拟台阶结构。

最终，于本发明的一个实施例中，得到如图21及图22所示的3D NAND存储器件，台阶结构205设置在堆叠结构2的中间，且其包括多个台阶子结构，相邻两个台阶子结构被一个桥结构200分隔开，第一核心区2A1和第二核心区2A2通过桥结构200电连接，第一核心区2A1和第二核心区2A2中形成有存储阵列结构103，通过台阶结构205和桥结构200能同时从堆叠结构2的中间往两边的存储阵列结构103驱动，根据电阻的定义公式R＝ρL/S(其中，R表示电阻，ρ表示电阻的电阻率，L表示电阻的长度，S表示电阻的横截面积)可知，随着传递距离的明显缩短，驱动存储区块Block时的电阻降低为不到单边驱动时的一半，明显改善了驱动时间延迟问题并增强了外界控制线的驱动控制能力。

详细地，如图21及图22所示，该3D NAND存储器件包括：

衬底1；

堆叠结构2，设置在衬底1上，其包括沿第一方向依次排布的第一核心区2A1、台阶区2B和第二核心区2A2；

存储阵列结构103，设置在第一核心区2A1和第二核心区2A2中，包括多个存储区块Block；

台阶结构205，设置在台阶区2B中，包括多个沿第二方向间隔排布的台阶子结构，相邻两个台阶子结构被一个桥结构200分隔开，桥结构200的一端连着第一核心区2A1、另一端连着第二核心区2A2，台阶子结构包括多个台阶单元2051，每个台阶单元包括四个在堆叠结构的堆叠平面内呈2×2矩阵设置的台阶子单元，每个台阶子单元包括多个沿第一方向依次延伸的功能台阶2051a，在每个台阶单元内四个台阶子单元中同一级功能台阶2051a的顶面所处的堆叠高度各不相同；

其中，桥结构200沿着第一方向设置。可以理解的是，同前述内容一样，在台阶结构205中，台阶单元2051的结构不仅限于如图21所示的呈2×2矩阵设置的台阶子单元，台阶单元2051可以是包括M×N个呈M×N矩阵设置的台阶子单元，且台阶单元2051内M×N个台阶子单元中同一级功能台阶2051a的顶面所处的堆叠高度各不相同；其中，M和N分别为大于等于2的正整数。

详细地，如图21所示，每个台阶子结构中的多个台阶单元2051在堆叠结构2的堆叠方向上相互错开；在每个台阶子结构中，沿着第一方向相邻的两个台阶子单元中同一级功能台阶2051a的顶面相差一层复合层的高度，沿着第二方向相邻的两个台阶子单元中同一级功能台阶2051a的顶面相差两层复合层的高度。

可选地，该3D NAND存储器件包括多个堆叠结构，如图22所示的3D NAND存储器件包括两个堆叠结构，即堆叠结构2和2'，在堆叠结构2中，通过台阶结构205对存储阵列结构103进行双边驱动，在堆叠结构2'中，通过台阶结构206对存储阵列结构104进行双边驱动；可以理解的是，该3D NAND存储器件还可以包括四个、六个、八个等多个堆叠结构2；该3DNAND存储器件还包括虚拟台阶结构(用于物理隔绝)，相邻两个堆叠结构被虚拟台阶结构分隔开，该虚拟台阶结构可以设计的非常陡峭，以减小占用面积。

综上所述，在本发明所提供的台阶结构的制作方法、3D NAND存储器件的制造方法及3D NAND存储器件中，台阶结构设置在堆叠结构的中间且其包括多个相互独立的台阶子结构，结合桥结构，实现了台阶结构的双边驱动，有效降低了驱动控制时的电阻，明显改善了驱动时间延迟问题并增强了外界控制线的驱动控制能力；在刻蚀形成台阶分区时，同时形成了顶层选择栅的台阶结构，减少了刻蚀工艺步骤；在形成台阶子结构时，先对台阶区进行刻蚀形成台阶M×N分区，而后基于台阶M×N分区刻蚀形成台阶结构，一次刻蚀能同时形成M×N个台阶，节省了刻蚀的工艺步骤，减少了掩膜数量并降低了生产成本；在形成台阶子结构时，先对台阶分区的上半区域进行修剪刻蚀，而后对修剪刻蚀形成的台阶单元进行削减刻蚀，将对应的台阶单元刻蚀复制到台阶分区的下半区域，进一步节省了修剪刻蚀的工艺步骤，提高了生产效率；且削减刻蚀采用多次分步骤削减刻蚀，降低了修剪刻蚀过程中对阻挡层刻蚀选择比的要求，并降低了桥连接台阶的工艺难度性；形成的台阶单元包括沿着不同方向延伸的副台阶和主台阶，在Y轴方向引入的副台阶能有效降低台阶子结构在X轴方向的长度，同时减少了所需掩膜的数量；隔绝相邻两个堆叠结构的虚拟台阶结构设计得非常陡峭的台阶，能减小其占用面积，弥补了堆叠结构中间加入台阶结构带来的面积增加问题。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。