显示装置及其制造方法

技术领域

本公开的各种实施方式涉及显示装置和制造该显示装置的方法。

背景技术

发光二极管即使在恶劣的环境条件下也可以具有相对令人满意的耐用性，并且在寿命和亮度方面具有优异的性能。

为了将LED应用于照明装置、显示装置等，需要将LED连接到电极，使得可以将电源的电压施加到LED。针对LED的应用目的、减小电极所需空间的方法、或制造LED的方法，已经开展了关于LED和电极之间的布置关系的多种研究。

发明内容

技术问题

本公开的各种实施方式涉及一种能够使超小型发光元件的接触故障最小化并由此提高发光元件的光输出效率的显示装置、以及一种制造该显示装置的方法。

技术方案

根据本公开的实施方式的显示装置可以包括：衬底，包括显示区域和非显示区域；以及多个像素，设置在显示区域上，并且多个像素中的每个包括多个子像素，多个子像素中的每个包括发射区域和非发射区域。每个子像素可以包括像素电路层和显示元件层，像素电路层包括至少一个晶体管，显示元件层包括至少一个发光元件，发光元件配置成发射光并连接到晶体管。

在实施方式中，显示元件层可以包括：第一电极和第二电极，彼此间隔开，且发光元件插置在第一电极和第二电极之间；发光元件，连接在第一电极和第二电极之间；以及平坦化层，设置在像素电路层上，并且与发光元件的相对端中的每个的至少一部分接触。在平面图中，平坦化层可以与第一电极和第二电极中的每个重叠。

在实施方式中，平坦化层的宽度可以等于或大于发光元件的长度。

在实施方式中，在剖视图中，平坦化层的高度可以小于发光元件的直径。

在实施方式中，显示元件层还可以包括：第一绝缘层，配置成包围第一电极和第二电极中的每个的一部分；以及支承层，设置在第一绝缘层上并且配置成支承发光元件。这里，支承层可以以被填充在发光元件的下表面与位于面对下表面的像素电路层上的第一绝缘层之间的形式设置。

在实施方式中，平坦化层和支承层可以一体地设置，并且包括相同的材料。这里，平坦化层和支承层各自包括具有有机材料的有机绝缘层。

在实施方式中，显示元件层还可以包括：第二绝缘层，设置在发光元件的上表面上；第一接触电极，配置成将发光元件的相对端中的任何一端与第一电极连接；以及第二接触电极，配置成将发光元件的相对端中的剩余端与第二电极连接。

在实施方式中，第一接触电极和第二接触电极中的每个可以设置在平坦化层上并且可以与平坦化层重叠。

在实施方式中，第一接触电极和第二接触电极可以设置在相同的层上，并且可以在第二绝缘层上彼此间隔开并且彼此电分离。

在实施方式中，显示元件层还可以包括：第三绝缘层，设置在第一接触电极上；以及第四绝缘层，设置在第二接触电极上。第一接触电极和第二接触电极可以设置在不同的层上，并且彼此电分离。

在实施方式中，显示元件层还可以包括封盖层，封盖层分别设置在第一电极和第一接触电极之间以及第二电极和第二接触电极之间。

在实施方式中，第一绝缘层可以暴露封盖层的在第一电极上的一部分，使得第一电极与第一接触电极电连接，且第一绝缘层可以暴露封盖层的在第二电极上的一部分，使得第二电极与第二接触电极电连接。

在实施方式中，发光元件可以包括发光二极管，发光二极管呈具有微米级或纳米级的圆柱体的形状。

根据本公开的实施方式的制造显示装置的方法可以包括：提供包括多个子像素的衬底，多个子像素中的每个包括发射区域和非发射区域；以及在衬底上形成显示元件层，显示元件层配置成从子像素中的每个的发射区域发射光。

在实施方式中，形成显示元件层可以包括：在子像素中的每个的发射区域中形成彼此间隔开的第一电极和第二电极；在第一电极和第二电极上形成第一绝缘材料层；通过分别对第一电极和第二电极施加相应的对准电压，使多个发光元件对准在第一电极和第二电极之间；通过在衬底的整个表面上沉积第二绝缘材料层并且然后图案化第二绝缘材料层，来形成用于覆盖发光元件和第一绝缘材料层的一部分中的每个的绝缘图案；通过经由灰化工艺去除绝缘图案的一部分，来形成与发光元件重叠并设置在第一绝缘材料层上的平坦化层；形成用于覆盖发光元件的上表面的一部分的第二绝缘层；以及在包括第二绝缘层的衬底上形成第一接触电极和第二接触电极。

在实施方式中，所述方法还可以包括：在形成第一接触电极和第二接触电极之前，通过去除第一绝缘材料层的与第一电极对应的部分以暴露第一电极并去除第一绝缘材料层的与第二电极对应的部分以暴露第二电极，来形成第一绝缘层。

在实施方式中，在平面图中，平坦化层可以与第一电极、第二电极和发光元件中的每个重叠。

在实施方式中，形成平坦化层可以包括：形成支承层，支承层具有将被填充在发光元件的下表面与第一绝缘材料层之间的形状。平坦化层和支承层各自可以包括具有有机材料的有机绝缘层。

有益效果

本公开的各种实施方式可以提供一种能够最小化发光元件的接触故障并因此增强发光元件的光输出效率的显示装置、以及一种制造该显示装置的方法。

本公开的效果不受前述内容的限制，并且本文中预期到其它多种效果。

附图说明

图1a和图1b各自是示意性地示出根据本公开的实施方式的发光元件的立体图。

图2示出了根据本公开的实施方式的显示装置，并且具体地，图2是示出了使用图1a中所示的发光元件作为发光源的显示装置的示意性平面图。

图3a至图3c是示出根据各种实施方式的图2的显示装置的第一子像素至第三子像素中的第一子像素的示例的电路图。

图4a和图4b各自是示意性地示出包括在图2中所示的像素之一中的第一子像素至第三子像素的平面图。

图5是沿着图4b的线I-I'截取的剖视图。

图6示出了图5中所示的分隔壁的另一种形状，并且其是沿着图4b的线I-I'截取的剖视图。

图7是图5的区域EA1的放大剖视图。

图8是示出沿着图4b的线II-II'截取的第一发光元件的剖视图。

图9是沿着图4b的线III-III'截取的剖视图。

图10a至图10o是顺序地示出制造图5的显示装置的方法的剖视图。

图11示意性地示出了根据本公开的实施方式的显示装置，并且其是对应于图4b的线I-I'的剖视图。

图12是图11的区域EA2的放大剖视图。

具体实施方式

由于本公开允许各种变化和多个实施方式，因此将在附图中示出特定实施方式并在书面描述中对其进行详细描述。然而，这并不旨在将本公开限制于特定的实践模式，并且将理解的是，本公开中涵盖不背离本公开的精神和技术范围的所有改变、等同和替代。

在本公开通篇中，在本公开的各个附图和实施方式通篇中，相同的附图标记表示相同的部分。为了清楚地示出，附图中的元件的尺寸可能被放大。将理解的是，虽然本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一个元件区分开。例如，在不背离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。在本公开中，单数形式旨在也包括复数形式，除非上下文另有明确指示。

还将理解的是，当在本说明书中使用时，术语“包含”、“包括”、“具有”等表示所陈述的特征、整体、步骤、操作、元件、部件和/或它们的组合的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、部件和/或它们的组合的存在或添加。此外，当诸如层、膜、区域或板的第一部分设置在第二部分上时，第一部分不仅可以直接设置在第二部分上，而且可以在第一部分和第二部分之间插置有第三部分。此外，当表述为诸如层、膜、区域或板的第一部分形成在第二部分上时，第二部分的在其上形成有第一部分的表面不限于第二部分的上表面，而是可以包括第二部分的诸如侧表面或下表面的其它表面。相反，当诸如层、膜、区域或板的第一部分在第二部分下方时，第一部分不仅可以直接在第二部分下方，而且可以在第一部分和第二部分之间插置有第三部分。

参照附图描述本公开的实施方式和所需细节，以便详细描述本公开，使得本公开所属技术领域的普通技术人员可以容易地实践本公开。

图1a和图1b各自是示意性地示出根据本公开的实施方式的发光元件的立体图。虽然图1a和图1b示出了圆柱形发光元件，但本公开不限于此。

参照图1a和图1b，根据本公开的实施方式的发光元件LD可以包括第一导电半导体层11、第二导电半导体层13以及插置在第一导电半导体层11和第二导电半导体层13之间的有源层12。例如，发光元件LD可以被实施为通过连续堆叠第一导电半导体层11、有源层12和第二导电半导体层13而形成的发射叠层。

在本公开的实施方式中，发光元件LD可以形成为在一个方向上延伸的棒状形状。如果将发光元件LD沿其延伸的方向限定为纵向方向(L)，则发光元件LD可以在延伸方向上具有第一端和第二端。第一导电半导体层11和第二导电半导体层13中的一个可以设置在第一端上，并且第一导电半导体层11和第二导电半导体层13中的另一个可以设置在第二端上。

虽然发光元件LD可以设置成圆柱体的形式，但是本公开不限于此。发光元件LD可以包括在纵向方向L上延伸(即，延伸成具有大于1的纵横比)的棒状形状或杆状形状。例如，发光元件LD的在纵向方向上的长度L可以大于其直径D(或其截面的宽度)。发光元件LD可以包括被制造成具有超小型尺寸的发光二极管，例如，具有对应于微米级或纳米级的长度L和/或直径D。发光元件LD的直径D可以近似处于0.5μm至500μm的范围内，并且发光元件LD的长度L可以近似处于1μm至10μm的范围内。然而，发光元件LD的尺寸不限于此，且可改变发光元件LD的尺寸以满足向其应用发光元件LD的照明装置或自发射显示装置的要求。

第一导电半导体层11可以包括例如至少一个n型半导体层。例如，第一导电半导体层11可以包括半导体层，该半导体层包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料，并且掺杂有诸如Si、Ge或Sn的第一导电掺杂剂。形成第一导电半导体层11的材料不限于此，并且第一导电半导体层11可以由多种其它材料形成。

有源层12可以形成在第一导电半导体层11上，并且可以具有单量子阱结构或多量子阱结构。在本公开的实施方式中，掺杂有导电掺杂剂的包覆层(未示出)可以形成在有源层12上和/或形成在有源层12下方。例如，包覆层可以由AlGaN层或InAlGaN层形成。此外，可以使用诸如AlGaN或AlInGaN的材料来形成有源层12。

如果将具有预定电压或更大电压的电场施加到发光元件LD的相对端，则发光元件LD通过电子-空穴对在有源层12中的复合来发光。

第二导电半导体层13可以设置在有源层12上并且包括与第一导电半导体层11的类型不同的类型的半导体层。例如，第二导电半导体层13可以包括至少一个p型半导体层。例如，第二导电半导体层13可以包括半导体层，该半导体层包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料，并且掺杂有诸如Mg的第二导电掺杂剂。形成第二导电半导体层13的材料不限于此，并且第二导电半导体层13可以由多种其它材料形成。

在本公开的实施方式中，如图1a中所示，除了包括第一导电半导体层11、有源层12和第二导电半导体层13之外，发光元件LD还可以包括设置在第二导电半导体层13上的一个电极层15。此外，在实施方式中，如图1b中所示，除了包括电极层15之外，发光元件LD还可以包括设置在第一导电半导体层11的一端上的另一个电极层16。

虽然电极层15和16中的每个可以由欧姆接触电极形成，但是本公开不限于此。电极层15和16可以包括金属或金属氧化物。例如，铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)、ITO及其氧化物或合金可以单独使用或彼此组合使用。然而，本公开不限于此。

在相应的电极层15和16中包括的材料可以彼此相同或不同。电极层15和16可以是基本上透明的或半透明的。因此，从发光元件LD生成的光可以穿过电极层15和16，并且然后被发射到发光元件LD外部。

在本公开的实施方式中，发光元件LD还可以包括绝缘膜14。然而，在本公开的一些实施方式中，绝缘膜14可以被省略，或者可以设置成仅覆盖第一导电半导体层11、有源层12和第二导电半导体层13中的一些。

如图1a中所示，绝缘膜14可以设置在发光元件LD的除了发光元件LD的相对端中的一个之外的部分上。在这种情况下，绝缘膜14可以仅暴露设置在发光元件LD的第二导电半导体层13的一端上的一个电极层15，并包围除了电极层15之外的多个部件的整个侧表面。这里，绝缘膜14可以允许发光元件LD的至少相对端暴露于外部。例如，绝缘膜14不仅允许设置在第二导电半导体层13的一端上的电极层15暴露于外部，而且允许第一导电半导体层11的一端暴露于外部。

在实施方式中，如图1b中所示，在电极层15和16设置在发光元件LD的相应的相对端上的情况下，绝缘膜14可以允许电极层15和16中的每个的至少一部分暴露于外部。可选地，在实施方式中，可以不设置绝缘膜14。

在本公开的实施方式中，绝缘膜14可以包括透明绝缘材料。例如，绝缘膜14可以包括选自SiO

如果绝缘膜14设置在发光元件LD上，则可以防止发光元件LD的有源层12与第一电极和/或第二电极(未示出)短路。由于绝缘膜14，可以使发光元件LD的表面上的缺陷的出现最小化，由此可以改善发光元件LD的寿命和效率。在多个发光元件LD设置成彼此紧密接触的情况下，绝缘膜14可以防止在发光元件LD之间出现不期望的短路。

发光元件LD可以用作不同显示装置的光源。发光元件LD可以通过表面处理工艺制造。

图2示出了根据本公开的实施方式的显示装置，并且具体地，图2是示出了使用图1a中所示的发光元件作为发光源的显示装置的示意性平面图。

为了进行说明，图2示意性地示出了显示装置的结构，其侧重于在其上显示图像的显示区域。在一些实施方式中，虽然未示出，但是在显示装置中还可以设置至少一个驱动电路(例如，扫描驱动器和数据驱动器)和/或多条线。

参照图1a和图2，根据本公开的实施方式的显示装置可以包括衬底SUB、设置在衬底SUB上并且各自包括至少一个发光元件LD的多个像素PXL、设置在衬底SUB上并且配置成驱动像素PXL的驱动器(未示出)、以及设置成将像素PXL与驱动器连接的线部件(未示出)。

根据驱动发光元件LD的方法，可以将显示装置分类成无源矩阵类型显示装置和有源矩阵类型显示装置。例如，在显示装置被实施为有源矩阵类型的情况下，像素PXL中的每个可以包括配置成控制待提供给发光元件LD的电流的量的驱动晶体管以及配置成向驱动晶体管传输数据信号的开关晶体管。

近来，有源矩阵类型显示装置已经主流化，其能够在考虑分辨率、对比度和工作速度的情况下选择性地接通各个像素PXL。然而，本公开不限于此。例如，像素PXL在其中可被分组接通的无源矩阵类型显示装置也可以使用用于驱动发光元件LD的部件(例如，第一电极和第二电极)。

衬底SUB可以包括显示区域DA和非显示区域NDA。

在实施方式中，显示区域DA可以设置在显示装置的中央区域中，而非显示区域NDA可以设置在显示装置的周边区域中，以便包围显示区域DA。显示区域DA和非显示区域NDA的位置不限于此，并且其位置可以改变。

显示区域DA可以是其中设置有用于显示图像的像素PXL的区域。非显示区域NDA可以是其中设置有用于驱动像素PXL的驱动器和用于将像素PXL联接到驱动器的线部件中的一些的区域。

显示区域DA可以具有多种形状。例如，显示区域DA可以以多种形式设置，诸如包括由直线形成的边的闭合多边形、包括由曲线形成的边的圆、椭圆等、以及包括由直线和曲线形成的边的半圆、半椭圆等。

非显示区域NDA可以设置在显示区域DA的至少一侧处。在本公开的实施方式中，非显示区域NDA可以包围显示区域DA的周边。

衬底SUB可以是刚性或柔性衬底，并且对其材料或特性没有特别限制。例如，衬底SUB可以是由玻璃或强化玻璃制成的刚性衬底，或是通过由塑料或金属制成的薄膜形成的柔性衬底。此外，衬底SUB可以是透明衬底，但其不限于此。例如，衬底SUB可以是半透明衬底、不透明衬底或反射衬底。

像素PXL可以在衬底SUB上设置在显示区域DA中。像素PXL中的每个表示用于显示图像的最小单元，并且可以设置多个像素PXL。

像素PXL中的每个可以包括发光元件LD，其配置成响应于相应的扫描信号和相应的数据信号而被驱动。发光元件LD可以具有对应于纳米级或微米级的小尺寸，并且并联连接到设置成与其相邻的发光元件。发光元件LD可以形成相应的像素PXL的光源。

此外，像素PXL中的每个可以包括多个子像素。例如，每个像素PXL可以包括第一子像素SP1、第二子像素SP2和第三子像素SP3。在实施方式中，第一子像素SP1、第二子像素SP2和第三子像素SP3可以发射不同颜色的光。例如，第一子像素SP1可以是被配置成发射红光的红色子像素，第二子像素SP2可以是被配置成发射绿光的绿色子像素，并且第三子像素SP3可以是被配置成发射蓝光的蓝色子像素。然而，形成每个像素PXL的子像素的颜色、类型和/或数量没有特别限制。例如，可以以多种方式改变从每个子像素发射的光的颜色。虽然在图2中示出了像素PXL在显示区域DA中以条形状和/或矩阵形状布置的实施方式，但是本公开不限于此。例如，显示区域DA可以具有多种公知的像素布置形状。

驱动器可以通过线部件向每个像素PXL提供信号，并且因而控制像素PXL的操作。在图2中，为了便于说明，省略了线部件。

驱动器可以包括：扫描驱动器，其配置成通过扫描线向像素PXL提供扫描信号；发射驱动器，其配置成通过发射控制线向像素PXL提供发射控制信号；数据驱动器，其配置成通过数据线向像素PXL提供数据信号；以及时序控制器。时序控制器可以控制扫描驱动器、发射驱动器和数据驱动器。

图3a至图3c是示出根据各种实施方式的图2的显示装置的第一子像素至第三子像素中的第一子像素的示例的电路图。

参照图3a至图3c，第一子像素至第三子像素中的每个可以配置成有源像素。然而，第一子像素至第三子像素中的每个的类型、配置和/或驱动方法没有特别限制。例如，第一子像素至第三子像素中的每个可以配置成可具有多种已知结构的无源显示装置或有源显示装置的像素。

此外，参照图3a至图3c，第一子像素至第三子像素可以具有基本上相同的结构或类似的结构。在下文中，为了方便，将对第一子像素至第三子像素中的第一子像素进行描述作为代表性示例。

参照图1a、图2和图3a，第一子像素SP1可以包括发射电路EMA和像素驱动电路144，发射电路EMA被配置成生成具有对应于数据信号的亮度的光，像素驱动电路144被配置成驱动发射电路EMA。

在实施方式中，发射电路EMA可以包括多个发光元件LD，所述多个发光元件LD在将对其施加第一驱动电源VDD的电力线和将对其施加第二驱动电源VSS的电力线之间并联连接。第一驱动电源VDD和第二驱动电源VSS可以具有不同的电势。例如，第一驱动电源VDD可以被设置为高电势电源，并且第二驱动电源VSS可以被设置为低电势电源。这里，在第一子像素SP1的发射周期期间，第一驱动电源VDD和第二驱动电源VSS之间的电势差可以被设置为发光元件LD的阈值电压或更大电压。发光元件LD中的每个的第一电极(例如，阳极电极)可以经由像素驱动电路144连接到第一驱动电源VDD。发光元件LD中的每个的第二电极(例如，阴极电极)可以连接到第二驱动电源VSS。

发光元件LD中的每个可以以与由像素驱动电路144控制的驱动电流对应的亮度发射光。

虽然图3a至图3c示出了发光元件LD在待分别向其施加第一驱动电源VDD和第二驱动电源VSS的电力线之间以相同方向(例如，正向)彼此并联连接的实施方式，但本公开不限于此。例如，在实施方式中，发光元件LD中的一些可以在待向其施加第一驱动电源VDD和第二驱动电源VSS的电力线之间以正向连接，而其它发光元件LD可以以反向连接。第一驱动电源VDD和第二驱动电源VSS中的一个可以以交流电压的形式提供。在这种情况下，发光元件LD可以以相同的连接方向组交替地发光。可选地，在实施方式中，第一子像素SP1可以仅包括单个发光元件LD。

在本公开的实施方式中，像素驱动电路144可以包括第一晶体管T1和第二晶体管T2、以及存储电容器Cst。像素驱动电路144的结构不限于图3a中所示的实施方式的结构。

第一晶体管(T1；开关晶体管)的第一电极连接到数据线Dj，并且其第二电极连接到第一节点N1。这里，第一晶体管T1的第一电极和第二电极可以是不同的电极。例如，如果第一电极是源电极，则第二电极是漏电极。第一晶体管T1的栅电极连接到扫描线Si。

当从扫描线Si提供具有能够使第一晶体管T1导通的电压(例如，低电平电压)的扫描信号时，第一晶体管T1导通以将数据线Dj与第一节点N1电连接。这里，相应帧的数据信号被提供给数据线Dj，由此将数据信号传输至第一节点N1。传输至第一节点N1的数据信号可以被充电至存储电容器Cst。

第二晶体管(T2；驱动晶体管)的第一电极连接到第一驱动电源VDD，并且其第二电极电连接到发光元件LD中的每个的第一电极。第二晶体管T2的栅电极连接到第一节点N1。由此，第二晶体管T2可以响应于第一节点N1的电压来控制待提供给发光元件LD的驱动电流的量。

存储电容器Cst的一个电极连接到第一驱动电源VDD，并且其另一个电极连接到第一节点N1。存储电容器Cst被充入与提供给第一节点N1的数据信号对应的电压，并保持所充入的电压，直到提供了后续帧的数据信号为止。

为了进行说明，图3a示出了具有相对简单结构的像素驱动电路144，该像素驱动电路144包括配置成向第一子像素SP1传输数据信号的第一晶体管T1、配置成存储数据信号的存储电容器Cst以及配置成向发光元件LD提供与数据信号对应的驱动电流的第二晶体管T2。

然而，本公开不限于此，并且像素驱动电路144的结构可以以多种方式改变。例如，像素驱动电路144还可以包括至少一个晶体管元件(诸如，配置成补偿第二晶体管T2的阈值电压的晶体管元件、配置成初始化第一节点N1的晶体管元件和/或配置成控制发光元件LD的发射时间的晶体管元件)或其它电路元件(诸如，用于增大第一节点N1的电压的升压电容器)。

此外，虽然图3a示出的是，像素驱动电路144中包括的晶体管(例如，第一晶体管T1和第二晶体管T2)由P型晶体管形成，但是本公开不限于此。换言之，包括在像素驱动电路144中的第一晶体管T1和第二晶体管T2中的至少一个可以改变成N型晶体管。

参照图1a、图2和图3b，根据本公开的实施方式的第一晶体管T1和第二晶体管T2可以由N型晶体管形成。除了由于晶体管类型的变化而导致的一些部件的连接位置的变化之外，图3b中所示的像素驱动电路144的结构和操作与图3a的像素驱动电路144的结构和操作类似。因此，将省略与此相关的详细描述。

在本公开的实施方式中，像素驱动电路144的配置不限于图3a和图3b中所示的实施方式。例如，像素驱动电路144可以以与图3c中所示的实施方式的方式相同的方式配置。

参照图1a、图2和图3c，像素驱动电路144可以连接到第一子像素SP1的扫描线Si和数据线Dj。例如，如果第一子像素SP1设置在显示区域DA的第i行第j列上，则第一子像素SP1的像素驱动电路144可以连接到显示区域DA的第i扫描线Si和第j数据线Dj。

在实施方式中，像素驱动电路144还可以连接到至少一条其它扫描线。例如，设置在显示区域DA的第i行上的第一子像素SP1还可以连接到第i-1扫描线Si-1和/或第i+1扫描线Si+1。

在实施方式中，像素驱动电路144不仅可以连接到第一驱动电源VDD和第二驱动电源VSS，而且可以连接到第三电源。例如，像素驱动电路144也可以连接到初始化电源Vint。

像素驱动电路144可以包括第一晶体管T1至第七晶体管T7以及存储电容器Cst。

第一晶体管(T1；驱动晶体管)的第一电极(例如，源电极)可以经由第五晶体管T5连接到第一驱动电源VDD，并且其第二电极(例如，漏电极)可以经由第六晶体管T6连接到发光元件LD的第一端。第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压控制在第一驱动电源VDD和第二驱动电源VSS之间流经发光元件LD的驱动电流。

第二晶体管(T2；开关晶体管)可以连接在与第一子像素SP1连接的第j数据线Dj和第一晶体管T1的源电极之间。第二晶体管T2的栅电极连接到与第一子像素SP1连接的第i扫描线Si。当从第i扫描线Si提供具有栅极导通电压(例如，低电平电压)的扫描信号时，第二晶体管T2被导通，以将第j数据线Dj电连接到第一晶体管T1的源电极。因此，如果第二晶体管T2导通，则从第j数据线Dj提供的数据信号可以被传输至第一晶体管T1。

第三晶体管T3连接在第一晶体管T1的漏电极和第一节点N1之间。第三晶体管T3的栅电极连接到第i扫描线Si。当从第i扫描线Si提供具有栅极导通电压的扫描信号时，第三晶体管T3被导通，以将第一晶体管T1的漏电极电连接到第一节点N1。因此，当第三晶体管T3导通时，第一晶体管T1可以以二极管的形式连接。

第四晶体管T4可以连接在第一节点N1和初始化电源Vint之间。第四晶体管T4的栅电极连接到前一扫描线，例如，第i-1扫描线Si-1。当具有栅极导通电压的扫描信号被提供给第i-1扫描线Si-1时，第四晶体管T4被导通，使得初始化电源Vint的电压可以被传输至第一节点N1。这里，初始化电源Vint可以具有等于或小于数据信号的最小电压的电压。

第五晶体管T5连接在第一驱动电源VDD和第一晶体管T1之间。第五晶体管T5的栅电极连接到相应的发射控制线，例如第i发射控制线Ei。第五晶体管T5可以在具有栅极截止电压的发射控制信号被提供给第i发射控制线Ei时截止，并且可以在其它情况下导通。

第六晶体管T6连接在第一晶体管T1和发光元件LD的第一端之间。第六晶体管T6的栅电极可以连接到第i发射控制线Ei。第六晶体管T6可以在具有栅极截止电压的发射控制信号被提供给第i发射控制线Ei时截止，并且可以在其它情况下导通。

第七晶体管T7连接在发光元件LD的第一端和初始化电源Vint之间。第七晶体管T7的栅电极连接到下一级的扫描线中的任一条，例如，连接到第i+1扫描线Si+1。当具有栅极导通电压的扫描信号被提供给第i+1扫描线Si+1时，第七晶体管T7可以被导通，使得初始化电源Vint的电压可以提供至发光元件LD的第一端。

存储电容器Cst连接在第一驱动电源VDD和第一节点N1之间。存储电容器Cst可以存储与在每个帧周期期间施加至第一节点N1的数据信号和第一晶体管T1的阈值电压两者对应的电压。

为了方便，图3c示出了第一晶体管T1至第七晶体管T7中的全部由P型晶体管形成，但是本公开不限于此。例如，包括在像素驱动电路144中的第一晶体管T1至第七晶体管T7中的至少一个可以由N型晶体管形成，或者第一晶体管T1至第七晶体管T7中的全部可以由N型晶体管形成。

图4a和图4b各自是示意性地示出包括在图2中所示的像素之一中的第一子像素至第三子像素的平面图。图5是沿着图4b的线I-I'截取的剖视图。图6示出了图5中所示的分隔壁的另一种形状，并且其是沿着图4b的线I-I'截取的剖视图。图7是图5的区域EA1的放大剖视图。图8是示出沿着图4b的线II-II'截取的第一发光元件的剖视图。图9是沿着图4b的线III-III'截取的剖视图。

虽然为了方便，图4a和图4b示出了设置在每个子像素中的多个发光元件在水平方向上对准，但发光元件的对准不限于此。例如，发光元件中的至少一些可以在与水平方向相交的方向上对准。

此外，为了进行说明，已在图4a和图4b中省略了连接到发光元件的晶体管和连接到晶体管的信号线的图示。

此外，虽然图4a和图4b至图9示出了一个像素的简化结构，例如，示出了每个电极仅具有单个电极层，并且每个绝缘层仅具有单个绝缘层，但本公开不限于此。

参照图1a至图9，根据本公开的实施方式的显示装置可以包括衬底SUB，在衬底SUB上设置有多个像素PXL。

像素PXL中的每个可以包括设置在衬底SUB上的第一子像素SP1、第二子像素SP2和第三子像素SP3。在本公开的实施方式中，第一子像素SP1可以是红色子像素，第二子像素SP2可以是绿色子像素，并且第三子像素SP3可以是蓝色子像素。然而，本公开不限于此。在实施方式中，第一子像素SP1可以是绿色子像素或蓝色子像素，第二子像素SP2可以是蓝色子像素或红色子像素，并且第三子像素SP3可以是红色子像素或绿色子像素。

第一子像素SP1至第三子像素SP3中的每个可以包括被配置成发光的发射区域EMA、以及设置在发射区域EMA的周边附近的外围区域PPA。发射区域EMA可以表示从其发射光的区域，并且外围区域PPA可以表示不从其发射光的区域。在本公开的实施方式中，第一子像素SP1至第三子像素SP3中的每个的像素区域可以包括相应子像素的发射区域EMA和外围区域PPA。

衬底SUB、像素电路层PCL和显示元件层DPL可以设置在第一子像素SP1至第三子像素SP3中的每个的像素区域中。

第一子像素SP1至第三子像素SP3中的每个的像素电路层PCL可以包括设置在衬底SUB上的缓冲层BFL、设置在缓冲层BFL上的第一晶体管T1和第二晶体管T2、以及驱动电压线DVL。此外，第一子像素SP1至第三子像素SP3中的每个的像素电路层PCL还可以包括设置在第一晶体管T1和第二晶体管T2以及驱动电压线DVL上的钝化层PSV。

衬底SUB可以包括允许光透射的透明绝缘材料。

衬底SUB可以是刚性衬底。例如，衬底SUB可以是玻璃衬底、石英衬底、玻璃陶瓷衬底和晶体玻璃衬底中的一种。

衬底SUB可以是柔性衬底。这里，衬底SUB可以是包括聚合物有机材料的塑料衬底或膜衬底。例如，衬底SUB可以包括以下中的至少一种：聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三醋酸纤维素以及醋酸丙酸纤维素。然而，构成衬底SUB的材料可以改变，并且包括例如纤维强化塑料(FRP)。

缓冲层BFL可以设置在衬底SUB上并防止杂质扩散到第一晶体管T1和第二晶体管T2中。根据衬底SUB的材料或加工条件，可以省略缓冲层BFL。

第一晶体管T1可以是驱动晶体管，其电连接到设置在相应的子像素的显示元件层DPL中的发光元件LD中的一些，以驱动发光元件LD。第二晶体管T2可以是配置成切换第一晶体管T1的开关晶体管。

第一晶体管T1和第二晶体管T2中的每个可以包括半导体层SCL、栅电极GE以及源电极SE和漏电极DE。

半导体层SCL可以设置在缓冲层BFL上。半导体层SCL可以包括与源电极SE接触的源极区域和与漏电极DE接触的漏极区域。源极区域和漏极区域之间的区域可以是沟道区域。

半导体层SCL可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。沟道区域可以是本征半导体，其是未掺杂的半导体图案。源极区域和漏极区域中的每个可以是掺杂有杂质的半导体图案。

栅电极GE可以设置在半导体层SCL上，且其间插置有栅极绝缘层GI。

源电极SE和漏电极DE可以通过穿过层间绝缘层ILD和栅极绝缘层GI的相应接触孔分别与半导体层SCL的源极区域和漏极区域接触。

在本公开的实施方式中，包括在设置在每个子像素中的像素电路层PCL中的第一晶体管T1和第二晶体管T2中的每个可以由LTPS薄膜晶体管形成，但是本公开不限于此。在一些实施方式中，第一晶体管T1和第二晶体管T2中的每个可以由氧化物半导体薄膜晶体管形成。虽然在本公开的实施方式中已经描述了第一晶体管T1和第二晶体管T2中的每个都是具有顶栅结构的薄膜晶体管的示例，但是本公开不限于此。在实施方式中，第一晶体管T1和第二晶体管T2各自可以是具有底栅结构的薄膜晶体管。

驱动电压线DVL可以设置在层间绝缘层ILD上，但是本公开不限于此。在一些实施方式中，驱动电压线DVL可以设置在包括在像素电路层PCL中的绝缘层的任何一个上。第二驱动电源(图3a的VSS)可以被施加到驱动电压线DVL。

钝化层PSV可以包括暴露第一晶体管T1的漏电极DE的一部分的第一接触孔CH1、以及暴露驱动电压线DVL的一部分的第二接触孔CH2。

第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的显示元件层DPL可以包括设置在钝化层PSV上的分隔壁PW、第一电极REL1和第二电极REL2、第一连接线CNL1和第二连接线CNL2、多个发光元件LD和平坦化层PLL。此外，第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的显示元件层DPL可以选择性地进一步包括与第一电极REL1重叠的至少一个第一接触电极CNE1、和/或与第二电极REL2重叠的至少一个第二接触电极CNE2。例如，如图4a中所示，第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的显示元件层DPL可以不包括第一接触电极CNE1和第二接触电极CNE2。在这种情况下，发光元件LD可以直接连接到第一电极REL1和第二电极REL2。在实施方式中，如图4b中所示，第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的显示元件层DPL可以包括第一接触电极CNE1和第二接触电极CNE2。在这种情况下，发光元件LD可以通过第一接触电极CNE1和第二接触电极CNE2电连接到第一电极REL1和第二电极REL2，或者既电连接和/或物理连接到第一接触电极CNE1和第二接触电极CNE2，又电连接和/或物理连接到第一电极REL1和第二电极REL2。

在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的发射区域EMA中在钝化层PSV上可以设置分隔壁PW。虽然未示出，但是可以在相邻子像素之间的外围区域PPA中形成和/或设置由与分隔壁PW的材料相同的材料形成的像素限定层(或坝层)，以限定每个子像素的发射区域EMA。

分隔壁PW可以与在钝化层PSV上设置成与其相邻的分隔壁PW间隔开预定距离。两个相邻的分隔壁PW可以设置在钝化层PSV上并且彼此间隔开一个发光元件LD的长度L或更多。如图5中所示，分隔壁PW可以包括具有诸如半圆或半椭圆(其宽度从钝化层PSV的一个表面朝向分隔壁PW的上端减小)的剖面形状的曲形表面，但是本公开不限于此。

在实施方式中，分隔壁PW可以如图6中所示具有梯形剖面，其宽度从钝化层PSV的一个表面朝向上减小。在剖视图中，分隔壁PW中的每个的形状不限于上述示例，并且可以在能够提高从发光元件LD中的每个发射的光的效率的范围内以多种方式改变。两个相邻的分隔壁PW可以在钝化层PSV上设置在相同平面上并且具有相同的高度。

第一连接线CNL1可以在第一方向DR1(例如，“水平方向”)上从第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个延伸。第一连接线CNL1可以仅设置在一个相应的子像素中，以便独立地驱动第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个。

第二连接线CNL2可以在与第一连接线CNL1沿其延伸的方向平行的方向上延伸。第二连接线CNL2可以设置成为第一子像素SP、第二子像素SP2和第三子像素SP3共用。因此，第一子像素SP1、第二子像素SP2和第三子像素SP3可以公共地连接到第二连接线CNL2。

第一电极REL1和第二电极REL2中的每个可以设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的发射区域EMA中，并且在与第一方向DR1相交的第二方向DR2(例如，“竖直方向”)上延伸。第一电极REL1和第二电极REL2可以设置在相同的平面上，并且彼此间隔开预定距离。

第一电极REL1可以连接到第一连接线CNL1。详细地，第一电极REL1可以一体地连接到第一连接线CNL1。在本公开的实施方式中，第一电极REL1可以包括在第二方向DR2上从在第一方向DR1上延伸的第一连接线CNL1分支的第1-1电极REL1_1和第1-2电极REL1_2。第1-1电极REL1_1、第1-2电极REL1_2和第一连接线CNL1可以一体地设置，并且彼此电连接和/或物理连接。在第一电极REL1和第一连接线CNL1彼此一体地形成和/或设置的情况下，第一连接线CNL1可以被认为是第一电极REL1的一个区域。然而，本公开不限于此。例如，在一些实施方式中，第一电极REL1和第一连接线CNL1可以单独形成并通过未示出的接触孔、通孔等彼此电连接。

第二电极REL2可以在第二方向DR2上延伸并且与第二连接线CNL2电连接。在本公开的实施方式中，第二电极REL2可以在第二方向DR2上从第二连接线CNL2分支。因此，第二电极REL2和第二连接线CNL2可以一体地设置并且彼此电连接和/或物理连接。在第二电极REL2和第二连接线CNL2彼此一体地形成和/或设置的情况下，第二连接线CNL2可以被认为是第二电极REL2的一个区域。然而，本公开不限于此。例如，在一些实施方式中，第二电极REL2和第二连接线CNL2可以单独形成并通过未示出的接触孔、通孔等彼此电连接。

如图4a中所示，第一电极REL1可以与发光元件LD中的每个的相对端EP1和EP2中的一端重叠，并且与所述一端直接接触，使得第一电极REL1可以电连接和/或物理连接到发光元件LD中的每个。然而，本公开不限于此。例如，如图4b中所示，第一电极REL1可以通过第一接触电极CNE1电连接和/或物理连接到发光元件LD中的每个的相对端EP1和EP2中的任何一端。

此外，如图4a中所示，第二电极REL2可以与发光元件LD中的每个的相对端EP1和EP2中的剩余端重叠，并且与所述剩余端直接接触，使得第二电极REL2可以电连接和/或物理连接到发光元件LD中的每个。然而，本公开不限于此。例如，如图4b中所示，第二电极REL2可以通过第二接触电极CNE2电连接和/或物理连接到发光元件LD中的每个的相对端EP1和EP2中的剩余端。

第一电极REL1和第二电极REL2中的每个可以用作对准电极，以使发光元件LD在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的发射区域EMA中对准。

在使发光元件LD在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的发射区域EMA中对准之前，可以通过第一连接线CNL1将第一对准电压施加到第一电极REL1，并且可以通过第二连接线CNL2将第二对准电压施加到第二电极REL2。第一对准电压和第二对准电压可以具有不同的电压电平。当具有不同电压电平的预定的对准电压分别施加到第一电极REL1和第二电极REL2时，可以在第一电极REL1和第二电极REL2之间形成电场。因此，发光元件LD可以对准在第一电极REL1和第二电极REL2之间。

在平面图中，第二电极REL2可以设置在第1-1电极REL1_1和第1-2电极REL1_2之间，并且可以与第1-1电极REL1_1和第1-2电极REL1_2中的每个间隔开预定距离。第1-1电极REL1_1、第二电极REL2和第1-2电极REL1_2可以交替地设置在钝化层PSV上。

在使发光元件LD在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的发射区域EMA中对准之后，第一电极REL1和第二电极REL2中的每个可以用作用于驱动发光元件LD的驱动电极。

第一电极REL1和第二电极REL2可以由具有预定反射率的材料制成，以允许从发光元件LD中的每个的相对端EP1和EP2发射的光在显示装置的图像沿其显示的方向上(例如，在前向方向上)行进。在本公开的实施方式中，第一电极REL1、第二电极REL2、第一连接线CNL1和第二连接线CNL2可以设置在相同的层上并且由相同的材料形成。

第一电极REL1、第二电极REL2、第一连接线CNL1和第二连接线CNL2可以由具有预定反射率的导电材料形成。导电材料可以包括金属(诸如，Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr)或其合金、导电氧化物(诸如，铟锡氧化物(ITO)、铟锌氧化物(IZO)、锌氧化物(ZnO)或铟锡锌氧化物(ITZO))以及导电聚合物(诸如，PEDOT)。第一电极REL1、第二电极REL2、第一连接线CNL1和第二连接线CNL2中的每个的材料不限于前述材料。

此外，虽然第一电极REL1、第二电极REL2、第一连接线CNL1和第二连接线CNL2中的每个由单层形成，但是本公开不限于此。在实施方式中，第一电极REL1、第二电极REL2、第一连接线CNL1和第二连接线CNL2中的每个可以具有通过堆叠金属、合金、导电氧化物和导电聚合物中的两种或更多种材料而形成的多层结构。第一电极REL1、第二电极REL2、第一连接线CNL1和第二连接线CNL2中的每个可以具有多层结构，该多层结构具有至少两个或更多个层，以使当信号被传输到发光元件LD中的每个的相对端EP1和EP2时由于信号延迟而导致的电压降最小化。

在本公开的实施方式中，由于第一电极REL1和第二电极REL2各自具有与分隔壁PW的形状对应的形状，所以从发光元件LD中的每个的相对端EP1和EP2发射的光可以被第一电极REL1和第二电极REL2反射，并且更有效地在显示装置的前向方向上行进。因此，可以提高从发光元件LD发射的光的效率。

在本公开的实施方式中，分隔壁PW、第一电极REL1和第二电极REL2可以用作反射部件，其使从发光元件LD中的每个发射的光能够在显示装置的前向方向上行进，从而提高发光元件LD的光输出效率。

第一电极REL1和第二电极REL2中的任何一个电极可以是阳极电极，并且另一电极可以是阴极电极。在本公开的实施方式中，第一电极REL1可以是阳极电极，并且第二电极REL2可以是阴极电极。

发光元件LD中的每个可以由发光二极管形成，该发光二极管由具有无机晶体结构的材料制成并且具有例如对应于纳米级或微米级的超小尺寸。发光元件LD可以在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个中对准在第一电极REL1和第二电极REL2之间。

虽然在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的发射区域EMA中设置有至少两个或数十个发光元件LD，但是本公开不限于此。在实施方式中，设置在每个子像素中的发光元件LD的数量可以以多种方式改变。

发光元件LD中的每个可以包括通过在每个发光元件LD的纵向方向(L)上顺序地堆叠第一导电半导体层11、有源层12、第二导电半导体层13和电极层15而形成的发射叠层(或堆叠图案)。此外，发光元件LD中的每个还可以包括绝缘膜14，其包围发射叠层(或堆叠图案)的外周表面。

在本公开的实施方式中，发光元件LD中的每个可以具有圆柱形形状。在这种情况下，每个发光元件LD可以具有与圆柱体的下部分和圆柱体的上部分中的任一个对应的第一端EP1、以及与圆柱体的下部分和圆柱体的上部分中的另一个对应的第二端EP2。第一导电半导体层11和第二导电半导体层13中的任何一个可以设置在每个发光元件LD的第一端EP1上，并且第一导电半导体层11和第二导电半导体层13中的另一个可以设置在每个发光元件LD的第二端EP2上。

在本公开的实施方式中，发光元件LD中的每个可以发射彩色光和/或白光中的任何一种光。发光元件LD中的每个可以对准在第一电极REL1和第二电极REL2之间，使得纵向方向(L)平行于第一方向DR1。发光元件LD可以被分成对准在第1-1电极REL1_1和第二电极REL2之间的多个第一发光元件LD1、以及对准在第二电极REL2和第1-2电极REL1_2之间的多个第二发光元件LD2。

用于覆盖发光元件LD中的每个的上表面的一部分的第二绝缘层INS2可以设置在发光元件LD上。因此，发光元件LD中的每个的相对端EP1和EP2可以暴露于外部。具体地，如图7中所示，第二绝缘层INS2可以覆盖第一发光元件LD1的上表面LD1_a的一部分(详细地，覆盖第一发光元件LD1的有源层12)，并且允许第一发光元件LD1的相对端EP1和EP2暴露于外部。

第二绝缘层INS2可以包括由无机材料形成的无机绝缘层，并且可以将对准在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的发射区域EMA中的发光元件LD中的每个固定。

第一绝缘层INS1可以设置在钝化层PSV和发光元件LD中的每个之间。

第一绝缘层INS1可以在每个子像素的发射区域EMA中形成和/或设置在位于第一电极REL1和第二电极REL2之间的发光元件LD中的每个下方。在每个子像素的发射区域EMA中，第一绝缘层INS1可以被填充到钝化层PSV和发光元件LD中的每个之间的空间中，以稳定地支承发光元件LD并防止发光元件LD从钝化层PSV被去除。

此外，在每个子像素的发射区域EMA中，第一绝缘层INS1可以暴露第一电极REL1的一个区域，并且覆盖除了暴露区域之外的剩余区域，以保护第一电极REL1的剩余区域。此外，第一绝缘层INS1可以暴露第二电极REL2的一个区域，并且覆盖除了暴露区域之外的剩余区域，以保护第二电极REL2的剩余区域。这里，在如图4b中所示的每个子像素的显示元件层DPL包括第一接触电极CNE1和第二接触电极CNE2的情况下，第一电极REL1的一个区域可以表示与第一接触电极CNE1电接触和/或物理接触的区域，并且第二电极REL2的一个区域可以表示与第二接触电极CNE2电接触和/或物理接触的区域。

此外，第一绝缘层INS1可以在每个子像素的外围区域PPA中形成和/或设置在第一连接线CNL1和第二连接线CNL2中的每个上，以便覆盖第一连接线CNL1和第二连接线CNL2并保护第一连接线CNL1和第二连接线CNL2。

第一绝缘层INS1可以由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层形成。虽然在本公开的实施方式中，第一绝缘层INS1可以由在保护发光元件LD免受像素电路层PCL影响方面具有优势的无机绝缘层形成，但是本公开不限于此。在实施方式中，第一绝缘层INS1可以由在发光元件LD的支承表面的平坦化方面具有优势的有机绝缘层形成。

平坦化层PLL可以在每个子像素的发射区域EMA中设置在第一电极REL1和第二电极REL2之间，并且与第一电极REL1和第二电极REL2中的每个部分地重叠。平坦化层PLL可以具有在第二方向DR2上延伸的杆形状，并且可以对应于发光元件LD中的每个。

平坦化层PLL可以被分成与发光元件LD中的每个重叠的一个区域A(下文中，称为“第一区域”)、以及除了第一区域A之外的剩余区域B(下文中，称为“第二区域”)。第二区域B可以表示不与发光元件LD中的每个重叠的区域，并且换言之，第二区域B可以表示在其上不形成和/或设置发光元件LD的区域。

为了进行说明，首先描述第一区域A，并且然后描述第二区域B。

在第一区域A中，可以在第一发光元件LD1的第一端EP1和第1-1电极REL1_1之间以及第一发光元件LD1的第二端EL2和第二电极REL2之间在第一绝缘层INS1上形成和/或设置平坦化层PLL。

在以下实施方式中，为了进行说明，设置在第一发光元件LD1的第一端EP1和第1-1电极REL1_1之间的平坦化层PLL将被称为第一平坦化层PLL，并且设置在第一发光元件LD1的第二端EP2和第二电极REL2之间的平坦化层PLL将被称为第二平坦化层PLL。

第一平坦化层PLL和第二平坦化层PLL可以一体地设置并且同时形成。在一体地设置第一平坦化层PLL和第二平坦化层PLL的情况下，第一平坦化层PLL和第二平坦化层PLL中的任何一个平坦化层PLL可以被认为是另一个平坦化层PLL的一个区域。

第一平坦化层PLL可以在第一绝缘层INS1上设置在第1-1电极REL1_1和第一发光元件LD1的第一端EP1之间，并且与第一发光元件LD1的第一侧壁11a的至少一部分接触。这里，第一发光元件LD1的第一侧壁11a可以是表示设置在第一发光元件LD1的第一端EP1上的第一导电半导体层11的下表面，并且第一侧壁11a可以是与第一发光元件LD1的下表面LD1_b连续的表面。

在本公开的实施方式中，第一平坦化层PLL可以与第1-1电极REL1_1和第1-1接触电极CNE1_1中的每个重叠，并且设置在第1-1电极REL1_1和第1-1接触电极CNE1_1之间。详细地，如图7中所示，第一平坦化层PLL可以设置在位于第1-1电极REL1_1上的第一绝缘层INS1上，并且第1-1接触电极CNE1_1可以直接形成和/或设置在第一平坦化层PLL上。

第二平坦化层PLL可以在第一发光元件LD1的第二端EP2和第二电极REL2之间设置在第一绝缘层INS1上，并且与第一发光元件LD1的第二侧壁15a的至少一部分接触。这里，第一发光元件LD1的第二侧壁15a可以表示设置在第一发光元件LD1的第二端EP2上的电极层15的上表面或第一导电半导体层13的上表面，并且第二侧壁15a可以是与第一发光元件LD1的下表面LD1_b连续的表面。

在本公开的实施方式中，第二平坦化层PLL可以与第二电极REL2和第二接触电极CNE2中的每个重叠，并且设置在第二电极REL2和第二接触电极CNE2之间。详细地，如图7中所示，第二平坦化层PLL可以设置在位于第二电极REL2上的第一绝缘层INS1上，并且第二接触电极CNE2可以直接形成和/或设置在第二平坦化层PLL上。

在本公开的实施方式中，第一平坦化层PLL和第二平坦化层PLL中的每个的高度h(厚度)可以小于第一发光元件LD1的直径D。详细地，第一平坦化层PLL和第二平坦化层PLL中的每个的高度h(厚度)可以对应于(等于)第一发光元件LD1的直径D的一半或小于直径D的一半。例如，在第一发光元件LD1的直径D在0.5μm至500μm的范围内的情况下，第一平坦化层PLL和第二平坦化层PLL中的每个的高度h(厚度)可以在0.25μm至250μm的范围内。然而，第一平坦化层PLL和第二平坦化层PLL中的每个的高度h(厚度)不限于此，并且高度h(厚度)可以根据使用第一发光元件LD1的显示装置的设计条件等以多种方式改变。

在本公开的实施方式中，平坦化层PLL可以由包括有机材料的有机绝缘层形成，使得第一发光元件LD1可以稳定地支承在第一绝缘层INS1上。有机绝缘层可以包括例如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。然而，平坦化层PLL的材料不限于上述材料。

平坦化层PLL可以稳定地支承第一发光元件LD1的下表面LD1_b，并且平坦化用于第一发光元件LD1的被定位在第一绝缘层INS1上的支承表面。

在第一发光元件LD1具有圆柱形形状的情况下，其表面可以是圆形的。在这种情况下，由于第一发光元件LD1的形状，形成和/或设置在第一发光元件LD1上的电极的厚度可以在下表面LD1_b(其是第一发光元件LD1在其上与第一绝缘层INS1接触的部分)上减小。具体地，形成在第一发光元件LD1的第一端EP1上的第1-1接触电极CNE1_1的厚度可以在与第一发光元件LD1的下表面LD1_b连续的第一侧壁11a上减小。同样，形成在第一发光元件LD1的第二端EP2上的第二接触电极CNE2的厚度可以在与第一发光元件LD1的下表面LD1_b连续的第二侧壁15a上减小。

在第1-1接触电极CNE1_1和第二接触电极CNE2中的每个的厚度在特定区域中减小而非均匀的情况下，第1-1接触电极CNE1_1和第二接触电极CNE2中的每个的接触电阻可能增加。由于接触电阻的增加，可能在第一发光元件LD1与第1-1接触电极CNE1_1和第二接触电极CNE2中的每个之间出现接触故障。

为了避免前述问题，在本公开的实施方式中，平坦化层PLL以这样的形式设置：其被填充到第一发光元件LD1的与第一绝缘层INS1直接接触的下表面LD1_b中，使得平坦化层PLL与第一发光元件LD1的第一侧壁11a和第二侧壁15a中的每个的至少一部分接触。因此，可以缓和由于第一发光元件LD1的形状而导致的下表面LD1_b的台阶差，从而可以使下表面LD1_b平坦化。

在这种情况下，形成和/或设置在第一发光元件LD1的第一端EP1和第二端EP2中的每个之上的第1-1接触电极CNE1_1和第二接触电极CNE2中的每个的厚度可以是均匀的，而不在特定区域中减小，从而可以增强第1-1接触电极CNE1_1和第二接触电极CNE2的台阶覆盖。

因此，可以减小第1-1接触电极CNE1_1和第二接触电极CNE2中的每个的接触电阻，并且可以最小化由于接触电阻的增加而导致的第一发光元件LD1的接触故障。在第1-1接触电极CNE1_1和第二接触电极CNE2中的每个的接触电阻减小的情况下，可以提高最终从第一发光元件LD1发射的光的效率。

此外，由于平坦化层PLL设置在第一绝缘层INS1和与第一发光元件LD的下表面LD1_b连续的第一侧壁11a和第二侧壁15a中的每个之间，因而可以增加第一发光元件LD1的支承表面面积，从而可以更稳定地固定第一发光元件LD1。

在前述实施方式中，已仅描述了第一发光元件LD1具有圆柱形形状的情况，但本公开不限于此。在实施方式中，即使当第一发光元件LD1具有三角形形状、矩形形状、多边形形状、椭圆形形状、半椭圆形形状或锥形形状时，也可以设置平坦化层PLL，使得第一发光元件LD1的支承表面可以被平坦化。

在本公开的实施方式中，可以在每个子像素的发射区域EMA中进一步设置支承层STL。

支承层STL可以设置在钝化层PSV上的第一绝缘层INS1和第一发光元件LD1的下表面LD1_b之间，并且可以不与第一电极REL1和第二电极REL2重叠。具体地，支承层STL可以设置在第一发光元件LD1的下表面LD1_b和设置在钝化层PSV上并面对下表面LD1_b的第一绝缘层INS1之间。

在本公开的实施方式中，支承层STL可以设置成被填充到钝化层PSV上的第一绝缘层INS1和第一发光元件LD1的下表面LD1_b之间的空间中的形式。换言之，支承层STL可以被填充到第一发光元件LD1的下表面LD1_b和设置在钝化层PSV上的第一绝缘层INS1之间的空间中，从而稳定地支承第一发光元件LD1的下表面LD1_b。

支承层STL可以包括与平坦化层PLL的材料相同的材料。例如，支承层STL可以由包括有机材料的有机绝缘材料形成。支承层STL可以与平坦化层PLL一体地设置。在这种情况下，支承层STL可以被认为是平坦化层PLL的一个区域。

包括支承层STL的平坦化层PLL的、相对于第一方向DR1的宽度W(下文中，称为“水平宽度”)可以等于或大于第一发光元件LD1的长度L。例如，当第一发光元件LD1的长度L在1μm至10μm的范围内时，平坦化层PLL的水平宽度W可以等于或大于第一发光元件LD1的长度。在剖视图中，在第一区域A中，平坦化层PLL的水平宽度W可以表示第一平坦化层PLL的水平宽度、第二平坦化层PLL的水平宽度和支承层STL的水平宽度中的全部的总和。

接下来，在第二区域B中，如图9中所示，平坦化层PLL可以缓和由分隔壁PW导致的台阶差，并平坦化在平坦化层PLL上形成和/或设置的一些部件的支承表面(或外表面)。一些部件可以包括例如第1-1接触电极CNE1_1、第三绝缘层INS3、第二接触电极CNE2等。在第二区域B中，平坦化层PLL的宽度W与第一区域A中的包括支承层STL的平坦化层PLL的宽度W相同。

在本公开的实施方式中，第一连接线CNL1可以通过钝化层PSV的第一接触孔CH1电连接到第一晶体管T1的漏电极DE或源电极SE中的任何一个电极。在本公开的实施方式中，为了进行说明，已示出了第一连接线CNL1通过第一接触孔CH1连接到第一晶体管T1的漏电极DE的情况。如上所述，由于第一连接线CNL1与第一电极REL1一体地设置，第一晶体管T1的、施加到第一连接线CNL1的信号可以被传输到第一电极REL1。

在本公开的实施方式中，第二连接线CNL2可以通过钝化层PSV的第二接触孔CH2电连接到驱动电压线DVL。如上所述，由于第二连接线CNL2与第二电极REL2一体地设置，驱动电压线DVL的、施加到第二连接线CNL2的第二驱动电源VSS的电压可以被传输到第二电极REL2。

第一电极REL1可以设置成与发光元件LD中的每个的相对端EP1和EP2中的一端相邻，并且可以通过第一接触电极CNE1电连接到发光元件LD中的每个。因此，第一晶体管T1的、施加到第一电极REL1的信号可以通过第一接触电极CNE1传输到发光元件LD中的每个。

第二电极REL2可以设置成与发光元件LD中的每个的相对端EP1和EP2中的另一端相邻，并且可以通过第二接触电极CNE2电连接到发光元件LD中的每个。因此，第二驱动电源VSS的、施加到第二电极REL2的电压可以被传输到发光元件LD中的每个。

如图4b中所示，第一接触电极CNE1可以设置在第一电极REL1上，以将第一电极REL1与发光元件LD中的每个的相对端EP1和EP2中的一端可靠地电连接和/或物理连接。第一接触电极CNE1可以由透明导电材料形成，以允许从发光元件LD中的每个发射并由第一电极REL1反射在显示装置的前向方向上的光在前向方向上无损耗地行进。

在平面图中，第一接触电极CNE1可以覆盖第一电极REL1并与第一电极REL1重叠。此外，第一接触电极CNE1可以与发光元件LD中的每个的相对端EP1和EP2中的一个部分地重叠。第一接触电极CNE1可以包括设置在第1-1电极REL1_1上的第1-1接触电极CNE1_1、以及设置在第1-2电极REL1_2上的第1-2接触电极CNE1_2。

用于覆盖第一接触电极CNE1的第三绝缘层INS3可以设置在第一接触电极CNE1上。第三绝缘层INS3可以防止第一接触电极CNE1暴露于外部，从而防止第一接触电极CNE1被腐蚀。

第三绝缘层INS3可以由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层形成。虽然第三绝缘层INS3可以具有如图中所示的单层结构，但是本公开不限于此。在实施方式中，第三绝缘层INS3可以由多个层形成。在第三绝缘层INS3具有多层结构的情况下，第三绝缘层INS3可以具有通过交替堆叠多个无机绝缘层和多个有机绝缘层而形成的结构。例如，第三绝缘层INS3可以具有通过顺序地堆叠第一无机绝缘层、有机绝缘层和第二无机绝缘层而形成的结构。

如图4b中所示，第二接触电极CNE2可以设置在第二电极REL2上。在平面图中，第二接触电极CNE2可以覆盖第二电极REL2并与第二电极REL2重叠。此外，第二接触电极CNE2可以与第一发光元件LD1中的每个的第二端EP2和第二发光元件LD2中的每个的第一端EP1重叠。第二接触电极CNE2可以由与第一接触电极CNE1的材料相同的材料制成，但是本公开不限于此。

用于覆盖第二接触电极CNE2的第四绝缘层INS4可以设置在第二接触电极CNE2上。第四绝缘层INS4可以防止第二接触电极CNE2暴露于外部，从而防止第二接触电极CNE2被腐蚀。第四绝缘层INS4可以由无机绝缘层或有机绝缘层形成。

在第四绝缘层INS4上可以设置外涂层OC。外涂层OC可以是封装层，其配置成缓和由设置在外涂层OC下方的分隔壁PW、第一电极REL1和第二电极REL2、第一接触电极CNE1和第二接触电极CNE2形成的台阶差，并防止氧气或水渗透发光元件LD。

如上所述，可以通过第一电极REL1和第二电极REL2将预定电压施加到对准在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的发射区域EMA中的发光元件LD中的每个的相对端EP1和EP2。因此，发光元件LD中的每个可以通过电子-空穴对在发光元件LD中的每个的有源层12中的复合来发光。这里，有源层12可以发射具有处于400nm至900nm的波长范围内的光。

在本公开的实施方式中，第一接触电极CNE1和第二接触电极CNE2可以形成和/或设置在不同的层上，但是本公开不限于此。在一些实施方式中，第一接触电极CNE1和第二接触电极CNE2可以设置于在相同表面上的相同层上。下面将参照图11和图12做出与之相关的详细描述。

在每个子像素的发射区域EMA中可以形成和/或设置封盖层CPL。

封盖层CPL可以分别设置在第一电极REL1和第一接触电极CNE1之间以及第二电极REL2和第二接触电极CNE2之间。封盖层CPL可以防止由于在制造显示装置的过程期间导致的故障而损坏相应的电极，并且可以强化相应的电极和钝化层PSV之间的粘合力。封盖层CPL可以由诸如铟锌氧化物(IZO)的透明导电材料形成，以最小化从发光元件LD中的每个发射并且由相应电极反射在显示装置的前向方向上的光的损耗。

图10a至图10o是顺序地示出制造图5的显示装置的方法的剖视图。

为了进行说明，图10e至图10o仅示出了发光元件中的对准在第1-1电极和第二电极之间的一个第一发光元件，但是所述一个第一发光元件可以代替图5中所示的多个发光元件中的每个。

参照图1a至图10a，形成第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的像素电路层PCL。像素电路层PCL还可以包括第一晶体管T1和第二晶体管T2、驱动电压线DVL以及钝化层PSV。钝化层PSV可以包括暴露第一晶体管T1的漏电极DE的第一接触孔CH1和暴露驱动电压线DVL的第二接触孔CH2。

参照图1a至图10b，在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的发射区域EMA中在钝化层PSV上形成分隔壁PW。

分隔壁PW可以与在钝化层PSV上设置成与其相邻的分隔壁PW间隔开预定距离。分隔壁PW可以包括由无机材料形成的无机绝缘层或由有机材料形成的有机绝缘层。在实施方式中，分隔壁PW可以包括单个有机绝缘层和/或单个无机绝缘层，但是本公开不限于此。例如，分隔壁PW可以具有通过堆叠多个有机绝缘层和多个无机绝缘层而形成的多层结构。

参照图1a至图10c，在每个子像素的包括分隔壁PW的钝化层PSV上形成包括具有高反射率的导电材料的第一电极REL1和第二电极REL2以及第一连接线CNL1和第二连接线CNL2。

第一电极REL1和第二电极REL2中的每个可以在每个子像素的发射区域EMA中形成在相应的分隔壁PW上。第一连接线CNL1和第二连接线CNL2中的每个可以设置在每个子像素的外围区域PPA中。

第一电极REL1可以与第一连接线CNL1一体地设置，并且与第一连接线CNL1电连接和/或物理连接。第一电极REL1可以包括从第一连接线CNL1分支的第1-1电极REL1_1和第1-2电极REL1_2。第二电极REL2可以与第二连接线CNL2一体地设置，并且与第二连接线CNL2电连接和/或物理连接。

随后，在第一电极REL1和第二电极REL2中的每个上形成封盖层CPL。

参照图1a至图10d，在其上形成封盖层CPL的钝化层PSV上形成第一绝缘材料层INSM1。第一绝缘材料层INSM1可以由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层形成。

参照图1a至图10e，通过经由第一连接线CNL1和第二连接线CNL2分别向第一电极REL1和第二电极REL2施加相应的对准电压，在第一电极REL1和第二电极REL2之间形成电场。

在经由第一连接线CNL1和第二连接线CNL2向第一电极REL1和第二电极REL2中的每个重复地施加具有预定电压和周期的直流电力或交流电力数次的情况下，可以通过第一电极REL1和第二电极REL2之间的电势差在第一电极REL1和第二电极REL2之间形成电场。

在形成于每个子像素的发射区域EMA中的第一电极REL1和第二电极REL2之间形成电场之后，以喷墨印刷方式等提供包括第一发光元件LD1和第二发光元件LD2的发光元件LD。例如，可以通过在钝化层PSV之上设置喷嘴并通过喷嘴将包括发光元件LD的溶剂滴落到钝化层PSV上，来将发光元件LD提供到每个子像素的发射区域EMA。这里，溶剂可以是丙酮、水、乙醇和甲苯中的任一种，但本公开不限于此。例如，溶剂可以包括可在室温下蒸发或通过加热蒸发的材料。此外，溶剂可以具有墨水或糊剂的形式。提供发光元件LD的方法不限于前述实施方式的方法。提供发光元件LD的方法可以以多种方式改变。

在将发光元件LD提供到每个子像素的发射区域EMA之后，可以去除溶剂。

如果发光元件LD被提供到每个子像素的发射区域EMA，则可以通过在第一电极REL1和第二电极REL2之间形成的电场来诱导发光元件LD的自对准。因此，发光元件LD可以对准在第一电极REL1和第二电极REL2之间。换言之，发光元件LD可以在目标区域(例如，每个子像素的发射区域EMA)中集中对准。具体地，发光元件LD中的每个可以在每个子像素的发射区域EMA中在第一绝缘材料层INSM1上对准。

参照图1a至图10f，在使发光元件LD在每个子像素的发射区域EMA中对准之后，在第一绝缘材料层INSM1和发光元件LD上形成第二绝缘材料层INSM2。第二绝缘材料层INSM2可以包括由有机材料形成的有机绝缘层。

第二绝缘材料层INSM2可以覆盖第一绝缘材料层INSM1和发光元件LD，并且设置成填充在每个发光元件LD的下表面(参照图7的LD1_b)和第一绝缘材料层INSM1之间的形式。在本公开的实施方式中，填充在每个发光元件LD的下表面LD1_b与第一绝缘材料层INSM1之间的第二绝缘材料层INSM2可以最终成为支承层STL。支承层STL可以稳定地支承每个发光元件LD并且使发光元件LD的支承表面平坦化。

参照图1a至图10g，在将掩模(未示出)设置在第二绝缘材料层INSM2之上之后，通过使用掩模的工艺对第二绝缘材料层INSM2进行图案化来形成覆盖发光元件LD中的每个的第一绝缘图案INSP1。

第一绝缘图案INSP1可以设置成既包围发光元件LD中的每个的上表面(参照图7的LD1_a)又包围发光元件LD中的每个的第一侧壁和第二侧壁(参照图7的11a和15a)的形式。第一绝缘图案INSP1可以包括与设置在钝化层PSV上的第一绝缘材料层INSM1和发光元件LD中的每个的下表面LD1_b之间的支承层STL的材料相同的材料。

参照图1a至图10h，通过灰化工艺蚀刻第一绝缘图案INSP1。

在平面图中与每个发光元件LD的相对端EP1和EP2中的每个的至少一部分接触的平坦化层PLL可以通过经由灰化工艺蚀刻第一绝缘图案INSP1的一部分来形成。平坦化层PLL可以与每个发光元件LD的第一侧壁11a和第二侧壁15a中的每个的至少一部分接触。平坦化层PLL可以包括与支承层STL的材料相同的材料。

在本公开的实施方式中，平坦化层PLL可以设置成填充到每个发光元件LD的下表面LD1_b中并与发光元件LD的第一侧壁11a和第二侧壁15a中的每个的至少一部分接触的形式。每个发光元件LD的下表面LD1_b可以表示发光元件LD的被支承在第一绝缘材料层INSM1上的表面。

由于平坦化层PLL设置成填充到每个发光元件LD的下表面LD1_b中的形式，因而缓和了由于发光元件LD的形状而导致的下表面LD1_b的台阶差，从而可以缓和下表面LD1_b。在这种情况下，将通过后续工艺形成的第一接触电极CNE1和第二接触电极CNE2可以直接形成在平坦化层PLL上，使得第一接触电极CNE1和第二接触电极CNE2的整体厚度可以是均匀的。

参照图1a至图10i，在平坦化层PLL上形成绝缘材料层(未示出)之后，通过图案化绝缘材料层来形成第二绝缘图案INSP2。

第二绝缘图案INSP2可以覆盖设置在第二电极REL2上的第一绝缘材料层INSM1并暴露设置在第一电极REL1上的第一绝缘材料层INSM1。此外，第二绝缘图案INSP2可以覆盖每个发光元件LD的第二端EP2和与第二端EP2的至少一部分接触的平坦化层PLL，并且暴露发光元件LD的第一端EP1和与第一端EP1的至少一部分接触的平坦化层PLL。

第二绝缘图案INSP2可以由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层形成。

参照图1a至图10j，在将掩模(未示出)设置在第二绝缘图案INSP2之上之后，通过使用掩模使第一绝缘材料层INSM1的暴露部分图案化来形成第三绝缘图案INSP3。

第三绝缘图案INSP3可以将封盖层CPL的设置在第一电极REL1上的至少一个区域暴露于外部，并且覆盖除了所述一个区域之外的剩余区域。如果不设置封盖层CPL，则第一电极REL1的至少一个区域可以暴露于第三绝缘图案INSP3外部。

参照图1a至图10k，使用溅射方法等将第一接触电极CNE1形成在暴露的封盖层CPL、每个发光元件LD的第一端EP1以及与第一端EP1的至少一部分接触的平坦化层PLL上。

第一接触电极CNE1可以包括在第1-1电极REL1_1上形成在封盖层CPL上的第1-1接触电极CNE1_1、以及在第1-2电极REL1_2上形成在封盖层CPL上的第1-2接触电极CNE1_2。第一接触电极CNE1可以通过封盖层CPL与第一电极REL1电连接和/或物理连接。

第一接触电极CNE1可以直接形成在平坦化层PLL上并且电连接和/或物理连接到每个发光元件LD的第一端EP1。在本公开的实施方式中，由于第一接触电极CNE1形成在与每个发光元件LD的下表面LD1_b(其由于平坦化层PLL而具有平滑的台阶差)连续的第一端EP1上，因而第一接触电极CNE1可以具有整体均匀的厚度。因此，可以增强第一接触电极CNE1的台阶覆盖。

参照图1a至图10l，在将掩模(未示出)设置于在其上形成有第一接触电极CNE1等的钝化层PSV之上之后，通过使用掩模使第二绝缘图案INSP2图案化来形成第二绝缘层INS2。

第二绝缘层INS2可以覆盖每个发光元件LD的上表面(参照图7的LD1_a)的至少一部分，并且将发光元件LD的第二端EP2暴露于外部。第二绝缘层INS2可以由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层形成。

此后，在第二绝缘层INS2上形成绝缘材料层(未示出)之后，在绝缘材料层之上设置掩模(未示出)，并且然后通过经由使用掩模的工艺对绝缘材料层进行图案化来形成第三绝缘层INS3。

第三绝缘层INS3可以覆盖第一接触电极CNE1并保护第一接触电极CNE1免受外部影响，并且暴露在第二电极REL2上的第三绝缘图案INSP3、每个发光元件LD的第二端EP2以及与第二端EP2的至少一部分接触的平坦化层PLL。

参照图1a至图10m，在将掩模(未示出)设置在包括第三绝缘层INS3的钝化层PSV之上之后，通过使暴露于外部的第三绝缘图案INSP3图案化来形成第一绝缘层INS1。

第一绝缘层INS1可以将封盖层CPL的设置在第二电极REL2上的至少一个区域暴露于外部，并且覆盖除了所述一个区域之外的剩余区域。如果不设置封盖层CPL，则第二电极REL2的至少一个区域可以暴露于第一绝缘层INS1外部。

最后，第一绝缘层INS1可以将封盖层CPL的在第一电极REL1上的至少一个区域和封盖层CPL的在第二电极REL2上的至少一个区域暴露于外部。

参照图1a至图10n，使用溅射方法等在暴露的封盖层CPL、每个发光元件LD的第二端EP2以及与第二端EP2的至少一部分接触的平坦化层PLL上形成第二接触电极CNE2。

第二接触电极CNE2可以通过封盖层CPL与第二电极REL2电连接和/或物理连接。

第二接触电极CNE2可以直接形成在平坦化层PLL上并且电连接和/或物理连接到每个发光元件LD的第二端EP2。在本公开的实施方式中，由于第二接触电极CNE2形成在与每个发光元件LD的下表面LD1_b(其由于平坦化层PLL而具有平滑的台阶差)连续的第二端EP2上，因此第二接触电极CNE2可以具有整体均匀的厚度。因此，可以增强第二接触电极CNE2的台阶覆盖。

参照图1a至图10o，在包括第二接触电极CNE2的钝化层PSV的整个表面上形成第四绝缘层INS4。

第四绝缘层INS4可以包括由无机材料制成的无机绝缘层、或由有机材料制成的有机绝缘层。虽然第四绝缘层INS4可以具有如图中所示的单层结构，但是本公开不限于此。例如，第四绝缘层INS4可以具有多层结构。

随后，在第四绝缘层INS4上形成外涂层OC。

图11示意性地示出了根据本公开的实施方式的显示装置，并且其是对应于图4b的线I-I'的剖视图。图12是图11的区域EA2的放大剖视图。

除了第一接触电极和第二接触电极设置在相同的层上之外，图11和图12中所示的显示装置的配置可以基本上等同于或类似于图5的显示装置的配置。

因此，为了避免冗余的说明，对图11和图12的显示装置的描述将侧重于与前述实施方式的显示装置的不同之处。在本实施方式的以下描述中未单独说明的部件与前述实施方式的部件一致。相同的附图标记将被用于表示相同的部件，并且类似的附图标记将被用于表示类似的部件。

虽然图11和图12仅示出了发光元件中的对准在第1-1电极和第二电极之间的一个第一发光元件，但所述一个第一发光元件是在其为多个发光元件的情况下进行描述的。

此外，虽然图11和图12示出了显示装置的简化结构，例如，示出了每个电极仅具有单个电极层，并且每个绝缘层仅具有单个绝缘层，但本公开不限于此。

参照图1a、图2、图4b、图11和图12，根据本公开的实施方式的显示装置可以包括在其上设置有多个像素PXL的衬底SUB。像素PXL中的每个可以包括第一子像素SP1、第二子像素SP2和第三子像素SP3。

第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个可以包括发射光的发射区域EMA、以及设置在发射区域EMA的周边附近的外围区域PPA。第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个可以包括设置在衬底SUB上的像素电路层PCL、以及设置在像素电路层PCL上的显示元件层DPL。

第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的像素电路层PCL可以包括设置在衬底SUB上的第一晶体管T1和第二晶体管T2、以及包括驱动电压线DVL以及第一接触孔CH1和第二接触孔CH2的钝化层PSV。

第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的显示元件层DPL可以包括分隔壁PW、第一连接线CNL1和第二连接线CNL2、第一电极REL1和第二电极REL2、封盖层CPL、多个发光元件LD以及第一接触电极CNE1和第二接触电极CNE2。此外，第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的显示元件层DPL还可以包括平坦化层PLL和支承层STL。

可以在第一绝缘层INS1上形成和/或设置平坦化层PLL，使得平坦化层PLL与每个发光元件LD的相对端EP1和EP2中的每个的至少一部分接触。平坦化层PLL可以设置成填充到每个发光元件LD的与第一绝缘层INS1直接接触的下表面LD1_b中的形式，并且与发光元件LD的第一侧壁11a的至少一部分和其第二侧壁15a的至少一部分中的每个接触。

由于平坦化层PLL设置成填充到每个发光元件LD的下表面LD1_b中的形式，因而可以缓和由于发光元件LD的形状而导致的下表面LD1_b的台阶差，从而可以平坦化发光元件LD与第一接触电极CNE1和第二接触电极CNE2之间的联结部。因此，直接形成在平坦化层PLL上的第一接触电极CNE1和第二接触电极CNE2可以具有整体均匀的厚度。

支承层STL可以被填充到钝化层PSV上的第一绝缘层INS1和每个发光元件LD的下表面LD1_b之间的空间中，从而稳定地固定发光元件LD。支承层STL和平坦化层PLL可以包括相同的材料。例如，支承层STL和平坦化层PLL各自可以由包括有机材料的有机绝缘层形成。

第一接触电极CNE1和第二接触电极CNE2各自可以设置在相应的电极上并且电连接和/或物理连接到相应的电极。例如，第一接触电极CNE1可以设置在第一电极REL1上并且与第一电极REL1电连接和/或物理连接。第二接触电极CNE2可以设置在第二电极REL2上并且与第二电极REL2电连接和/或物理连接。具体地，第一接触电极CNE1可以在第一电极REL1上直接设置在封盖层CPL上，并且通过封盖层CPL与第一电极REL1电连接和/或物理连接。第二接触电极CNE2可以在第二电极REL2上直接设置在封盖层CPL上，并且通过封盖层CPL与第二电极REL2电连接和/或物理连接。

在本公开的实施方式中，第一接触电极CNE1和第二接触电极CNE2可以设置在相同的表面上，并且可以在第二绝缘层INS2上彼此间隔开预定的距离，并且从而彼此电分离和/或物理分离。换言之，第一接触电极CNE1和第二接触电极CNE2可以设置在相同的层上并通过相同的制造工艺形成。

用于覆盖第一接触电极CNE1和第二接触电极CNE2的第三绝缘层INS3可以设置在第一接触电极CNE1和第二接触电极CNE2上。第三绝缘层INS3可以对应于图5中所示的第四绝缘层INS4。第三绝缘层INS3可以防止第一接触电极CNE1和第二接触电极CNE2暴露于外部，从而防止第一接触电极CNE1和第二接触电极CNE2被腐蚀。

可以在第三绝缘层INS3上设置外涂层OC。

如上所述，平坦化层PLL可以设置在第一绝缘层INS1和每个发光元件LD之间，从而可以缓和由于发光元件LD的形状而导致的发光元件LD的下表面LD1_b的台阶差，并且第一接触电极CNE1和第二接触电极CNE2的厚度可以是均匀的。

虽然上面已经描述了各种示例性实施方式，但是本领域技术人员将理解的是，在不背离本公开的范围和精神的情况下，多种修改、添加和代替是可能的。

因此，本说明书中所公开的实施方式仅出于说明目的，而不是限制本公开的技术精神。本公开的范围必须由所附权利要求限定。