一种改善晶圆背面平整度的工艺方法

技术领域

本申请涉及半导体制造领域，具体涉及一种改善晶圆背面平整度的工艺方法。

背景技术

应力记忆技术(Stress Memorization Technique，SMT)，是90nm逻辑技术节点以下兴起的一种着眼于提升NMOS器件速度的应力工程。SMT的特点在于，该技术凭借拉应力作用，可以显著加快NMOS器件的电子迁移率，从而提高NMOS器件的驱动电流。

在半导体的SMT工艺中，通常会先在晶圆的正面沉积一层具有拉伸应力的SiN薄膜，之后再通过快速退火工艺，使应力保留在沟道中，最后再清洗掉氮化硅薄膜层。

在清洗过程中，晶圆正面和背面的SiN薄膜会被一并洗掉，使得晶背最外层的Polyfilm(多晶硅薄膜)露出。在后续的晶背清洗工艺过程中，使用的溶剂对晶背上的多晶硅薄膜的刻蚀速度很快，很容易导致晶圆背面的整体平整度不均匀，从而造成图形失焦(Defocus)缺陷，最终导致良率损失。

发明内容

为了解决相关技术中的问题，本申请提供了一种改善晶圆背面平整度的工艺方法。该技术方案如下：

一种改善晶圆背面平整度的工艺方法，所述方法包括：

提供一种晶圆，所述晶圆由正面至背面依次包括半导体衬底、多晶硅薄膜和SiN侧墙，所述半导体衬底上形成有MOS结构；

在所述晶圆背面沉积第一氧化物薄膜；

在所述晶圆正面依次形成第二氧化物薄膜和氮化硅薄膜；

通过快速退火工艺处理所述晶圆；

去除所述氮化硅薄膜；

清洗所述晶圆，以去除所述第一氧化物薄膜和第二氧化物薄膜；

进入后道工序流程，使得所述晶圆经过多道BSC清洗。

可选的，在进行所述BSC清洗时，采用的清洗液为混酸溶液，所述混酸溶液为HNO3/HF混合溶液。

可选的，所述第一氧化物薄膜是通过CVD工艺沉积的。

可选的，所述第二氧化物薄膜和氮化硅薄膜是通过CVD工艺形成的。

可选的，所述第一氧化物薄膜和第二氧化物薄膜均为氧化硅薄膜。

可选的，所述氮化硅薄膜是通过酸槽式湿法刻蚀工艺去除的。

可选的，在所述清洗所述晶圆，以去除所述第一氧化物薄膜和第二氧化物薄膜的步骤中，清洗时长为20-30s。

可选的，每道所述BSC清洗的清洗时长为3-20s。

本申请技术方案，至少包括如下优点：

1.通过在去除氮化硅薄膜之前，在晶圆背面生长一层第一氧化物薄膜，使得在后续的去除氮化硅薄膜时，背面的氮化硅垫层得到保留，进而在后续进行的BSC清洗时，晶背最外层为氮化硅垫层，多晶硅薄膜不会裸露出来，从而避免了在BSC清洗时对多晶硅薄膜进行刻蚀，解决了由于刻蚀速率不均带来的晶圆背面的平整度问题。

附图说明

为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请一实施例提供的一种改善晶圆背面平整度的工艺方法的流程图；

图2-6是本申请一实施例提供的一种改善晶圆背面平整度的工艺方法的各工艺步骤中的晶圆的结构示意图。

附图标记说明：110、半导体衬底；120、多晶硅薄膜；130、氮化硅垫层；140、MOS结构；150、第一氧化物薄膜；160、第二氧化物薄膜；170、氮化硅薄膜。

具体实施方式

下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。

在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

请参考图1，其示出了本申请一实施例提供的一种改善晶圆背面平整度的工艺方法的流程图，该方法至少包括如下步骤：

S101：提供一种晶圆。

参照图2，晶圆由正面至背面依次包括半导体衬底110、多晶硅薄膜120和氮化硅垫层130，半导体衬底110上形成有MOS结构140。其中，半导体衬底110可以为硅衬底。

S102：在晶圆背面沉积第一氧化物薄膜。

参照图3，可以通过CVD(Chemical Vapor Deposition,化学气相沉积)工艺，在晶背的氮化硅垫层130的表面形成第一氧化物薄膜150，以对氮化硅垫层130形成保护。由于第一氧化物薄膜150是通过CVD工艺生长的，对晶圆整体的热预算值影响小。

示例性的，在一些实施例中，第一氧化物薄膜150为氧化硅薄膜。

S103：在晶圆正面依次形成第二氧化物薄膜和氮化硅薄膜。

在形成第一氧化物薄膜150之后，再对晶圆进行SMT工艺。参照图4，可以通过CVD工艺，在MOS结构140上形成第二氧化物薄膜160，再通过CVD工艺，在第二氧化物薄膜160上形成氮化硅薄膜170，从而在晶圆正面形成具有拉伸应力的氮化硅薄膜170。

示例性的，在一些实施例中，第二氧化物薄膜160为氧化硅薄膜。

S104：通过快速退火工艺处理晶圆。

之后，再通过快速退火工艺处理晶圆，使应力保留在沟道中。

S105：去除氮化硅薄膜。

参照图5，在一些实施例中，可以采用酸槽式湿法刻蚀工艺去除氮化硅薄膜170，在此过程中，由于第一氧化物薄膜150对晶圆背面的氮化硅垫层130的保护，使得氮化硅垫层130得到保留。

S106：清洗晶圆，以去除第一氧化物薄膜和第二氧化物薄膜。

参照图6，可以采用湿法刻蚀的方式清洗晶圆，从而去除晶圆背面的第一氧化物薄膜150以及晶圆正面的第二氧化物薄膜160。

进一步的，清洗时长可以是20-30s，直到将第一氧化物薄膜150和第二氧化物薄膜160完全清洗掉为止。

S107：进入后道工序流程，使得晶圆经过多道BSC清洗。

在去除掉第一氧化物薄膜150之后，晶背最外侧为氮化硅垫层130。之后，进入后道工序流程，从而使得晶圆经过多道BSC清洗(后段晶背清洗工艺)，以解决存在的铜污染问题。由于在BSC清洗的过程中，晶背最外层为氮化硅垫层130，其内部的多晶硅薄膜120不会裸露出来，避免了由于对多晶硅薄膜120的刻蚀速率不均带来的晶圆背面的平整度问题。

进一步的，在进行BSC清洗时，采用的溶液为混酸溶液，例如HNO3/HF混合溶液。

进一步的，BSC清洗的清洗时长为3-20s。

综上所述，本申请实施例提供的改善晶圆背面平整度的工艺方法，通过在SMT工艺之前，预先在晶圆背面形成一层第一氧化层薄膜，使得在后续的BSC工艺的清洗过程中，晶背最外层为氮化硅垫层130，其内部的多晶硅薄膜120不会裸露出来，避免了由于对多晶硅薄膜120的刻蚀速率不均带来的晶圆背面的平整度问题。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。