一种LDMOS器件

技术领域

本申请涉及半导体功率器件技术领域，具体地，涉及一种LDMOS器件。

背景技术

当前的SiC三端口器件主要是垂直的MOS器件，受到减薄工艺的限制，难以做薄从而难以实现较低电压的器件。当前SiC LDMOS器件的沟道迁移率较低，导致其器件整体的导通电阻大，饱和电流小，在较低电压领域其效率远不如氮化镓器件，而氮化镓器件，由于材料本身性质，其鲁棒性较差，无法应用于频率高或者是带宽较宽的领域。

因此，传统的LDMOS器件导通电阻大，饱和电流小，是本领域技术人员急需要解决的技术问题。

在背景技术中公开的上述信息仅用于加强对本申请的背景的理解，因此其可能包含没有形成为本领域普通技术人员所知晓的现有技术的信息。

发明内容

本申请实施例提供了一种LDMOS器件，以解决传统的LDMOS器件导通电阻大，饱和电流小的技术问题。

本申请实施例提供一种LDMOS器件，包括：

N型衬底；

间隔设置的源区和漏区，形成在N型衬底的上方；其中，所述源区和漏区的排列方向为LDMOS器件的长度方向，所述漏区的长度延伸方向为LDMOS器件的宽度方向；

体区，形成在源区之下；

漂移区，形成在所述体区和所述漏区之间，所述漂移区与所述体区连接；漂移区沿LDMOS器件的宽度方向包括交替设置的N型掺杂柱区和P型掺杂柱区；

栅极，绝缘形成在体区和漂移区连接处的上方；

其中，栅极和N型掺杂柱区重叠的部分是N型积累区以增强积累效应；栅极和P型掺杂柱区重叠的部分是P型掺杂的延伸区域，作为N型积累区的辅助耗尽区域以平衡N型积累区的电荷；体区和栅极重叠部分的长度为有效沟道长度，所述N型积累区的长度L

本申请实施例由于采用以上技术方案，具有以下技术效果：

有效沟道是体区和栅极重叠的部分，栅极和N型掺杂柱区重叠的部分是N型积累区，N型积累区的长度大于等于有效沟道长度。当栅极施加正电压时，N型积累区积累电子，即N型积累区增强电子积累效应，进而增加了LDMOS器件的导通能力，降低导通电阻提高饱和电流，更重要的是LDMOS器件的电子运动以扩散运动为主，降低了栅极边沿的热载流子注入效应，改善了LDMOS器件的可靠性，便于进一步提高LDMOS器件漂移区的掺杂浓度，进一步降低导通电阻。栅极和P型掺杂柱区重叠的部分是P型掺杂的延伸区域，作为N型积累区的辅助耗尽区域以平衡N型积累区的电荷。本申请实施例的LDMOS器件，N型积累区的长度大于等于有效沟道长度，使得LDMOS器件的电子积累效应较强，导通电阻较低，改善了热载流子注入效应。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1为本申请实施例的LDMOS器件的截面示意图；

图2为本申请实施例的LDMOS器件的俯视图。

附图标记：

栅极20，栅绝缘层21，源区22，漏区23，体区24，体区接触区25，

漂移区26，N型掺杂柱区26-1，P型掺杂柱区26-2，

漂移区缓冲区27，N型缓冲区27-1，P型缓冲区27-2，

第二通孔28，第一通孔29，第一层金属210-1，第二层金属210-2，第一深通孔211，P型外延层212，P型缓冲层213，衬底214。

具体实施方式

为了使本申请实施例中的技术方案及优点更加清楚明白，以下结合附图对本申请的示例性实施例进行进一步详细的说明，显然，所描述的实施例仅是本申请的一部分实施例，而不是所有实施例的穷举。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

实施例一

如图1和图2所示，本申请实施例的LDMOS器件为超级结LDMOS器件。本申请实施例的LDMOS器件包括：

N型衬底214；

间隔设置的源区22和漏区23，形成在N型衬底214的上方；其中，所述源区22和漏区23的排列方向为LDMOS器件的长度方向，所述漏区的延伸方向为LDMOS器件的宽度方向；

体区24，形成在源区22之下；

漂移区26，形成在所述体区24和所述漏区23之间，所述漂移区与所述体区24连接；漂移区26沿LDMOS器件的宽度方向包括交替设置的N型掺杂柱区26-1和P型掺杂柱区26-2；

栅极20，绝缘形成在体区24和漂移区连接处的上方；

其中，栅极20和N型掺杂柱区26-1重叠的部分是N型积累区以增强积累效应；栅极20和P型掺杂柱区26-2重叠的部分是P型掺杂的延伸区域，作为N型积累区的辅助耗尽区域以平衡N型积累区的电荷；体区24和栅极20重叠部分的长度为有效沟道长度，所述N型积累区的长度L

本申请实施例的LDMOS器件，有效沟道是体区和栅极重叠的部分，栅极20和N型掺杂柱区26-1重叠的部分是N型积累区，N型积累区的长度大于等于有效沟道长度。N型积累区是施主掺杂，贡献电子，在栅极施加超过阈值的电压时，沟道表面是电子层，N型积累区表面也积累电子，但N型积累区的电子积累层深度更深，给沟道过来的电子提供更广阔的通道，一方面让电子不再集中在表面而导致热载流子注入可靠性问题，另一方面让整个通路的电阻更小；也因为这样，在源区和漏区之间总长度相同的情况下，N型积累区比沟道长的效果更好。当栅极施加正电压时，N型积累区积累电子，即N型积累区增强电子积累效应，进而增加了LDMOS器件的导通能力，降低导通电阻提高饱和电流。更重要的是LDMOS器件的电子运动以扩散运动为主，改善了栅极边沿的热载流子注入效应，改善了LDMOS器件的可靠性，便于进一步提高LDMOS器件漂移区的掺杂浓度，进一步降低导通电阻。栅极和P型掺杂柱区重叠的部分是P型掺杂的延伸区域，作为N型积累区的辅助耗尽区域以平衡N型积累区的电荷。本申请实施例的LDMOS器件，N型积累区的长度大于等于有效沟道长度，使得LDMOS器件的电子积累效应较强，导通电阻较低，改善了热载流子注入效应。

漂移区26沿LDMOS器件的宽度方向交替设置的N型掺杂柱区26-1和P型掺杂柱区26-2，利用P/N超级结辅助耗尽，形成波浪形的电场分布，平衡漂移区电场，增加漂移区掺杂浓度，降低电容、提高饱和电流、降低导通电阻，平衡电场。通过控制漂移区在LDMOS器件的长度方向的尺寸，实现LDMOS器件的不同工作电压的需求，便于实现。

得益于LDMOS器件的降低热载流子注入效应，本申请实施例的DMOS器件，在漂移区的N型掺杂柱区和P型掺杂柱区，利用P和N互相耗尽特性，拉平了漂移区的电场分布，从而可以得到浓度更高的漂移区掺杂浓度，有利于降低漂移区的电阻。

具体的，如图1和图2所示，N型衬底214为N型SiC衬底。即本申请实施例的LDMOS器件为SiC超级结LDMOS器件。LDMOS英文为lateral double diffusion metal oxidesemiconductor的简称，中文为横向扩散金属氧化物半导体。

本申请的SiC超级结LDMOS器件，能够利用LDMOS器件的横向长度调节器件的工作电压，实现从低压到高压的高性能LDMOS器件。

通过改变LDMOS器件的横向长度，改变漂移区的长度，可以很方便实现不同电压的LDMOS器件。而对于垂直方向的VDMOS器件，只能通过减薄垂直方向的厚度实现低压的器件，但太薄的器件易碎极难实现。

本申请的SiC超级结LDMOS器件，能利用N型的SiC衬底，制造从低压到高压的LDMOS器件，降低制造成本，提高了良率，并且利用缓冲层，提高了器件的电压和可靠性。

由于工艺难度和成本的限制，目前只有N型的SiC衬底可以量产。而传统的LDMOS器件是在P型衬底上实现的。本发明在N型衬底上通过P型缓冲层213和P型外延层212便捷的解决了该问题。

具体的，如图1和图2所示，源区22和漏区23是N型重掺杂；体区24是N型轻掺杂；漂移区是轻掺杂，具体的，N型掺杂柱区26-1为N型轻掺杂，P型掺杂柱区26-2为P型轻掺杂。

具体的，在图1中，LDMOS器件的宽度方向是垂直于纸面的方向。

具体的，如图1所示，源区22位于体区24内，且体区的一部分位于源区22和漂移区26之间。

实施中，栅极覆盖源区和漏区之间的面积；

或者，LDMOS器件为高耐压的LDMOS器件，栅极在LDMOS器件的长度方向必须和漏区之间具有预设距离。即在LDMOS器件的长度方向，栅极与漏区的边缘之间必须具有一定的距离。如果栅极和漏区之间的距离过小，则漏区和源区之间的击穿电压将会太小。

实施中，如图1和图2所示，N型积累区的长度L

其中，N型积累区的长度L

实施中，如图1和图2所示，N型掺杂柱区26-1的宽度和P型掺杂柱区的宽度比值的取值范围为大于等于1小于等于2；

其中，N型掺杂柱区26-1的宽度为N型掺杂柱区在LDMOS器件宽度方向的距离，P型掺杂柱区26-1的宽度为P型掺杂柱区在LDMOS器件宽度方向的距离。

实施中，如图1和图2所示，LDMOS器件还包括漂移区缓冲区27，形成在所述漏区23之下；

所述漂移区缓冲区27包括沿LDMOS器件的宽度方向交替设置的N型缓冲区27-1和P型缓冲区27-2；

其中，所述N型缓冲区27-1与所述N型掺杂柱区26-1连接，所述P型缓冲区27-2与所述P型掺杂柱区26-2连接，P型缓冲区采用N型轻掺杂，P型缓冲区的掺杂浓度低于N型掺杂漏区一个数量级。

N型掺杂柱区26-1和漏区之间通过N型缓冲区27-1平衡电场，P型掺杂柱区26-2和漏区之间通过P型缓冲区27-2平衡电场。

为N型掺杂柱区26-1设置与之连接的N型缓冲区27-1，为P型掺杂柱区26-2设置与之连接的P型缓冲区27-2。N型缓冲区27-1和P型缓冲区27-2平坦漂移区电场，增强了鲁棒性

实施中，如图1和图2所示，N型掺杂柱区26-1、N型缓冲区27-1到N型掺杂的漏区23，掺杂浓度依次增加。这样，N型掺杂柱区26-1和所述漏区之间通过N型缓冲区27-1进行缓冲，形成缓变浓度分布。具体的，N型掺杂的漏区23是高掺杂浓度，N型缓冲区27-1浓度比漏区23低1到1.5个数量级，N型掺杂柱区26-1浓度比N型缓冲区浓度低1到1.5个数量级。即从N型掺杂柱区26-1、N型缓冲区27-1到N型掺杂的漏区23，掺杂浓度依次增加1到1.5个数量级。

P型掺杂柱区26-2的P型掺杂浓度、P型缓冲区27-2的N型掺杂到N型掺杂的漏区23，掺杂浓度依次增加，且依次增加1到1.5个数量级。这样，P型掺杂柱区26-2和漏区之间通过P型缓冲区27-2进行缓冲，形成缓变浓度分布。

实施中，如图1和图2所示，LDMOS器件还包括：

自衬底向上依次设置的P型缓冲层213和P型外延层212；

LDMOS器件由衬底向上，各层为：

N型衬底214；

P型缓冲层213；P型缓冲层213和N型衬底214的掺杂浓度在同一数量级上；N型衬底214和P型缓冲层213均为N型重掺杂；

P型外延层212为P型轻掺杂；P型外延层212低于P型缓冲层213的掺杂浓度；

漂移区的的N型掺杂柱区26-1和漂移区缓冲区为N型轻掺杂，所述漂移区26的P型掺杂柱区26-2为P型轻掺杂；

漏区为N型重掺杂；

其中，在LDMOS器件的垂向方向，从漏区、漂移区、漂移缓冲区、P型外延层212到P型缓冲层213相邻区掺杂浓度之差小于等于一个数量级。即在垂向方向，所述漏区和所述N底214之间通过漂移区26、漂移区缓冲区27、P型外延层212和P型缓冲层213形成缓变浓度分布。

这样，从LDMOS器件的漏区到衬底的浓度缓变的特点，在LDMOS器件的垂向方向形成良好的纵向缓变结面分布，提高了LDMOS器件的垂向耐压和可靠性。根据麦克斯韦方程，在浓度突变的地方存在尖峰电场，缓变的浓度分布可以避免尖峰电场，提高耐压和鲁棒性。

实施中，在LDMOS器件的长度方向，从源区到漏区，形成体区、漂移区、漂移区缓冲区、漏区的缓变的掺杂浓度分布。避免了浓度突变而导致的峰值电场。即在LDMOS器件的长度方向：

从漂移区26、漂移区缓冲区27到漏区23的掺杂浓度依次增加，且依次增加1到1.5个数量级。具体的，漂移区缓冲区27掺杂浓度比漂移区26掺杂浓度高1到1.5个数量级，漏区23掺杂浓度比漂移区缓冲区27掺杂浓度高1到1.5个数量级；

从漂移区26、体区24到源区22掺杂浓度依次增加，且依次增加1到1.5个数量级。

通常漏区和漂移区之间有2个数量级以上的掺杂浓度差异，在漏区和漂移区之间浓度会突变。漂移区缓冲区的掺杂浓度比漂移区掺杂浓度高1到1.5个数量级，比漏区低1到1.5个数量级。

具体的，如图1和图2所示，P型缓冲层213之上，设置所述体区24、漂移区26和所述漂移区缓冲区27。

实施中，如图1和图2所示，LDMOS器件还包括：

体区接触区25，与所述体区24位于同一层，且与所述体区24连接；

栅绝缘层21，形成在所述栅极20之下以将栅极绝缘；

第一层金属210-1，所述第一层金属210-1通过第一通孔29连接漏区23；

第二层金属210-2，所述第二层金属210-2通过第一深通孔211连接衬底且通过第二通孔28连接源区22。

具体的，栅绝缘层21为二氧化硅栅氧化层。

下面对LDMOS器件中的各个部分的掺杂类型进行列明：

源区22为N型重掺杂，漏区23为N型重掺杂，体区24为N型轻掺杂，

漂移区为轻掺杂：N型掺杂柱区26-1为N型轻掺杂，P型掺杂柱区26-2为P型轻掺杂，

漂移区缓冲区为N型轻掺杂，N型缓冲区27-1为N型轻掺杂，P型缓冲区27-2为N型轻掺杂；

P型外延层212为P型轻掺杂，P型缓冲层213为P型重掺杂，

衬底214为N型重掺杂。

在本申请及其实施例的描述中，需要理解的是，术语“顶”、“底”、“高度”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

在本申请及其实施例中，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

在本申请及其实施例中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。

上文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，上文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。

尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。