像素驱动电路及显示面板

技术领域

本发明涉及显示技术领域，尤其涉及一种像素驱动电路及显示面板。

背景技术

随着AMOLED显示屏的发展，为了追求手机在待机状态的超时长，会降低屏幕的刷新频率及改变发光层的发光材料来节省功耗，超长待机和降低刷新率等问题会导致屏幕的显示效果发生色偏，给显示效果带来负面影响。

发明内容

本发明的实施例提供一种像素驱动电路及显示面板，以解决相关技术中的低刷新率会导致屏幕的显示效果发生色偏，影响显示效果的技术问题。

为解决上述问题，本发明提供的技术方案如下：

第一方面，本发明提供一种像素驱动电路，包括：驱动晶体管，所述驱动晶体管的源极或漏极中的一个电性连接于第一电源线；初始化模块，所述初始化模块被配置为初始化所述驱动晶体管的栅极，包括第一初始化晶体管和第二初始化晶体管，所述第一初始化晶体管电性连接于所述驱动晶体管的栅极与第一节点之间，所述第二初始化晶体管电性连接于所述第一节点与初始化信号线之间；电压补偿模块，所述电压补偿模块电性连接于所述第一节点和所述第一电源线之间。

在一实施例中，所述电压补偿模块包括耦合单元，所述耦合单元电性连接于所述第一节点与所述第一电源线之间。

在一实施例中，所述耦合单元包括耦合电容，所述耦合电容的一端与所述第一电源线电性连接，所述耦合电容的另一端与所述第一节点电性连接。

在一实施例中，所述像素驱动电路还包括补偿模块，所述补偿模块被配置为补偿所述驱动晶体管的阈值，包括：第一补偿晶体管，所述第一补偿晶体管电性连接于所述驱动晶体管的栅极与第二节点之间；第二补偿晶体管，所述第二补偿晶体管电性连接于所述第二节点与所述驱动晶体管的源极或者漏极之间；所述电压补偿模块还包括开关单元，所述开关单元电性连接于所述第一节点与所述第二节点之间。

在一实施例中，所述开关单元包括开关晶体管，所述开关晶体管的源极或漏极中的一个与所述第一节点电性连接，所述开关晶体管的源极或漏极中的另一个与所述第二节点电性连接。

在一实施例中，所述像素驱动电路包括第一双栅晶体管和第二双栅晶体管，所述第一补偿晶体管和所述第二补偿晶体管为所述第一双栅晶体管的子晶体管，所述第一初始化晶体管和第二初始化晶体管为所述第二双栅晶体管的子晶体管。

在一实施例中，所述像素驱动电路包括发光阶段，所述开关单元在所述发光阶段导通。

在一实施例中，所述像素驱动电路包括发光阶段和补偿阶段，所述开关单元在所述发光阶段和所述补偿阶段导通。

第二方面，本申请实施例还提供一种像素驱动电路，包括：驱动晶体管，所述驱动晶体管的源极或漏极中的一个电性连接于第一电源线；补偿模块，所述补偿模块被配置为补偿所述驱动晶体管的阈值，包括：第一补偿晶体管，所述第一补偿晶体管电性连接于所述驱动晶体管的栅极与第二节点之间；第二补偿晶体管，所述第二补偿晶体管电性连接于所述第二节点与所述驱动晶体管的源极或者漏极之间；电压补偿模块，所述电压补偿模块电性连接于所述第二节点和所述第一电源线之间。

第三方面，本申请实施例还提供一种显示面板，包括如上任一项所述的像素驱动电路。

本发明的有益效果为：通过设置电压补偿模块与初始化模块的内部节点以及第一电源线电性连接，使得电压补偿模块能够通过第一电源线补偿初始化模块的第一节点，从而使得初始化模块的第一节点与驱动晶体管之间的压差减小，降低了驱动晶体管与初始化模块之间的漏电流，从而使驱动晶体管在发光阶段时的电压保持稳定，改善了相关技术中的低刷新率会导致屏幕的显示效果发生色偏，影响显示效果的技术问题。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

附图1为本发明的相关技术中的像素驱动电路的结构示意图；

附图2为本发明的一实施例中的像素驱动电路的结构示意图；

附图3为本发明的一实施例中的像素驱动电路的结构示意图；

附图4为本发明的一实施例中的像素驱动电路的结构示意图；

附图5为本发明的一实施例中的像素驱动电路的结构示意图；

附图6为本发明的一实施例中的像素驱动电路的时序图；

附图7、附图8和附图9为本发明的一实施例中的像素驱动电路在各个阶段的状态示意图；

附图10为本发明的一实施例中的像素驱动电路在设置耦合电容前后节点N1、节点N2和节点N3的电压对比示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本发明的实施例提供一种像素驱动电路及显示面板，以解决相关技术中的低刷新率会导致屏幕的显示效果发生色偏，影响显示效果的技术问题。

请参考图1，图1为相关技术中像素驱动电路的电路示意图。该像素驱动电路包括驱动晶体管T1、补偿晶体管T6、以及初始化晶体管T3，发光阶段时，驱动晶体管T1导通，补偿晶体管T6以及初始化晶体管T3关断，发光器件D开始发光。然而N2节点与N1节点之间存在电压差，故补偿晶体管T6存在漏电流。同时，N3节点和N1节点之间也存在压差，初始化晶体管T3也存在漏电流。从而，驱动晶体管T1的栅极无法保持稳定的电压，导致发光器件D的颜色产生变化，屏幕发生色偏影响显示效果。

有鉴于此，如图2所示，为本发明提供的一种像素驱动电路。该像素驱动电路包括驱动晶体管T1、初始化模块100以及电压补偿模块200。驱动晶体管T1电性连接于第一电源线与第二电源线之间。所述初始化模块100包括第一初始化晶体管T9和第二初始化晶体管T10，所述第一初始化晶体管T9电性连接于所述驱动晶体管T1的栅极与第一节点N1之间，所述第二初始化晶体管T10电性连接于所述第一节点N1与初始化信号线之间。当所述第一初始化晶体管T9和所述第二初始化晶体管T10导通时，所述初始化信号线上的初始化信号将所述驱动晶体管T1的栅极初始化。电压补偿模块200电性连接于所述第一节点N1和所述第一电源线之间。

可以理解的是，本实施例中，通过设置电压补偿模块200与初始化模块100的第一节点以及第一电源线电性连接，使得电压补偿模块200能够通过第一电源线补偿初始化模块100的第一部节点，从而使得初始化模块100的内部节点与驱动晶体管T1之间的压差减小，降低了驱动晶体管T1与初始化模块100之间的漏电流，从而使驱动晶体管T1在发光阶段时的电压保持稳定，改善了相关技术中的低刷新率会导致屏幕的显示效果发生色偏，影响显示效果的技术问题。

在其中一实施例中，如图3所示，图3为本申请实施例提供的一实施例中的像素驱动电路。在该像素驱动电路中，所述像素驱动电路还包括补偿模块300，所述补偿模块300包括第一补偿晶体管T7串联于驱动晶体管T1的栅极与第二节点N2之间，第二补偿晶体管T8串联于第二节点N2与驱动晶体管T1的源极或者漏极之间。

电压补偿模块200包括耦合单元，耦合单元串联于第一节点N1与第一电源线之间。在一实施例中，耦合单元包括耦合电容Cb，耦合电容Cb的一端与第一电源线电性连接，耦合电容Cb的另一端与第一节点N1电性连接。

该像素驱动电路还包括第一发光控制晶体管T5、第二发光控制晶体管T6、存储电容Cst、数据写入晶体管T2以及复位晶体管T3。第一发光控制晶体管T5的源极或漏极中的一个与第一电源线电性连接，第一发光控制晶体管T5的源极或漏极中的另一个与驱动晶体管T1的源极或漏极中的一个电性连接。第二发光控制晶体管T6的源极或漏极中的一个与驱动晶体管T1的源极或漏极中的另一个电性连接，第二发光控制晶体管T6的源极或漏极中的另一个与发光器件D的阳极电性连接。发光器件D的阴极与第二电源线电性连接。存储电容Cst的一端与第一电源线电性连接，存储电容Cst的另一端与驱动晶体管T1的栅极电性连接。数据写入晶体管T2的源级或漏极中的一个与数据信号线电性连接，数据写入晶体管T2的源级或漏极中的另一个与驱动晶体管T1的栅极电性连接。复位晶体管T3的源级或漏极中的一个与发光器件D的阳极电性连接，复位晶体管T3的源级或漏极中的另一个与复位信号线电性连接。

数据写入晶体管T2、复位晶体管T3、第一补偿晶体管T7和第二补偿晶体管T8的栅极均电性连接第一扫描信号线。第一初始化晶体管T9和第二初始化晶体管T10的栅极均电性连接第二扫描信号线。第一发光控制晶体管T5和第二发光控制晶体管T6的栅极均电性连接发光控制信号线。

需要说明的是，第一扫描信号线提供第一扫描信号Pscan【n】，第二扫描信号线提供第二扫描信号Pscan【n-1】，发光控制信号线提供发光控制信号EM。初始化信号线提供初始化信号VI_Gate，复位信号线提供复位信号VI_ANO。数据信号线提供数据信号Vdata。第一电源线提供第一电源信号VDD，第二电源线提供第二电源信号VSS。

如图6所示，图为该实施例的像素驱动电路的时序图。该像素驱动电路包括以下阶段：

第1阶段，第二扫描信号Pscan【n-1】低电平，第一初始化晶体管T9和第二初始化晶体管T10导通，初始化信号VI_Gate写入第一节点N1，对驱动晶体管T1的栅极进行初始化。

第2阶段(补偿阶段)，第一扫描信号Pcan【n】低电平，数据写入晶体管T2、复位晶体管T3、第一补偿晶体管T7和第二补偿晶体管T8导通。复位信号VI_ANO写入发光器件D的阳极，对发光器件D的阳极进行复位。数据信号Vdata写入驱动晶体管T1的栅极，此时对存储电容Cst进行充电，直到存储电容Cst的下极板的电压为V

第3阶段，第一扫描信号Pscan【n】和第二扫描信号Pscan【n-1】高电平，发光控制信号低电平，第一发光控制晶体管T5和第二发光控制晶体管T6导通，发光器件D发光。

由于耦合电容Cb的存在，第一节点N1的电压受到第一电源信号VDD的耦合，从而降低了第一节点N1与驱动晶体管T1的栅极之间的压差，进而降低了第一初始化晶体管T9的漏电流。

可以理解的是，通过设置电压补偿模块200，使其与第一电源线和第一节点连接，使得第一节点N1与驱动晶体管T1的栅极之间的压差在发光阶段的差异减小，从而降低了第一节点N1与驱动晶体管T1的栅极之间的压差，进而降低了第一初始化晶体管T9的漏电流。

在其中一实施例中，如图4所示，图4为本申请实施例提供的一实施例中的像素驱动电路。在该像素驱动电路中，初始化模块100包括第一初始化晶体管T9、第二初始化晶体管T10、第一补偿晶体管T7和第二补偿晶体管T8。第一初始化晶体管T9串联于驱动晶体管T1的栅极与第一节点N1之间，第二初始化晶体管T10串联于第一节点N1与初始化信号线之间。第一补偿晶体管T7串联于驱动晶体管T1的栅极与第二节点N2之间，第二补偿晶体管T8串联于第二节点N2与驱动晶体管T1的源极或者漏极之间。

电压补偿模块200包括耦合单元，耦合单元串联于第二节点N2与第一电源线之间。在一实施例中，耦合单元包括耦合电容Cb，耦合电容Cb的一端与第一电源线电性连接，耦合电容Cb的另一端与第二节点N2电性连接。

该像素驱动电路还包括第一发光控制晶体管T5、第二发光控制晶体管T6、存储电容Cst、数据写入晶体管T2以及复位晶体管T3。第一发光控制晶体管T5的源极或漏极中的一个与第一电源线电性连接，第一发光控制晶体管T5的源极或漏极中的另一个与驱动晶体管T1的源极或漏极中的一个电性连接。第二发光控制晶体管T6的源极或漏极中的一个与驱动晶体管T1的源极或漏极中的另一个电性连接，第二发光控制晶体管T6的源极或漏极中的另一个与发光器件D的阳极电性连接。发光器件D的阴极与第二电源线电性连接。存储电容Cst的一端与第一电源线电性连接，存储电容Cst的另一端与驱动晶体管T1的栅极电性连接。数据写入晶体管T2的源级或漏极中的一个与数据信号线电性连接，数据写入晶体管T2的源级或漏极中的另一个与驱动晶体管T1的栅极电性连接。复位晶体管T3的源级或漏极中的一个与发光器件D的阳极电性连接，复位晶体管T3的源级或漏极中的另一个与复位信号线电性连接。

数据写入晶体管T2、复位晶体管T3、第一补偿晶体管T7和第二补偿晶体管T8的栅极均电性连接第一扫描信号线。第一初始化晶体管T9和第二初始化晶体管T10的栅极均电性连接第二扫描信号线。第一发光控制晶体管T5和第二发光控制晶体管T6的栅极均电性连接发光控制信号线。

需要说明的是，第一扫描信号线提供第一扫描信号Pscan【n】，第二扫描信号线提供第二扫描信号Pscan【n-1】，发光控制信号线提供发光控制信号EM。初始化信号线提供初始化信号VI_Gate，复位信号线提供复位信号VI_ANO。数据信号线提供数据信号Vdata。第一电源线提供第一电源信号VDD，第二电源线提供第二电源信号VSS。

如图6所示，图6为该实施例的像素驱动电路的时序图。该像素驱动电路包括以下阶段：

第1阶段,第二扫描信号Pscan【n-1】低电平，第一初始化晶体管T9和第二初始化晶体管T10导通，初始化信号VI_Gate写入第一节点N1，对驱动晶体管T1的栅极进行初始化。

第2阶段(补偿阶段)，第一扫描信号Pcan【n】低电平，数据写入晶体管T2、复位晶体管T3、第一补偿晶体管T7和第二补偿晶体管T8导通。复位信号VI_ANO写入发光器件D的阳极，对发光器件D的阳极进行复位。数据信号Vdata写入驱动晶体管T1的栅极，此时对存储电容Cst和耦合电容Cb进行充电，直到存储电容Cst和耦合电容Cb的下极板的电压为V

第3阶段(发光阶段)，第一扫描信号Pscan【n】和第二扫描信号Pscan【n-1】高电平，发光控制信号EM低电平，第一发光控制晶体管T5和第二发光控制晶体管T6导通，发光器件D发光。

由于存储电容Cst和耦合电容Cb的存在，在发光阶段中，第二节点N2的电压和驱动晶体管T1的栅极的电压均保持为V

可以理解的是，通过设置电压补偿模块200，使其与第一电源线和第二节点N2连接，使得第二节点N2与驱动晶体管T1的栅极之间的压差在发光阶段保持相同，从而降低了第二节点N2与驱动晶体管T1的栅极之间的压差，进而降低了第一补偿晶体管T7的漏电流。

其中一实施例中，如图5所示，图5为本申请实施例提供的一实施例中的像素驱动电路。在该像素驱动电路中，初始化模块100包括第一初始化晶体管T9、第二初始化晶体管T10、第一补偿晶体管T7和第二补偿晶体管T8。第一初始化晶体管T9串联于驱动晶体管T1的栅极与第一节点N1之间，第二初始化晶体管T10串联于第一节点N1与初始化信号线之间。第一补偿晶体管T7串联于驱动晶体管T1的栅极与第二节点N2之间，第二补偿晶体管T8串联于第二节点N2与驱动晶体管T1的源极或者漏极之间。

电压补偿模块200包括耦合单元和开关单元。耦合单元串联于第一节点N1与第一电源线之间。在一实施例中，耦合单元包括耦合电容Cb，耦合电容Cb的一端与第一电源线电性连接，耦合电容Cb的另一端与第一节点N1电性连接。开关单元串联于第一节点N1与第二节点N2之间。在一实施例中，开关单元包括开关晶体管T4，开关晶体管T4的源极或漏极中的一个与第一节点N1电性连接，开关晶体管T4的源极或漏极中的另一个与第二节点N2电性连接，开关晶体管T4的栅极电性连接第三扫描信号线。

该像素驱动电路还包括第一发光控制晶体管T5、第二发光控制晶体管T6、存储电容Cst、数据写入晶体管T2以及复位晶体管T3。第一发光控制晶体管T5的源极或漏极中的一个与第一电源线电性连接，第一发光控制晶体管T5的源极或漏极中的另一个与驱动晶体管T1的源极或漏极中的一个电性连接。第二发光控制晶体管T6的源极或漏极中的一个与驱动晶体管T1的源极或漏极中的另一个电性连接，第二发光控制晶体管T6的源极或漏极中的另一个与发光器件D的阳极电性连接。发光器件D的阴极与第二电源线电性连接。存储电容Cst的一端与第一电源线电性连接，存储电容Cst的另一端与驱动晶体管T1的栅极电性连接。数据写入晶体管T2的源级或漏极中的一个与数据信号线电性连接，数据写入晶体管T2的源级或漏极中的另一个与驱动晶体管T1的栅极电性连接。复位晶体管T3的源级或漏极中的一个与发光器件D的阳极电性连接，复位晶体管T3的源级或漏极中的另一个与复位信号线电性连接。

数据写入晶体管T2、复位晶体管T3、第一补偿晶体管T7和第二补偿晶体管T8的栅极均电性连接第一扫描信号线。第一初始化晶体管T9和第二初始化晶体管T10的栅极均电性连接第二扫描信号线。第一发光控制晶体管T5和第二发光控制晶体管T6的栅极均电性连接发光控制信号线。

需要说明的是，第一扫描信号线提供第一扫描信号Pscan【n】，第二扫描信号线提供第二扫描信号Pscan【n-1】，第三扫描信号线提供第三扫描信号Scan【n】，发光控制信号线提供发光控制信号EM。初始化信号线提供初始化信号VI_Gate，复位信号线提供复位信号VI_ANO。数据信号线提供数据信号Vdata。第一电源线提供第一电源信号VDD，第二电源线提供第二电源信号VSS。

如图6所示，图6为该实施例的像素驱动电路的时序图。该像素驱动电路包括以下阶段：

请一并参阅图7，第1阶段，第二扫描信号Pscan【n-1】低电平，第一初始化晶体管T9和第二初始化晶体管T10导通，初始化信号VI_Gate写入第一节点N1，对驱动晶体管T1的栅极进行初始化。

请一并参阅图8，第2阶段(补偿阶段)，第一扫描信号Pcan【n】和第三扫描信号Scan【n】低电平，数据写入晶体管T2、复位晶体管T3、开关晶体管T4、第一补偿晶体管T7和第二补偿晶体管T8导通。复位信号VI_ANO写入发光器件D的阳极，对发光器件D的阳极进行复位。数据信号Vdata写入驱动晶体管T1的栅极，并对存储电容Cst和耦合电容Cb进行充电，直到存储电容Cst和耦合电容Cb的下极板的电压为V

请一并参阅图9，第3阶段(发光阶段)，发光控制信号EM和第三扫描信号Scan【n】低电平，第一发光控制晶体管T5和第二发光控制晶体管T6导通，发光器件D发光，耦合电容Cb对第一节点N1和第二节点N2的电压进行补偿。

由于存储电容Cst和耦合电容Cb的存在，在发光阶段中，第一节点N1、第二节点N2的电压和驱动晶体管T1的栅极的电压均保持为V

可以理解的是，通过设置电压补偿模块200，使其与第一电源线和第一节点N1以及第二节点N2连接，使得第一节点N1和第二节点N2与驱动晶体管T1的栅极之间的压差在发光阶段保持相同，从而降低了第一节点N1和第二节点N2与驱动晶体管T1的栅极之间的压差，进而降低了第一初始化晶体管T9和第一补偿晶体管T7的漏电流。具体地，如图10所示，当未设置耦合电容Cb时，第一节点N1和第二节点N2与驱动晶体管T1的栅极(如图5中的节点N3)之间的压差大约为6.8；当设置耦合电容Cb后，第一节点N1和第二节点N2与驱动晶体管T1的栅极(如图5中的节点N3)之间的压差大约为0.2。对比可知，当设置有耦合电容Cb后，能够有效降低第一节点N1和第二节点N2与驱动晶体管T1的栅极之间的压差。

在上述实施例中，像素驱动电路包括发光阶段和补偿阶段，开关单元在发光阶段和补偿阶段导通，通过耦合电容Cb在补偿阶段存储驱动晶体管T1的栅极电压，并在发光阶段对第一节点N1和第二节点N2进行补偿，改善了相关技术中的低刷新率会导致屏幕的显示效果发生色偏，影响显示效果的技术问题。而此举将会使得数据信号Vdata在写入时被耦合电容Cb分压，故在另一些实施例中，第三扫描信号Scan【n】在补偿阶段高电平，仅在发光阶段低电平，从而使得耦合电容Cb不会对数据信号Vdata产生影响，且在发光阶段过程中，由于耦合电容Cb的一端与第一电源信号线连接，故耦合电容Cb仍能对第一节点N1和第二节点N2进行补偿，降低第一节点N1和第二节点N2与驱动晶体管T1的栅极之间的电压。

本申请实施例还提供一种显示面板，该显示面板包括如上任一项的像素驱动电路。

综上，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。