铁电存储器的制作方法、铁电存储器和电子设备

技术领域

本申请涉及微电子技术领域，具体而言，涉及一种铁电存储器的制作方法、铁电存储器和电子设备。

背景技术

铁电存储器(Ferromagnetic Radom Access Memory，FRAM)是一种新型存储器，兼具ROM的非挥发性和RAM的非易失性，强耐久性，高速读写，低功耗等优点。

铁电存储器的核心工作部分是铁电电容，铁电电容结构一般是MIM型，上下两层金属是电容电极，中间是铁电薄膜材料。新型材料掺杂锆的氧化铪具有铁电效应，在介质上下电极的外电场作用下，氧化铪材料的铁畴随不同方向的电场呈现不同的极化状态，同时介质的电容会随极化态的变化而变化，从而出现电容存储电荷数量和极性随电容的极化方向和大小的变化而变化，同时，由于材料的极化强度在撤掉外加电场的情况下依然可以保持，从而使电容器具备非易失性的电荷存储能力，实现数据存储。通过铁电电容和选通晶体管的结合就能实现1T1C的标准存储单元结构，这种单元结构在0.18um甚至更高的CMOS集成电路制造技术节点时可以完全胜任。

常规1T1C铁电存储器单元需要一个晶体管和一个电容结构，其对应的铁电电容(Fe-cap)上下电极板通过接触孔(Contact1和Contact0)连接引出，接触孔的质量直接影响铁电电容的击穿电压，最终影响铁电产品的良率和可靠性。现有技术中铁电存储器的结构的Contact0接触孔经过化学机械抛光后，铁电电容下电极板界面处存在孔隙，导致下电极板产生大量的缺陷，使铁电电容击穿电压降低，在未达到工作电压时，铁电电容被击穿失效。

因此，亟需一种避免了铁电电容下极板缺陷的产生的方法。

在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。

发明内容

本申请的主要目的在于提供一种铁电存储器的制作方法、铁电存储器和电子设备，以解决现有技术中铁电电容下电极板界面处存在孔隙，导致下电极板产生大量的缺陷，使铁电电容击穿电压降低的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种铁电存储器的制作方法，所述制作方法包括：制作晶体管，所述晶体管包括衬底、栅极、源极和漏极；在所述晶体管的裸露表面上依次形成第一绝缘介质层和硅的氮化物层；去除部分所述硅的氮化物层和所述第一绝缘介质层，形成第一通孔和第二通孔，所述第一通孔使得所述源极的部分表面裸露，所述第二通孔使得所述漏极的部分表面裸露；向所述第一通孔和所述第二通孔中分别填充金属，形成第一接触孔和第二接触孔；在所述硅的氮化物层的部分裸露表面上形成铁电电容，且所述铁电电容的下极板与所述第二接触孔接触。

进一步地，填充所述第一通孔和所述第二通孔，分别形成第一接触孔和第二接触孔，包括：在所述硅的氮化物层的裸露表面上、所述第一通孔以及所述第二通孔中依次形成粘合层以及钨层，直至填满所述第一通孔和所述第二通孔；去除所述第一通孔两侧的所述硅的氮化物层的表面上的所述粘合层与所述钨层，去除所述第二通孔两侧的所述硅的氮化物层的表面上的所述粘合层与所述钨层，所述第一通孔中的所述粘合层以及所述钨层形成所述第一接触孔，所述第二通孔中的所述粘合层以及所述钨层形成所述第二接触孔。

进一步地，所述制作方法还包括：在形成所述铁电电容后的结构的裸露表面上形成第二绝缘介质层；在所述第二绝缘介质层中形成第三接触孔和第四接触孔，使得所述第三接触孔与所述第一接触孔接触，所述第四接触孔与所述铁电电容的上极板接触。

进一步地，所述制作方法还包括：在所述第二绝缘介质层的部分裸露表面上形成间隔的第一金属部和第二金属部，所述第一金属部与所述第三接触孔接触，所述第二金属部与所述第四接触孔接触；在形成所述第一金属部和所述第二金属部后的结构的裸露表面上形成第三绝缘介质层；在所述第三绝缘介质层中形成第五接触孔，使得所述第五接触孔与所述第一金属层接触；在所述第三绝缘介质层的部分裸露表面上形成第三金属部，所述第三金属部与所述第五接触孔接触。

进一步地，所述硅的氮化物层的厚度为

进一步地，所述硅的氮化物层包括SiON。

根据本申请的另一方面，提供了一种铁电存储器，包括晶体管、第一绝缘介质层、硅的氮化物层、第一接触孔、第二接触孔以及铁电电容，其中，所述晶体管包括衬底、栅极、源极和漏极；所述第一绝缘介质层覆盖所述晶体管的表面；所述硅的氮化物层位于所述第一绝缘介质层的远离所述晶体管的表面上；所述第一接触孔贯穿在所述硅的氮化物层和所述第一绝缘介质层中，且与所述源极接触；所述第二接触孔贯穿在所述硅的氮化物层和所述第一绝缘介质层中，且与所述漏极接触；所述铁电电容位于在所述硅的氮化物层的远离所述第一绝缘介质层的表面上，且所述铁电电容的下极板与所述第二接触孔接触。

进一步地，所述铁电存储器还包括第二绝缘介质层、第三接触孔以及第四接触孔，其中，所述第二绝缘介质层覆盖所述硅的氮化物层的远离所述第一绝缘介质层的表面、所述铁电电容的远离所述第一绝缘介质层的表面以及所述铁电电容的侧壁；所述第三接触孔贯穿在所述第二绝缘介质层中，且与所述第一接触孔接触；所述第四接触孔贯穿在所述第二绝缘介质层中，且与所述铁电电容的上极板接触。

进一步地，所述铁电存储器还包括第一金属部、第二金属部、第三绝缘介质层、第五接触孔以及第三金属部，其中，所述第一金属部位于所述第二绝缘介质层的远离所述硅的氮化物层的第一部分表面上，且与所述第三接触孔接触；所述第二金属部位于所述第二绝缘介质层的远离所述硅的氮化物层的第二部分表面上，且与所述第四接触孔接触，所述第二金属部与所述第一金属部间隔设置；所述第三绝缘介质层覆盖所述第二绝缘介质层的远离所述硅的氮化物层的第三部分表面、所述第一金属部的远离所述硅的氮化物层的表面、所述第一金属部的侧壁、所述第二金属部的远离所述硅的氮化物层的表面以及所述第二金属部的侧壁，所述第一部分表面、所述第二部分表面以及所述第三部分表面形成所述第二绝缘介质层的远离所述硅的氮化物层的表面；所述第五接触孔贯穿在所述第三绝缘介质层中，且与所述第一金属部接触；所述第三金属部位于所述第三绝缘介质层的远离所述第二绝缘介质层的表面上，且与所述第五接触孔接触。

进一步地，所述硅的氮化物层的厚度为

进一步地，所述硅的氮化物层包括SiON。

根据本申请的另一方面，提供了一种电子设备，包括铁电电容器，所述铁电电容器为任一种所述的制作方法制作得到的所述铁电电容器或者任一种所述的铁电电容器。

应用本申请的技术方案，铁电存储器的制作方法中，首先，制作晶体管，所述晶体管包括衬底、栅极、源极和漏极；之后，在所述晶体管的裸露表面上依次形成第一绝缘介质层和硅的氮化物层；之后，去除部分所述硅的氮化物层和所述第一绝缘介质层，形成第一通孔和第二通孔，所述第一通孔使得所述源极的部分表面裸露，所述第二通孔使得所述漏极的部分表面裸露；之后，向所述第一通孔和所述第二通孔中分别填充金属，形成第一接触孔和第二接触孔；最后，在所述硅的氮化物层的部分裸露表面上形成铁电电容，且所述铁电电容的下极板与所述第二接触孔接触。该方法在第一绝缘介质层上形成硅的氮化物层，硅的氮化物层可以作为形成第一接触孔和第二接触孔时研磨的停止层，由于填充第一通孔和第二通孔形成的第一接触孔和第二接触孔中存在孔隙，且第一接触孔和第二接触孔远离晶体管的一侧的孔隙较多，而硅的氮化物研磨速率比第一绝缘介质层慢，因此加入硅的氮化物可以防止过磨时第一接触孔和第二接触孔的孔隙露出，使得铁电电容下极板缺陷减少，从而提高铁电电容击穿电压，进而解决了现有技术中铁电电容下电极板界面处存在孔隙，导致下电极板产生大量的缺陷，使铁电电容击穿电压降低的问题。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1示出了根据本申请的一种典型实施例中形成的晶体管的结构示意图；

图2示出了根据本申请的一种典型实施例中在晶体管的表面上形成第一绝缘介质层和硅的碳化物层后的结构示意图；

图3示出了根据本申请的一种典型实施例中在第一绝缘介质层和硅的碳化物层中形成第一通孔和第二通孔后的结构示意图；

图4示出了根据本申请的一种典型实施例分别在第一通孔和第二通孔中形成第一接触孔和第二接触孔后的结构示意图；

图5示出了根据本申请的一种典型实施例的在硅的碳化物层和第二接触孔表面形成铁电电容后的结构示意图；

图6示出了根据本申请的一种实施例的在图5的结构上形成第二绝缘介质层后的结构示意图；

图7示出了根据本申请的另一种实施例的在第二绝缘介质层中形成第三接触孔和第四接触孔后的结构示意图；

图8示出了根据本申请的又一种实施例的在图7的结构上形成第一金属部、第二金属部、第三绝缘介质层、第五接触孔以及第三金属部后的结构示意图。

其中，上述附图包括以下附图标记：

10、晶体管；101、衬底；102、栅极；103、源极；104、漏极；20、第一绝缘介质层；201、第一通孔；202、第二通孔；30、硅的氮化物层；301、第一接触孔；302、第二接触孔；303、第三接触孔；304、第四接触孔；305、第五接触孔；40、铁电电容；50、第二绝缘介质层；60、第二金属部；70、第一金属部；80、第三绝缘介质层；90、第三金属部。

具体实施方式

应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。

正如背景技术所介绍的，现有技术中铁电电容下电极板界面处存在孔隙，导致下电极板产生大量的缺陷，使铁电电容击穿电压降低，为了解决如上问题，本申请提出了一种铁电存储器的制作方法、铁电存储器和电子设备。

本申请的一种典型实施例中，提供了一种铁电存储器的制作方法，上述制作方法包括：如图1所示，制作晶体管10，上述晶体管包括衬底101、栅极102、源极103和漏极104；如图2所示，在上述晶体管10的裸露表面上依次形成第一绝缘介质层20和硅的氮化物层30；如图3所示，去除部分上述硅的氮化物层30和上述第一绝缘介质层20，形成第一通孔201和第二通孔202，上述第一通孔201使得上述源极103的部分表面裸露，上述第二通孔202使得上述漏极104的部分表面裸露；如图4所示，向上述第一通孔201和上述第二通孔202中分别填充金属，形成第一接触孔301和第二接触孔302；如图5所示，在上述硅的氮化物层的部分裸露表面上形成铁电电容40，且上述铁电电容40的下极板与上述第二接触孔302接触。

上述铁电存储器的制作方法中，首先，制作晶体管，上述晶体管包括衬底、栅极、源极和漏极；之后，在上述晶体管的裸露表面上依次形成第一绝缘介质层和硅的氮化物层；之后，去除部分上述硅的氮化物层和上述第一绝缘介质层，形成第一通孔和第二通孔，上述第一通孔使得上述源极的部分表面裸露，上述第二通孔使得上述漏极的部分表面裸露；之后，向上述第一通孔和上述第二通孔中分别填充金属，形成第一接触孔和第二接触孔；最后，在上述硅的氮化物层的部分裸露表面上形成铁电电容，且上述铁电电容的下极板与上述第二接触孔接触。该方法在第一绝缘介质层上形成硅的氮化物层，硅的氮化物层可以作为形成第一接触孔和第二接触孔时研磨的停止层，由于填充第一通孔和第二通孔形成的第一接触孔和第二接触孔中存在孔隙，且第一接触孔和第二接触孔远离晶体管的一侧的孔隙较多，而硅的氮化物研磨速率比第一绝缘介质层慢，因此加入硅的氮化物可以防止过磨时第一接触孔和第二接触孔的孔隙露出，使得铁电电容下极板缺陷减少，从而提高铁电电容击穿电压，进而解决了现有技术中铁电电容下电极板界面处存在孔隙，导致下电极板产生大量的缺陷，使铁电电容击穿电压降低的问题。

具体地，制作上述晶体管的方法中，上述衬底可以是硅衬底，在上述硅衬底的部分表面上形成栅极，通过离子扩散或者离子注入工艺在栅极两侧的硅衬底中形成源极和漏极，实际应用中，上述晶体管中的上述源极和上述漏极的表面上形成有硅化物，用来降低接触电阻值，具体地，在具有图形化的半导体器件上淀积镍(Ni)、钴(Co)、钛(Ti)等金属层，进行热处理，使上述金属层中的金属原子扩散到源极、漏极、栅极中的硅中，形成硅化物层，在形成硅化物层后，可以通过湿法刻蚀的方法去除反应剩余的金属。

本申请的一种具体实施例中，在上述晶体管的裸露表面上形成第一绝缘介质层，包括：在上述晶体管的裸露表面上形成第一预备绝缘介质层；平坦化上述第一预备绝缘介质层，形成上述第一绝缘介质层。上述第一预备绝缘介质层的厚度为

本申请的另一种具体实施例中，去除部分上述硅的氮化物层和上述第一绝缘介质层，形成第一通孔和第二通孔，可以采用等离子体增强化学气相沉积(PECVD)等方法在上述硅的氮化物层表面依次淀积一层低介电常数介质层和刻蚀阻挡层，之后淀积一层光刻胶，然后采用掩膜、曝光、刻蚀等工艺形成上述第一通孔和上述第二通孔，最后剥除光刻胶。

实际应用中，可以向第一通孔和第二通孔中直接填充金属来分别形成第一接触孔和第二接触孔，但是，这样形成的接触孔中，金属和通孔的内壁的粘着力可能较小，为了增强金属的粘着力，在形成金属之前先形成粘合层，本申请的一种实施例中，填充上述第一通孔和上述第二通孔，分别形成第一接触孔和第二接触孔，包括：在上述硅的氮化物层的裸露表面上、上述第一通孔以及上述第二通孔中依次形成粘合层以及钨层，直至填满上述第一通孔和上述第二通孔；去除上述第一通孔两侧的上述硅的氮化物层的表面上的上述粘合层与上述钨层，去除上述第二通孔两侧的上述硅的氮化物层的表面上的上述粘合层与上述钨层，上述第一通孔中的上述粘合层以及上述钨层形成上述第一接触孔，上述第二通孔中的上述粘合层以及上述钨层形成上述第二接触孔。

本申请的又一种具体实施例中，可以采用金属化学气相沉积技术来淀积钨层以填充通孔。采用物理气相沉积(PVD)或者化学气相沉积(CVD)等淀积方法制备粘合层，上述粘合层可以是Ti/TiN复合层，然后，可以采用原子层淀积方法，以SiH

实际应用中，可以采用CMP方法将上述第一通孔两侧的上述硅的氮化物层的表面上的上述粘合层与上述钨层以及上述第二通孔两侧的上述硅的氮化物层的表面上的上述粘合层与上述钨层全部磨掉，停在硅的氮化物层，防止因钨层和粘合层残留而出现短路，上述硅的氮化物层的研磨速度慢，可以有效地防止接触孔被过磨使得接触孔中的孔隙漏出。

由于中间的掺杂氧化铪具备铁电性能在正反电场情况下形成不同的铁畴(极化)，这种铁畴不会随外电场的撤销而消失，从而使电容结构存储不同的电荷，实现存储功能，本申请的再一种具体实施例中，在上述硅的氮化物层的部分裸露表面上形成铁电电容，上述铁电电容的下极板与上述第二接触孔接触，上述铁电电容可以是堆叠式氧化铪基铁电电容，具体制作步骤如下：首先，可以采用原子层沉积(ALD)法制备TiN作为铁电电容下电极，上述铁电电容下电极的厚度为

本申请的另一种实施例中，上述制作方法还包括：如图6所示，在形成上述铁电电容40后的结构的裸露表面上形成第二绝缘介质层50；如图7所示，在上述第二绝缘介质层50中形成第三接触孔303和第四接触孔304，使得上述第三接触孔303与上述第一接触孔301接触，上述第四接触孔304与上述铁电电容40的上极板接触。上述第二绝缘介质层可以使得铁电电容和上层的结构隔离，起到保护铁电电容的作用，上述第三接触孔和上述第四接触孔分别与上述第一接触孔和上述铁电电容上极板接触，形成引线，用来连接晶体管和铁电电容。

具体地，上述第二绝缘介质层的厚度在

实际应用中，上述第一接触孔、上述第二接触孔、第三接触孔以及第四接触孔用来连接上述铁电电容的上下电极，上述晶体管的栅极为存储单元字线WL(Word line)，晶体管的源极连接单元的位线BL(Bit Line)，晶体管的源端通过金属与硅衬底有源区的合金结连接电容外电极，板线PL(Plate Line)通过通孔连接电容的下电极。

为了使晶体管的字线WL对电容选通，位线BL和板线PL可以对电容施加正反方向电压，本申请的又一种实施例中，上述制作方法还包括：如图8所示，在上述第二绝缘介质层50的部分裸露表面上形成间隔的第一金属部70和第二金属部60，上述第一金属部70与上述第三接触孔303接触，上述第二金属部60与上述第四接触孔304接触；在形成上述第一金属部70和上述第二金属部60后的结构的裸露表面上形成第三绝缘介质层80；在上述第三绝缘介质层80中形成第五接触孔305，使得上述第五接触孔305与上述第一金属部70接触；在上述第三绝缘介质层80的部分裸露表面上形成第三金属部90，上述第三金属部90与上述第五接触孔305接触。

实际应用中，上述第一金属部和上述第二金属部形成第一金属层，上述第三金属部形成第二金属层，上述第二金属部可以作为板线，上述第三金属部可以作为位线，在形成板线和位线之前，还可以形成第三层金属层、第四层金属层等，本领域的技术人员可以根据实际需要进行选择。

具体地，形成第三层金属层的方法包括：在形成上述第三绝缘介质层后，在上述第三绝缘介质层中形成上述第五接触孔和第六接触孔，上述第五接触孔与上述第一金属部接触，上述第六接触孔与上述第二金属部接触；在上述第三绝缘介质层的部分裸露表面上形成间隔的第三金属部和第四金属部，使得上述第三金属部与上述第五接触孔接触，上述第四金属部与上述第六金属部接触；在形成上述第三金属部和上述第四金属部后的结构的裸露表面上形成第四绝缘介质层；在上述第四绝缘介质层中形成第七接触孔，使得上述第七接触孔与上述第三金属部接触；在上述第四绝缘介质层的部分裸露表面上形成第五金属部，上述第五金属部与上述第七接触孔接触。此时，上述第三金属部和第四金属部形成第三金属层，上述第四金属部可以作为板线，上述第五金属部可以作为位线。

本申请的再一种实施例中，上述硅的氮化物层的厚度为

本申请的另一种实施例中，上述硅的氮化物层包括SiON。SiON研磨速率比上述第一绝缘介质层慢，能够很好地防止接触孔过磨使接触孔中孔隙漏出，而且是SiON透明的，抗反射，适当厚度的SiON不影响铁电存储器的性能。

实际的应用中，上述硅的氮化物层可以就是SiON，也可以为包括SiON和其他合适材料的结构层，本领域技术人员可以根据实际情况选择合适的材料形成上述的硅的氮化物层。

本申请的另一种典型实施例中，提供了一种铁电存储器，如图5所示，包括晶体管10、第一绝缘介质层20、硅的氮化物层30、第一接触孔301、第二接触孔302以及铁电电容40，其中，上述晶体管10包括衬底101、栅极102、源极103和漏极104；上述第一绝缘介质层20覆盖上述晶体管10的表面上；上述硅的氮化物层30位于上述第一绝缘介质层20的远离上述晶体管10的表面；上述第一接触孔301贯穿在上述硅的氮化物层30和上述第一绝缘介质层20中，且与上述源极103接触；上述第二接触孔302贯穿在上述硅的氮化物层30和上述第一绝缘介质层20中，且与上述漏极104接触；上述铁电电容40位于在上述硅的氮化物层30的远离上述第一绝缘介质层20的表面上，且上述铁电电容40的下极板与上述第二接触孔302接触。

上述铁电存储器，包括晶体管、第一绝缘介质层、硅的氮化物层、第一接触孔、第二接触孔以及铁电电容，其中，上述晶体管包括衬底、栅极、源极和漏极；上述第一绝缘介质层覆盖上述晶体管的表面上；上述硅的氮化物层位于上述第一绝缘介质层的远离上述晶体管的表面；上述第一接触孔贯穿在上述硅的氮化物层和上述第一绝缘介质层中，且与上述源极接触；上述第二接触孔贯穿在上述硅的氮化物层和上述第一绝缘介质层中，且与上述漏极接触；上述铁电电容位于在上述硅的氮化物层的远离上述第一绝缘介质层的表面上，且上述铁电电容的下极板与上述第二接触孔接触。该铁电存储器在第一绝缘介质层上有硅的氮化物层，硅的氮化物层可以作为形成第一接触孔和第二接触孔时研磨的停止层，由于第一接触孔和第二接触孔中存在空隙，且远离晶体管的一侧的孔隙较多，而硅的氮化物研磨速率比第一绝缘介质层慢，因此加入硅的氮化物可以防止过磨时第一接触孔和第二接触孔的孔隙露出，使得铁电电容下极板缺陷减少，从而提高铁电电容击穿电压，进而解决了现有技术中铁电电容下电极板界面处存在孔隙，导致下电极板产生大量的缺陷，使铁电电容击穿电压降低的问题。

本申请的另一种实施例中，如图7所示，上述铁电存储器还包括第二绝缘介质层50、第三接触孔303以及第四接触孔304，其中，上述第二绝缘介质层50覆盖上述硅的氮化物层30的远离上述第一绝缘介质层20的表面、上述铁电电容40的远离上述第一绝缘介质层20的表面以及上述铁电电容40的侧壁；上述第三接触孔303贯穿在上述第二绝缘介质层50中，且与上述第一接触孔301接触；上述第四接触孔304贯穿在上述第二绝缘介质层50中，且与上述铁电电容40的上极板接触。上述第二绝缘介质层可以使得铁电电容和上层的结构隔离，起到保护铁电电容的作用，上述第三接触孔和上述第四接触孔分别与上述第一接触孔和上述铁电电容上极板接触，形成引线，用来连接晶体管和铁电电容。

具体地，上述第二绝缘介质层的厚度在

实际应用中，上述第一接触孔、上述第二接触孔、第三接触孔以及第四接触孔用来连接上述铁电电容的上下电极，上述晶体管的栅极为存储单元字线WL(Word line)，晶体管的源极连接单元的位线BL(Bit Line)，晶体管的源端通过金属与硅衬底有源区的合金结连接电容外电极，板线PL(Plate Line)通过通孔连接电容的下电极。

为了使晶体管的字线WL对电容选通，位线BL和板线PL可以对电容施加正反方向电压，本申请的又一种实施例中，如图8所示，上述铁电存储器还包括第一金属部70、第二金属部60、第三绝缘介质层80、第五接触孔305以及第三金属部90，其中，上述第一金属部70位于上述第二绝缘介质层50的远离上述硅的氮化物层30的第一部分表面上，且与上述第三接触孔303接触；上述第二金属部60位于上述第二绝缘介质层50的远离上述硅的氮化物层30的第二部分表面上，且与上述第四接触孔304接触，上述第二金属部与上述第一金属部间隔设置；上述第三绝缘介质层80覆盖上述第二绝缘介质层50的远离上述硅的氮化物层30的第三部分表面、上述第一金属部70的远离上述硅的氮化物层30的第三部分表面、上述第一金属部70的侧壁、上述第二金属部60的远离上述硅的氮化物层30的表面以及上述第二金属部60的侧壁，上述第一部分表面、上述第二部分表面以及上述第三部分表面形成上述第二绝缘介质层50的远离上述硅的氮化物层30的表面；上述第五接触孔305贯穿在上述第三绝缘介质层80中，且与上述第一金属部70接触；上述第三金属部90位于上述第三绝缘介质层80的远离上述第二绝缘介质层50的表面上，且与上述第五接触孔305接触。

具体地，上述第一金属部和上述第二金属部形成第一金属层，上述第三金属部形成第二金属层，上述第二金属部可以作为板线，上述第三金属部可以作为位线，在形成板线和第三金属部之前，还可以形成第三层金属层、第四层金属层等，本领域的技术人员可以根据实际需要进行选择。

具体地，形成第三层金属层的方法包括：在形成上述第三绝缘介质层后，在上述第三绝缘介质层中形成上述第五接触孔和第六接触孔，上述第五接触孔与上述第一金属部接触，上述第六接触孔与上述第二金属部接触；在上述第三绝缘介质层的部分裸露表面上形成间隔的第三金属部和第四金属部，使得上述第三金属部与上述第五接触孔接触，上述第四金属部与上述第六金属部接触；在形成上述第三金属部和上述第四金属部后的结构的裸露表面上形成第四绝缘介质层；在上述第四绝缘介质层中形成第七接触孔，使得上述第七接触孔与上述第三金属部接触；在上述第四绝缘介质层的部分裸露表面上形成第五金属部，上述第五金属部与上述第七接触孔接触。此时，上述第三金属部和第四金属部形成第三金属层，上述第四金属部可以作为板线，上述第五金属部可以作为位线。

本申请的另一种实施例中，上述硅的氮化物层的厚度为

本申请的又一种实施例中，上述硅的氮化物层包括SiON。SiON研磨速率比上述第一绝缘介质层慢，能够很好地防止接触孔过磨使接触孔中孔隙漏出，而且是SiON透明的，抗反射，适当厚度的SiON不影响铁电存储器的性能。

实际的应用中，上述硅的氮化物层可以就是SiON，也可以为包括SiON和其他合适材料的结构层，本领域技术人员可以根据实际情况选择合适的材料形成上述的硅的氮化物层。

本申请的再一种典型实施例中，提供了一种电子设备，包括铁电电容器，上述铁电电容器为任一种上述的制作方法制作得到的上述铁电电容器或者任一种上述的铁电电容器。

从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：

1)、本申请的铁电存储器的制作方法中，首先，制作晶体管，上述晶体管包括衬底、栅极、源极和漏极；之后，在上述晶体管的裸露表面上依次形成第一绝缘介质层和硅的氮化物层；之后，去除部分上述硅的氮化物层和上述第一绝缘介质层，形成第一通孔和第二通孔，上述第一通孔使得上述源极的部分表面裸露，上述第二通孔使得上述漏极的部分表面裸露；之后，向上述第一通孔和上述第二通孔中分别填充金属，形成第一接触孔和第二接触孔；最后，在上述硅的氮化物层的部分裸露表面上形成铁电电容，且上述铁电电容的下极板与上述第二接触孔接触。该方法在第一绝缘介质层上形成硅的氮化物层，硅的氮化物层可以作为形成第一接触孔和第二接触孔时研磨的停止层，由于填充第一通孔和第二通孔形成的第一接触孔和第二接触孔中存在孔隙，且第一接触孔和第二接触孔远离晶体管的一侧的孔隙较多，而硅的氮化物研磨速率比第一绝缘介质层慢，因此加入硅的氮化物可以防止过磨时第一接触孔和第二接触孔的孔隙露出，使得铁电电容下极板缺陷减少，从而提高铁电电容击穿电压，进而解决了现有技术中铁电电容下电极板界面处存在孔隙，导致下电极板产生大量的缺陷，使铁电电容击穿电压降低的问题。

2)、本申请的铁电存储器，包括晶体管、第一绝缘介质层、硅的氮化物层、第一接触孔、第二接触孔以及铁电电容，其中，上述晶体管包括衬底、栅极、源极和漏极；上述第一绝缘介质层覆盖上述晶体管的表面上；上述硅的氮化物层位于上述第一绝缘介质层的远离上述晶体管的表面；上述第一接触孔贯穿在上述硅的氮化物层和上述第一绝缘介质层中，且与上述源极接触；上述第二接触孔贯穿在上述硅的氮化物层和上述第一绝缘介质层中，且与上述漏极接触；上述铁电电容位于在上述硅的氮化物层的远离上述第一绝缘介质层的表面上，且上述铁电电容的下极板与上述第二接触孔接触。该铁电存储器在第一绝缘介质层上有硅的氮化物层，硅的氮化物层可以作为形成第一接触孔和第二接触孔时研磨的停止层，由于第一接触孔和第二接触孔中存在空隙，且远离晶体管的一侧的孔隙较多，而硅的氮化物研磨速率比第一绝缘介质层慢，因此加入硅的氮化物可以防止过磨时第一接触孔和第二接触孔的孔隙露出，使得铁电电容下极板缺陷减少，从而提高铁电电容击穿电压，进而解决了现有技术中铁电电容下电极板界面处存在孔隙，导致下电极板产生大量的缺陷，使铁电电容击穿电压降低的问题。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。