半导体结构及其制造方法

技术领域

本发明内容是关于一种半导体结构及其制造方法。

背景技术

动态随机存取存储器(dynamic random access memory,DRAM)是一种用于在集成电路内使用单元电容器存储位元数据的半导体装置。DRAM通常包括沟槽电容器DRAM单元和/或堆叠电容器DRAM单元。

随着DRAM装置的集成度越来越高，DRAM装置的设计规则也越来越精细。然而，随着DRAM装置的尺寸减小，DRAM装置可能具有与漏电流相关的问题。因此，需要使用覆盖层来保护DRAM装置中的元件以与其他元件电绝缘。然而，在覆盖层的制造过程中，元件的电性表现可能会受到影响。为了克服性能问题，亟需改进制造过程。

发明内容

本发明内容提供一种半导体结构，其包括基板、位元线结构，氧化物阻障层及位元线覆盖层。位元线结构设置于基板上，其中位元线结构包括导电硅层、导电层及硬遮罩层。导电层设置于导电硅层上，其中导电层包括第一金属。硬遮罩层设置于导电层上。氧化物阻障层设置为直接接触位元线结构的第一侧壁。位元线覆盖层覆盖氧化物阻障层。

在一些实施方式中，氧化物阻障层包括直接接触导电硅层的第一部分以及直接接触导电层的第二部分，第一部分包括SiO、SiO

在一些实施方式中，氧化物阻障层进一步包括直接接触硬遮罩层的第三部分，硬遮罩层包括选自由Si

在一些实施方式中，半导体结构进一步包括第一阻障层设置于导电硅层及导电层间，其中第一阻障层包括第二金属，氧化物阻障层进一步包括直接接触第一阻障层的第三部分，第三部分包括第二金属的第二氧化物。

在一些实施方式中，第一阻障层包括金属层、金属氮化物层、金属硅化物层或其组合。

在一些实施方式中，金属层包括选自由Co、Cu、Ni、Ru、Mn、Ag、Au、Pt、Fe、Mo、Rh、Ti、Ta和W所组成的群组的金属，金属氮化物层包括选自由氮化钨、TiN和TaN所组成的群组的材料，金属硅化物层包括选自由硅化钨、硅化钽、硅化钛、硅化钼、硅化锆、硅化钴、硅化铬和硅化镍的材料。

在一些实施方式中，半导体结构进一步包括第二阻障层设置于导电硅层和第一阻障层之间，其中第二阻障层包括第三金属，氧化物阻障层进一步包括直接接触第二阻障层的第四部分，第四部分包括第三金属的第三氧化物。

在一些实施方式中，第一阻障层为第一金属氮化物层或金属硅化物层，第二阻障层为第二金属氮化物层或金属层，第一金属氮化物层及第二金属氮化物层具有不同材料。

在一些实施方式中，半导体结构进一步包括第三阻障层设置于第一阻障层及导电层间，其中第三阻障层包括第四金属，氧化物阻障层进一步包括直接接触第三阻障层的第五部分，第五部分包括第四金属的第四氧化物。

在一些实施方式中，第一阻障层为金属硅化物层，第二阻障层为金属层或第一金属氮化物层，第三阻障层为第二金属氮化物层，第一金属氮化物层及第二金属氮化物层具有不同材料。

在一些实施方式中，位元线覆盖层包括第一氮化物层、氧化物层及第二氮化物层。第一氮化物层覆盖氧化物阻障层的第二侧壁。氧化物层覆盖第一氮化物层的第三侧壁。第二氮化物层覆盖氧化物层的第四侧壁及位元线结构的顶表面。

在一些实施方式中，氧化物阻障层由SiO

在一些实施方式中，导电层包括选自由W、Ru、Ir、Pt、Rh和Mo所组成的群组的金属。

本发明内容提供一种制造半导体结构的方法，其包括以下操作。接收设置于基板上的位元线结构，其中位元线结构包括导电硅层、导电层及硬遮罩层。导电层设置于导电硅层上，其中导电层包括第一金属。硬遮罩层设置于导电层上。形成氧化物阻障层直接接触位元线结构的侧壁。形成位元线覆盖层覆盖氧化物阻障层。

在一些实施方式中，形成氧化物阻障层直接接触位元线结构的侧壁包括：对位元线结构执行等离子体处理，通过氧化导电硅层的第一表面部分、导电层的第二表面部分，以及硬遮罩层的第三表面部分，以形成氧化物阻障层。

在一些实施方式中，等离子体处理是在225℃至275℃的温度下执行，等离子体气体是由氧化气体及还原气体生成。

在一些实施方式中，在等离子体气体中，还原气体的流量百分比是30％至50％。

在一些实施方式中，等离子体处理的处理时间是20秒至45秒。

在一些实施方式中，位元线结构进一步包括：第一阻障层设置于导电硅层及导电层之间，其中第一阻障层包括第二金属。

在一些实施方式中，形成氧化物阻障层直接接触位元线结构的侧壁包括：对位元线结构执行等离子体处理，通过氧化导电硅层的第一表面部分、导电层的第二表面部分、硬遮罩层的第三表面部分，以及第一阻障层的第四表面部分，以形成氧化物阻障层。

附图说明

通过阅读以下实施方式的详细描述，并参照附图，可以更全面地理解本发明内容。

图1A至图1F是示意性说明根据本发明内容的一些实施方式的半导体结构的制造的中间阶段的剖面图。

图2至图5是根据本发明内容的一些实施方式的半导体结构的剖面图。

具体实施方式

现在将详细提及本发明内容的实施方式，其实例以附图说明。在可能的情况下，在附图和描述中使用相同的参照号码来指称相同或相似的部件。

以附图详细描述及揭露以下的多个实施方式。为明确说明，许多实务上的细节将在以下叙述中一并说明。然而，应当理解，这些实务上的细节并非旨在限制本发明内容。也就是说，在本发明内容部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图，一些现有结构与元件在附图中将以示意方式绘示。

本发明内容提供了一种制造半导体结构的方法。半导体结构包括位元线结构、氧化物阻障层及位元线覆盖层。在制造过程中，在位元线结构上形成氧化物阻障层，随后，在氧化物阻障层上形成位元线覆盖层。由于位元线结构受到氧化物阻障层的保护，位元线覆盖层的形成步骤可能不会对位元线结构产生不利影响。例如，位元线覆盖层的元素可能不会扩散到位元线结构内，从而影响位元线结构的电性表现。换句话说，氧化物阻障层可以阻挡来自位元线覆盖层的扩散元素迁移。此外，本发明内容的位元线结构可以被设置于DRAM装置中。

本发明内容提供了多个实施方式以进一步说明。图1A至图1F是示意性说明根据本发明内容的一些实施方式的半导体结构的制造的中间阶段的剖面图。

请参照图1A。接收设置于基板110上的位元线结构120，其中位元线结构120包括导电硅层122、导电层124和硬遮罩层126。导电硅层122设置于基板110上。导电层124设置于导电硅层122上，其中导电层124包括第一金属。硬遮罩层126设置于导电层124上。如图1A所示，导电硅层122直接接触导电层124。然而，在其他实施方式中，一个或多个阻障层(未示出)设置于导电硅层122和导电层124之间。导电层124直接接触硬遮罩层126。

请仍然参照图1A，在一些实施方式中，基板110包括底层结构(未示出)，底层结构包括与位元线结构电连接的着陆插塞(未示出)。在一些实施方式中，基板110是单晶硅晶圆、绝缘体上硅(silicon on insulator,SOI)基板、磊晶生长层或其他半导体层中之一。在一些实施方式中，导电硅层122包括多晶硅。在一些实施方式中，导电层124包括选自由W、Ru、Ir、Pt、Rh和Mo所组成的群组的金属。在一些实施方式中，硬遮罩层126包括选自由Si

现在请注意图1B。形成氧化物阻障层130直接接触位元线结构120的第一侧壁SW1和顶表面T。在一些实施方式中，通过对位元线结构120执行等离子体处理，氧化导电硅层122的第一表面部分、导电层124的第二表面部分及硬遮罩层126的第三表面部分，以形成氧化物阻障层130。因此，氧化物阻障层130包括直接接触导电硅层122的第一部分132、直接接触导电层124的第二部分134及直接接触硬遮罩层126的第三部分136。由于导电硅层122包括硅，所以氧化物阻障层130的第一部分132包括SiO、SiO

在一些实施方式中，等离子体处理在225℃至275℃的温度下进行，并且等离子体气体是由氧化气体及还原气体生成。氧化物阻障层130在此温度范围内可具有合适的厚度。在一些实施方式中，等离子体处理在干揭膜(dry strip)设备中进行。在等离子体处理过程中，位元线结构120的多个表面部分被氧化气体产生的等离子体氧化以形成氧化物阻障层130。同时，氧化物阻障层130的一部分被还原气体产生的等离子体还原。还原气体可以防止过量的位元线结构120被氧化，因此位元线结构120的电阻不会受到很大的影响和/或增加。同时使用氧化气体和还原气体可以形成具有适当厚度的氧化物阻障层130。因此，在形成位元线覆盖层于氧化物阻障层130上的期间(如图1C至图1E所示)，氧化物阻障层130可以具有良好的阻挡元素扩散到位元线结构120中的能力，且不影响位元线结构120的电性表现。在一些实施方式中，氧化物阻障层130具有3埃至5埃的厚度。在一些实施方式中，氧化物阻障层130具有实质上均匀的厚度。在一些实施方式中，等离子体处理的处理时间为20秒至45秒。在一些实施方式中，等离子体处理的等离子体功率为3500W至4500W，例如3500W、3700W、3900W、4100W、4300W或4500W。

举例来说，氧化气体包括O

请仍参照图1B。在一些实施方式中，导电硅层122包括多晶硅，导电层124包括W，而硬遮罩层126包括Si

在一些实施方式中，在形成氧化物阻障层130之前，位元线结构120通过例如稀释氢氟酸(dilute hydrofluoric acid,DHF)和NH

参照图1C至图1E。形成位元线覆盖层BC以覆盖位元线结构120和氧化物阻障层130。在一些实施方式中，位元线覆盖层BC是单层或多层。单层可以是绝缘氮化物层。在一些实施方式中，位元线覆盖层BC被称为位元线间隔物且为绝缘层。

如图1C所示，形成第一氮化物层140以覆盖和基板110和氧化物阻障层130的第二侧壁SW2和顶表面。在一些实施方式中，第一氮化物层140直接接触氧化物阻障层130的第一部分132、第二部分134和第三部分136。在一些实施方式中，第一氮化物层140是绝缘层。在一些实施方式中，第一氮化物层140包括选自由Si

现在请注意图1C至图1D。移除与基板110和氧化物阻障层130的顶表面直接接触的第一氮化物层140的多个部分，如图1D所示，因此剩余的第一氮化物层140设置为邻近位元线结构120的两侧和氧化物阻障层130的两侧。此外，形成氧化物层150以覆盖第一氮化物层140的第三侧壁SW3、基板110和氧化物阻障层130。在一些实施方式中，氧化物层150直接接触氧化物阻障层130的第三部分136的顶表面。在一些实施方式中，氧化物层150是绝缘层。在一些实施方式中，氧化物层150包括SiO

请参照图1D至图1E。移除与基板110、氧化物阻障层130的顶表面和第一氮化物层140的顶表面直接接触的氧化物层150的多个部分，如图1E所示，因此剩余的氧化物层150设置在邻近位元线结构120的两侧、氧化物阻障层130的两侧以及第一氮化物层140的两侧。并且，形成第二氮化物层160以覆盖氧化物层150的第四侧壁SW4、位元线结构120的顶表面T、氧化物阻障层130和第一氮化物层140。因此，形成位元线覆盖层BC，其包括第一氮化物层140、氧化物层150和第二氮化物层160。在一些实施方式中，第二氮化物层160包括选自由Si

参照图1F。形成层间介电层ILD以覆盖位元线覆盖层BC。如图1F所示，位元线结构120设置于基板110上，且包括导电硅层122、导电层124以及硬遮罩层126。导电层124包括第一金属。氧化物阻障层130覆盖位元线结构120且包括含有SiO、SiO

接下来，请参照图2至图5。图2至图5是根据本发明内容的一些实施方式的半导体结构的剖面图。

现在请注意图2。半导体结构200包括基板110、位元线结构120、氧化物阻障层230、位元线覆盖层BC和层间介电层ILD。在一些实施方式中，氧化物阻障层230通过原子层沉积(ALD)或化学气相沉积(CVD)形成。在一些实施方式中，氧化物阻障层130具有3埃至5埃的厚度。在一些实施方式中，整个氧化物阻障层230包括相同的材料，例如绝缘氧化物。例如，氧化物阻障层130由SiO

值得注意的是，氧化物阻障层230可以保护位元线结构120中的导电元件，即导电硅层122和导电层124，在形成第一氮化物层140及第二氮化物层160时不受氮扩散的影响。因此，半导体结构200可具有优异的电性表现。

现在请注意图3。半导体结构300包括基板110、位元线结构220、氧化物阻障层330、位元线覆盖层BC和层间介电层ILD。位元线结构220包括导电硅层122、第一阻障层322、导电层124以及硬遮罩层126。半导体结构300与半导体结构100的不同在于，半导体结构300进一步包括第一阻障层322，氧化物阻障层330进一步包括第四部分332。第一阻障层322设置于导电硅层122与导电层124之间，其中第一阻障层322包括第二金属。在一些实施方式中，通过对位元线结构220进行等离子体处理以通过氧化导电硅层122的第一表面部分、导电层124的第二表面部分、硬遮罩层126的第三表面部分和第一阻障层322的第四表面部分，来形成氧化物阻障层130。因此，氧化物阻障层130包括与导电硅层122直接接触的第一部分132、与导电层124直接接触的第二部分134、与硬遮罩层126直接接触的第三部分136以及与第一阻障层322直接接触的第四部分332。第四部分332包括第二金属的第二氧化物。在一些其他实施方式中，氧化物阻障层330被图2中所示的氧化物阻障层230替代。

请仍参照图3。在一些实施方式中，第一阻障层322包括金属层、金属氮化物层、金属硅化物层或其组合。换句话说，第一阻障层322包括金属阻障层、金属氮化物阻障层、金属硅化物阻障层或其组合。在一些实施方式中，第一阻障层322包括选自由金属阻障层、金属氮化物阻障层和金属硅化物阻障层所组成的群组中的两层。在一些实施方式中，第一阻障层322包括金属阻障层、金属氮化物阻障层和金属硅化物阻障层。

在一些实施方式中，金属层包括选自由Co、Cu、Ni、Ru、Mn、Ag、Au、Pt、Fe、Mo、Rh、Ti、Ta和W所组成的群组的金属，金属氮化物层包括选自由氮化钨、TiN和TaN所组成的群组的材料，金属硅化物层包括选自由硅化钨、硅化钽、硅化钛、硅化钼、硅化锆、硅化钴、硅化铬和硅化镍的材料。氮化钨包括W

请仍然参照图3。在一些实施方式中，导电硅层122包括多晶硅，第一阻障层322包括Ti、TiN、氮化钨或硅化钨，导电层124包括W，硬遮罩层126包括Si

请参照图4，半导体结构400包括基板110、位元线结构420、氧化物阻障层430、位元线覆盖层BC和层间介电层ILD。位元线结构420包括导电硅层122、第一阻障层322、第二阻障层422、导电层124以及硬遮罩层126。半导体结构400与半导体结构300的不同在于，半导体结构400进一步包括第二阻障层422，氧化物阻障层430进一步包括第五部分432。第二阻障层422设置于导电硅层122和第一阻障层322之间，其中第二阻障层422包括第三金属。在一些实施方式中，通过对位元线结构420进行等离子体处理以通过氧化导电硅层122的第一表面部分、导电层124的第二表面部分、硬遮罩层126的第三表面部分、第一阻障层322的第四表面部分及第二阻障层422的第五表面部分，以形成氧化物阻障层430。因此，氧化物阻障层430包括直接接触导电硅层122的第一部分132、直接接触导电层124的第二部分134、直接接触硬遮罩层126的第三部分136、直接接触第一阻障层322的第四部分332，以及直接接触第二阻障层422的第五部分432。第五部分432包括第三金属的第三氧化物。在一些其他实施方式中，氧化物阻障层430被图2中所示的氧化物阻障层230替代。

请仍然参照图4，在一些实施方式中，第一阻障层322为第一金属氮化物层或金属硅化物层，第二阻障层422为第二金属氮化物层或金属层，而第一金属氮化物层与第二金属氮化物层具有不同材料。在一些实施方式中，第一金属氮化物层和第二金属氮化物层独立地包括选自由氮化钨、TiN和TaN所组成的群组的材料。在一些实施方式中，金属硅化物层包括选自由硅化钨、硅化钽、硅化钛、硅化钼、硅化锆、硅化钴、硅化铬和硅化镍所组成的群组的材料。在一些实施方式中，金属层包括选自由Co、Cu、Ni、Ru、Mn、Ag、Au、Pt、Fe、Mo、Rh、Ti、Ta和W所组成的群组的金属。

请仍然参照图4。在一些实施方式中，导电硅层122包括多晶硅，第一阻障层322包括氮化钨或硅化钨，第二阻障层422包括Ti或TiN，导电层124包括W，硬遮罩层126包括Si

如图5所示，半导体结构500包括基板110、位元线结构520、氧化物阻障层530、位元线覆盖层BC和层间介电层ILD。位元线结构520包括导电硅层122、第一阻障层322、第二阻障层422、第三阻障层522、导电层124和硬遮罩层126。半导体结构500与半导体结构400的不同在于，半导体结构500进一步包括第三阻障层522，氧化物阻障层530进一步包括第六部分532。第三阻障层522设置于第一阻障层322与导电层124之间，其中第三阻障层522包括第四金属。在一些实施方式中，通过对位元线结构520进行等离子体处理，以通过氧化导电硅层122的第一表面部分、导电层124的第二表面部分、硬遮罩层126的第三表面部分、第一阻障层322的第四表面部分、第二阻障层422的第五表面部分，以及第三阻障层522的第六表面部分，以形成氧化物阻障层530。因此，氧化物阻障层530包括直接接触导电硅层122的第一部分132、直接接触导电层124的第二部分134、直接接触硬遮罩层126的第三部分136、直接接触第一阻障层322的第四部分332、直接接触第二阻障层422的第五部分432，以及直接接触第三阻障层522的第六部分532。第六部分532包括第四金属的第四氧化物。在一些其他实施方式中，氧化物阻障层530被图2中所示的氧化物阻障层230替代。

请仍参照图5。在一些实施方式中，第一阻障层322为金属硅化物层，第二阻障层422为金属层或第一金属氮化物层，第三阻障层522为第二金属氮化物层，第一金属氮化物层及第二金属氮化物层具有不同材料。在一些实施方式中，第一金属氮化物层和第二金属氮化物层独立地包括选自由氮化钨、TiN和TaN所组成的群组的材料。在一些实施方式中，金属硅化物层包括选自由硅化钨、硅化钽、硅化钛、硅化钼、硅化锆、硅化钴、硅化铬和硅化镍所组成的群组的材料。在一些实施方式中，金属层包括选自由Co、Cu、Ni、Ru、Mn、Ag、Au、Pt、Fe、Mo、Rh、Ti、Ta和W所组成的群组的金属。

请仍然参照图5，在一些实施方式中，导电硅层122包括多晶硅，第一阻障层322包括硅化钨，第二阻障层422包括Ti或TiN，第三阻障层522包括氮化钨，导电层124包括W，硬遮罩层126包括Si

形成氧化物阻障层330、430、530的实验条件(温度、等离子体气体、流速百分比、处理时间、等离子体功率)，以及氧化物阻障层330、430、530的厚度可参照氧化物阻障层130的实施方式，在此不再赘述。

值得注意的是，氧化物阻障层330、430、530可以保护位元线结构中的导电元件，即导电硅层122、导电层124和多个阻障层，在形成第一氮化物层140和第二氮化物层160时免受氮扩散影响。因此，半导体结构300、400、500可以具有优异的电性表现。

综上所述，本发明内容提供一种半导体结构及其制作方法。半导体结构包括被氧化物阻障层覆盖的位元线结构，在氧化物阻障层上形成位元线覆盖层期间，氧化物阻障层可以阻止元素扩散到位元线结构中。因此，半导体结构可具有优异的电性表现。

尽管已经参照某些实施方式相当详细地描述了本发明内容，但是也可能有其他实施方式。因此，所附权利要求书的精神和范围不应限于此处包括的实施方式的描述。

对于所属技术领域技术人员来说，显而易见的是，在不脱离本发明内容的范围或精神的情况下，可以对本发明内容的结构进行各种修改和变化。鉴于前述内容，本发明内容意图涵盖落入所附权利要求书内的本发明内容的修改和变化。

【符号说明】

100、200、300、400、500:半导体结构

110:基板

120:位元线结构

122:导电硅层

124:导电层

126:硬遮罩层

130:氧化物阻障层

132:第一部分

134:第二部分

136:第三部分

140:第一氮化物层

150:氧化物层

160:第二氮化物层

220:位元线结构

230:氧化物阻障层

322:第一阻障层

330:氧化物阻障层

332:第四部分

422:第二阻障层

430:氧化物阻障层

432:第五部分

520:位元线结构

522:第三阻障层

530:氧化物阻障层

532:第六部分

BC:位元线覆盖层

ILD:层间介电层

SW1:第一侧壁

SW2:第二侧壁

SW3:第三侧壁

SW4:第四侧壁

T:顶表面。