半导体结构及其制造方法

技术领域

本公开涉及半导体技术领域，具体涉及半导体结构及其制造方法。

背景技术

随着电子产品系统微小型化、多功能化和高效率需求的日益增加，在基板内埋入电子组件(主动元件、被动元件)，将各种功能的电子组件整合成小型化的半导体封装基板，例如EPS(Embedded Passive Substrate，埋置主动元件的基板)、EDS(Embedded DieSubstrate，埋置芯片的基板)。在半导体封装基板中，热界面材料通常设于电子组件与热耗散结构(例如散热片)之间。

在信赖性测试(例如冷热循环测试)的过程中，可能会出现热界面材料的部分或全部熔融并流失的现象，无法将电子组件产生的热能传导至热耗散结构，导致半导体结构因无法有效散热而失效。

发明内容

本公开提供了半导体结构及其制造方法。

第一方面，本公开提供了一种半导体结构，该半导体结构包括：电子组件，具有主动面和背面；模封层，包覆电子组件且暴露电子组件的背面，模封层的上表面高于电子组件的背面，以形成凹部；热界面材料，设于凹部。

在一些可选的实施方式中，该半导体结构还包括：加固层，嵌设于模封层且包围电子组件。

在一些可选的实施方式中，加固层的上表面与模封层的上表面共平面；和/或加固层的下表面与模封层的下表面之间具有第一预设距离。

在一些可选的实施方式中，该半导体结构还包括：散热盖，设于热界面材料上。

在一些可选的实施方式中，散热盖通过粘合材料与加固层连接。

在一些可选的实施方式中，该半导体结构还包括：衬底，与电子组件的主动面接触。

在一些可选的实施方式中，衬底包括基板或重布线层。

在一些可选的实施方式中，模封层的下表面与衬底接触；和/或加固层的下表面与衬底之间具有第二预设距离。

在一些可选的实施方式中，热界面材料为烧结银材料。

在一些可选的实施方式中，热界面材料的宽度大于电子组件的宽度。

在一些可选的实施方式中，该半导体结构还包括：底部填充胶，包覆电子组件，模封层包覆底部填充胶。

在一些可选的实施方式中，电子组件包括以下至少一项：专用集成电路ASIC芯片或高宽带存储器HBM。

第二方面，本公开提供了一种半导体结构的制造方法，包括：在载体上设置模封层；将电子组件接合至载体，以使模封层包覆电子组件；去除载体；在模封层上设置凹部，以暴露电子组件的背面；将热界面材料设于凹部中。

在一些可选的实施方式中，载体为具有离型膜(tape)的载体。

在一些可选的实施方式中，在在载体上设置模封层之前，该方法还包括：在载体上形成加固层；以及在载体上设置模封层，包括：在载体上设置模封层，模封层包覆加固层。

在一些可选的实施方式中，该方法还包括：将散热盖设于热界面材料上。

在一些可选的实施方式中，在将散热盖设于热界面材料上之前，方法还包括：在加固层上设置粘合材料，加固层通过粘合材料与散热盖连接。

在一些可选的实施方式中，在将电子组件接合至载体之前，方法还包括：将电子组件倒装接合至衬底；将底部填充胶填入至电子组件与衬底之间，底部填充胶包覆电子组件。

为解决在信赖性测试(例如冷热循环测试)的过程中，可能会出现热界面材料的部分或全部熔融并流失的现象，无法将电子组件产生的热能传导至热耗散结构，导致半导体结构因无法有效散热而失效的技术问题，本公开的提供的半导体结构及其制造方法，通过设计模封层的上表面高于电子组件的背面而形成凹部，并将热界面材料设于凹部，可以有效防止热界面材料的部分或全部熔融并流失，进而提高产品良率。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显：

图1是根据本公开的半导体结构的一个实施例的截面结构示意图；

图2是根据本公开的半导体结构的又一个实施例的截面结构示意图；

图3是根据本公开的半导体结构的又一个实施例的截面结构示意图；

图4是根据本公开的半导体结构的又一个实施例的截面结构示意图；

图5A到5H根据本公开的半导体结构的制造过程中的截面结构示意图。

符号说明：

1-电子组件，2-模封层，21-凹部，3-热界面材料，4-加固层，5-散热盖，6-粘合材料，7-衬底，71-重布线层，72-基板，8-底部填充胶，9-载体。

具体实施方式

下面结合附图和实施例对说明本公开的具体实施方式，通过本说明书记载的内容本领域技术人员可以轻易了解本公开所解决的技术问题以及所产生的技术效果。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外，为了便于描述，附图中仅示出了与有关发明相关的部分。

需要说明的是，说明书附图中所绘示的结构、比例、大小等，仅用于配合说明书所记载的内容，以供本领域技术人员的了解与阅读，并非用以限定本公开可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本公开所能产生的功效及所能达成的目的下，均应仍落在本公开所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本公开可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，应当也视为本公开可实施的范畴。

另外，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。

图1是根据本公开的半导体结构的一个实施例的结构示意图。如图1所示，该半导体结构可以包括电子组件1、模封层2以及热界面材料3。其中，电子组件1具有主动面和背面，模封层2包覆电子组件1且暴露电子组件1的背面，模封层2的上表面高于电子组件1的背面，以形成凹部21，热界面材料3设于凹部21。

电子组件1可以是有源组件(主动组件)，例如芯片等，也可以是无源组件(被动组件)，例如电容器、电感器、电阻器等。

模封层2可以由各种模封材料(Molding Compound)形成。例如，模封材料可包括环氧树脂(Epoxy resin)、BT(Bismaleimide Triazine Resin)树脂、填充物(Filler)、催化剂(Catalyst)、颜料(Pigment)、脱模剂(Release Agent)、阻燃剂(Flame Retardant)、耦合剂(Coupling Agent)、硬化剂(Hardener)、低应力吸收剂(Low Stress Absorber)、粘合促进剂(Adhesion Promoter)、离子捕获剂(Ion Trapping Agent)等。

热界面材料3(Thermal Interface Material，TIM)例如可以是焊料、散热膏或其他适用于热耗散的导热材料。其中，散热膏主要成分为硅油和氧化硅的混合体，为白色散热膏。若要加强热传导效率，可于散热膏混入其它磨成粉末状的材质，例如铜、银、金、钻石、石墨等。还可以选用导热液态金属散热膏，导热液态金属散热膏的主要成分为镓基合金，热导率高为10-80瓦特每米-开尔文(W/mK)。

在一些可选的实施方式中，该半导体结构还可以包括：加固层，嵌设于模封层2且包围电子组件1。

加固层可以支撑半导体结构的整体结构，并在半导体结构的制备期间减少翘曲。

在一些可选的实施方式中，加固层的上表面可以与模封层2的上表面共平面；和/或加固层的下表面可以与模封层2的下表面之间具有第一预设距离。

加固层例如可以选用铝碳化硅(AlSiC)，AlSiC复合材料的突出优点是结合了陶瓷的低热膨胀系数、纯铝的热导率、铸铁的强度于一身。加固层也可以是其他的导电材料，例如铝(Al)、铜(Cu)、铬(Cr)、锡(Sn)、金(Au)、银(Ag)、镍(Ni)、不锈钢或其他导电材料。

在一些可选的实施方式中，该半导体结构还可以包括：散热盖5，设于热界面材料3上。

这里，散热盖5可以是散热片或其他合适的热耗散结构。散热盖5也可以是导电材料，例如铝(Al)、铜(Cu)、铬(Cr)、锡(Sn)、金(Au)、银(Ag)、镍(Ni)、不锈钢或其他导电材料。

在一些可选的实施方式中，散热盖5可以通过粘合材料6与加固层连接。

粘合材料6例如可以是环氧树脂导电胶、酚醛树脂导电胶、聚氨酯导电胶、热塑性树脂导电胶和聚酰亚胺导电胶。

在一些可选的实施方式中，该半导体结构还可以包括：衬底7，该衬底7与电子组件1的主动面接触。

在一些可选的实施方式中，衬底7可以包括基板72或重布线层71。

如图1所示，衬底7可以包括基板72和重布线层71，重布线层71设于基板72上。

请参考图2-图4所示，图2是根据本公开的半导体结构的又一个实施例的结构示意图，图3是根据本公开的半导体结构的又一个实施例的结构示意图，图4是根据本公开的半导体结构的又一个实施例的结构示意图。

如图2所示，衬底7可以为基板72。如图3所示，衬底7可以为重布线层71。如图4所示，衬底7可以为重布线层71。

这里，图3与图4所示的半导体结构的区别在于，在制程中，图3所示的半导体结构是先制作重布线层71，再将电子组件1接合到重布线层71，即后芯片(Chip Last)工艺，而图4所示的半导体结构是先将电子组件1接合到载板并模封后，再在此基础上制作重布线层71，即前芯片(Chip First)工艺。在实际中，对于昂贵的电子组件1，若采用Chip First，则可能出现由于其他部分制程不良而导致电子组件1失效的问题，所以更加适合采用ChipLast制程。但相对而言，Chip Last的制程难度也要高于Chip First制程。因此，在实践中，可以根据电子组件1的价格和制程的难度，选用图3所示的半导体结构或图4所示的半导体结构。

在一些可选的实施方式中，模封层2的下表面可以与衬底7接触。

在一些可选的实施方式中，加固层的下表面可以与衬底7之间可以具有第二预设距离。

这里，加固层的下表面与模封层2的下表面之间可以具有第一预设距离，由于模封层2的下表面可以与衬底7接触，因此加固层的下表面与衬底7之间的第二预设距离与第一预设距离的长度可以是相同的。

加固层与衬底7之间可以具有第二预设距离，即加固层不与衬底7接触，可有效防止应力的传导和积聚。这里，应力可以是由于温度循环、不同材料之间的热膨胀系数(CTE，Coefficient of Thermal Expansion)失配或各种制造工艺期间的翘曲和/或变形而产生的。

在一些可选的实施方式中，热界面材料3可以为烧结银材料。

这里，烧结银(Sintering Ag paste)的导热系数为200W/mK，比传统TIM导热系数(2～10W/mK)高了数十到百倍。烧结银可以全部由金属组成，金属成分最大化，为膏状易用性佳，并且凹部21可以限制烧结银的位置，故不用担心烧结银泄漏到基板72与线路造成短路。

在一些可选的实施方式中，热界面材料3的宽度可以大于电子组件1的宽度。

热界面材料3可以完全覆盖和接触电子组件1，这样可以保证将电子组件1产生的热能全部传导至热耗散结构，能够更全面更有效的散热。

在一些可选的实施方式中，该半导体结构还可以包括：底部填充胶8，该底部填充胶8可以包覆电子组件1，而模封层2包覆底部填充胶8。

底部填充胶8例如可以是毛细底部填充料(CUF，capillary underfill)、成型底部填充料(MUF，molded underfill)、非导电胶(NCP，Non-conductive Paste)等。底部填充胶8可以填充空隙，从而达到加固的目的。

由于在制程中，先将电子组件1倒装接合至衬底7上，所以电子组件1与衬底7之间设有底部填充胶8。然后在将电子组件1倒装接合至衬底7之后，将电子组件1接合至设有模封层2的载体9，以使模封层2包覆电子组件1及底部填充胶8。

在一些可选的实施方式中，电子组件1可以包括专用集成电路ASIC(ApplicationSpecific Integrated Circuit)芯片或高宽带存储器HBM(High Bandwidth Memory)。

本公开的提供的半导体结构，通过设计模封层2的上表面高于电子组件1的背面而形成凹部21，并将热界面材料3设于凹部21，可以有效防止热界面材料3的部分或全部熔融并流失，进而提高产品良率。

图5A到5H根据本公开的半导体结构的制造过程中的结构示意图。为了更好地理解本公开的各方面，已简化各图。

请参考图5C，在载体9上设置模封层2，模封层2包覆加固层。将电子组件1接合至载体9，以使模封层2包覆电子组件1。

可以使用压缩成型模具(compression mold)将电子组件1接合至载体9。

请参考图5D，去除载体9。

请参考图5E，在模封层2上设置凹部21，以暴露电子组件1的背面。

这里，可以使用激光去除部分模封层2，以暴露出电子组件1的背面。

请参考图5F，将热界面材料3设于凹部21中。

请参考图5G，在一些可选的实施方式中，在加固层上设置粘合材料6，再将散热盖5设于热界面材料3上，加固层通过粘合材料6与散热盖5连接。

请参考图5H，切割分离成单元(unit)。

在一些可选的实施方式中，在图5C所示的步骤之前，请参考图5A，可以在载体9上形成加固层。

可选地，载体9可以为具有离型膜的载体9。

在一些可选的实施方式中，在图5C所示的步骤之前，请参考图5B，可以将电子组件1倒装接合至衬底7，将底部填充胶8填入至电子组件1与衬底7之间，底部填充胶8包覆电子组件1。

本公开的提供的制造半导体结构的方法，无需通过研磨工艺来暴露电子组件1的导电元件(电接触件)，避免出现由于研磨工艺的高风险性导致昂贵的电子组件1失效的现象。并且通过设计模封层2的上表面高于电子组件1的背面而形成凹部21，并将热界面材料3设于凹部21，可以有效防止热界面材料3的部分或全部熔融并流失。

尽管已参考本公开的特定实施例描述并说明本公开，但这些描述和说明并不限制本公开。所属领域的技术人员可清楚地理解，可进行各种改变，且可在实施例内替代等效组件而不脱离如由所附权利要求书限定的本公开的真实精神和范围。图示可能未必按比例绘制。归因于制造过程中的变量等等，本公开中的技术再现与实际实施之间可能存在区别。可存在未特定说明的本公开的其它实施例。应将说明书和图示视为说明性的，而非限制性的。可作出修改，以使特定情况、材料、物质组成、方法或过程适应于本公开的目标、精神以及范围。所有此些修改都落入此所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本文中所公开的方法，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并不限制本公开。