存储控制装置、存储装置和信息处理系统

技术领域

本技术涉及存储装置。更具体地，本技术涉及设置有参照单元的存储装置、其存储控制装置以及信息处理系统。

背景技术

已知一种当执行从存储装置中的存储器单元的读取时使用保持基准阈值的参照单元来确定存储器单元的存储状态的方法。例如，在使用磁性隧道结(MTJ)元件的存储装置中，通过由参照电位生成电路生成与逻辑电平“0”和“1”相对应地生成的电位的中间电位，将多个参照单元的值供应给感测放大器的一个输入。在此，由于环境温度引起的热波动，该MTJ元件具有随机超过阈值的特性，并且这被称为保持性。此外，形成MTJ元件的绝缘层具有薄膜厚度，并且存在介电击穿的失效模式，这被称为耐久性。在由于这种保持性和耐久性的影响而导致参照单元的数据值与预期不符的情况下，可能会从感测放大器输出不正确的值。因此，例如，提出了一种半导体装置，该半导体装置对参照单元被访问的次数进行计数，并且在达到指定的次数时检查参照单元的状态是否落入预定的分布范围内(例如，参见专利文献1)。

引文列表

专利文献

专利文献1：日本专利申请特许公开No.2004-185745

发明内容

本发明要解决的问题

在上述传统技术中，当参照单元被访问的次数达到指定的次数时，如果参照单元的状态未落入预定的分布范围内，则对值进行校正。然而，在这种情况下，由于仅将访问的次数用作基准，因此不能处理诸如保持性之类的时间依赖的数据保持特性。因此，存在无法适当地管理参照单元的状态的可能性。

鉴于这种情况已经实现了本技术，并且其目的是适当地管理存储装置中的参照单元的状态。

问题的解决方案

为了解决上述问题而实现了本技术，并且其第一方面是存储控制装置、存储装置和信息处理系统，它们设置有：状态存储部，该状态存储部存储关于被包括在第一存储器单元阵列中而生成感测放大器的参照电位的第一参照单元和被包括在第二存储器单元阵列中而生成感测放大器的参照电位的第二参照单元中的每一个的指示保持值的确定性的状态；以及写入控制部，当被指示对第一参照单元和第二参照单元中的任一个的写入时，该写入控制部基于存储在状态存储部中的关于第一参照单元和第二参照单元的状态来控制所指示的写入。这带来了基于指示保持在第一参照单元和第二参照单元中的值的确定性的状态来控制对第一参照单元和第二参照单元的写入的效果。

此外，在第一方面中，写入控制部可以将分别包括第一参照单元和第二参照单元的第一参照单元组和第二参照单元组作为单位执行写入，以及状态存储部可以针对第一参照单元组和第二参照单元组中的每一个存储状态。这带来了针对第一参照单元组和第二参照单元组中的每一个控制写入的效果。

此外，在第一方面中，当对第一参照单元和第二参照单元中的任一个执行写入时，状态存储部可以更新关于已被执行该写入的参照单元的状态。这带来了根据对第一参照单元和第二参照单元的写入来更新状态的效果。

此外，在第一方面中，当对第一参照单元和第二参照单元中的任一个执行写入时，状态存储部可以根据从该写入起流逝的时间来更新关于该参照单元的状态。这带来了根据从对第一参照单元和第二参照单元的写入起流逝的时间来更新状态的效果。

此外，在第一方面中，可以进一步设置管理从写入起流逝的时间的定时器电路。这带来了更新由来自定时器电路的通知触发的状态的效果。

此外，在第一方面中，在当被指示对第一参照单元的写入时在状态存储部中存储的关于第一参照单元的状态满足预定条件的情况下，写入控制部可以进行控制以避免对第一参照单元执行写入。这带来了控制避免执行不必要的写入的效果。

此外，在第一方面中，在当被指示对第一参照单元的写入时在状态存储部中存储的关于第一参照单元的状态不满足预定条件的情况下，写入控制部可以进行根据存储在状态存储部中的关于第二参照单元的状态对第一参照单元执行写入的控制。这带来了根据第二参照单元的状态来控制对第一参照单元的写入的效果。

此外，在第一方面中，在关于第一参照单元的状态不满足预定条件的情况下以及在关于第二参照单元的状态满足其它预定条件的情况下，写入控制部可以进行仅当以从第二参照单元生成的参照电位为基准读取的第一参照单元的值与预定读取期望值不一致时对第一参照单元执行写入的控制。这带来了仅在第一参照单元的值与读取期望值不一致的情况下对第一参照单元执行写入的效果。

此外，在第一方面中，可以进一步设置有判定电路，该判定电路判定以从第二参照单元生成的感测放大器的参照电位为基准读取的第一参照单元的值是否与预定读取期望值一致。这带来了在第一参照单元的值和读取期望值之间执行一致判定的效果。

此外，在第一方面中，在关于第一参照单元的状态不满足预定条件的情况下以及在关于第二参照单元的状态不满足其它预定条件的情况下，写入控制部可以进行控制以对第一参照单元执行写入。这带来了根据第二参照单元的状态来控制对第一参照单元的写入的效果。

此外，在第一方面中，作为第一参照单元和第二参照单元，例如，假设为电阻变化型存储器元件，并且具体地，假设为磁性电阻变化型存储器元件。

附图说明

图1是示出本技术的实施例中的存储装置的电路配置示例的视图。

图2是示出本技术的实施例中的存储器单元阵列110的配置示例的视图。

图3是示出本技术的实施例中的存储器单元111的配置示例的视图。

图4是示出本技术的实施例中的MTJ元件10的结构示例的视图。

图5是示出本技术的实施例中的读取操作中的数据流的示例的视图。

图6是示出本技术的实施例中的写入操作中的数据流的示例的视图。

图7是示出本技术的实施例中的读取修改写入操作中的数据流的示例的视图。

图8是示出本技术的实施例中的参照单元写入操作控制电路191的电路配置示例的视图。

图9是示出本技术的实施例中的参照单元写入操作控制电路191的过程示例的视图。

图10是示出本技术的实施例中的参照单元写入操作控制电路191的操作示例的真值表的视图。

图11是示出本技术的实施例中的参照单元写入操作控制电路191的状态转变的示例的视图。

图12是示出应用了本技术的实施例中的存储装置的电子装置600的配置示例的视图。

具体实施方式

在下文中描述用于实施本技术的模式(在下文中，称为实施例)。按以下顺序给出描述。

1.电路配置

2.写入控制

3.应用示例

<1.电路配置>

[存储装置]

图1是示出本技术的实施例中的存储装置的电路配置示例的视图。

该存储装置包括两个存储器单元阵列(#1和#2)110，每个存储器单元阵列都设置有行解码器121、字线驱动器122、参照电位生成电路130以及开关141和142。此外，该存储装置设置有与每一列相对应的数据选择电路150、写入驱动器160、感测放大器170和判定电路180。此外，该存储装置设置有控制电路190，该控制电路190包括参照单元写入操作控制电路191、定时器电路192和参照单元主数据保持部193。

通过将存储器单元布置在二维矩阵(阵列)中来获得存储器单元阵列110。

行解码器121解码到存储器单元阵列110的地址以生成存储器单元阵列110中的行地址。字线驱动器122是驱动由行解码器121指定的字线(行)的驱动器。

参照电位生成电路130是基于连接到从存储器单元阵列110输出的参照字线的参照单元的值来生成参照电位的电路。

开关141是用于切换对应的存储器单元阵列110和开关142之间的连接的双向开关。该开关141选择从对应的存储器单元阵列110输出的数据值和由对应的参照电位生成电路130生成的参照电位的数据值中的一个，并将其输出到对应的开关142。此外，开关141将从开关142输出的数据值供应给对应的存储器单元阵列110。开关141的开关控制是基于来自控制电路190的指令执行的。

开关142是用于切换对应的开关141与对应的写入驱动器160和感测放大器170之间的连接的双向开关。该开关142选择从对应的写入驱动器160供应的数据值，并将其供应给对应的开关141。此外，开关142选择从对应的开关141输出的数据值，并将其供应给对应的感测放大器170的一个输入。开关142的开关控制是基于来自控制电路190的指令执行的。

数据选择电路150选择从外部供应的数据值和参照单元主数据保持部193的数据值中的任一个，并将其供应给对应的写入驱动器160。

写入驱动器(WD)160是驱动从数据选择电路150供应的数据值以用于写入到存储器单元阵列110中的驱动器。

感测放大器(SA)170是放大从存储器单元阵列110输出的数据值以进行输出的感测放大器。感测放大器170设置有两个输入端子，从存储器单元阵列110输出的要被感测的电位被输入到两个输入端子中的一个，并且由参照电位输入电路130生成的参照电位被输入到两个输入端子中的另一个。因此，感测放大器170放大以参照电位为基准要感测的电位并输出读取数据。从感测放大器170输出的读取数据被供应给外部并被输入到判定电路180。

判定电路180将感测放大器170的输出与参照单元主数据保持部193的数据值进行比较，以判定它们是否彼此一致，以便验证存储器单元阵列110的参照单元的数据值。由判定电路180进行的判定结果被供应给参照单元写入操作控制电路191。

参照单元写入操作控制电路191是控制对存储器单元阵列110的参照单元的写入操作的电路。如后所述，参照单元写入操作控制电路191存储关于存储器单元阵列110的参照单元的指示保持值的确定性的状态并基于该状态控制对参照单元的写入操作。

定时器电路192是管理从对存储器单元阵列110的参照单元写入起流逝的时间的定时器。当由定时器电路192检测到预定流逝的时间时，通知参照单元写入操作控制电路191这一点。

参照单元主数据保持部193保持用作存储器单元阵列110的参照单元的主的值。即，参照单元主数据保持部193中保持的参照单元主数据是用于在判定电路180中验证存储器单元阵列110的参照单元的数据值的读取期望值。此外，在存储器单元阵列110的参照单元不适当的情况下，参照单元主数据用作当执行重写时的数据值。参照单元主数据保持部193可以保持高电平和低电平的固定值，并且可以通过使用触发器、固定电阻等来形成。

[存储器单元阵列]

图2是示出本技术的实施例中的存储器单元阵列110的配置示例的视图。

通过将存储器单元111布置在二维矩阵中来获得存储器单元阵列110。字线驱动器122针对行方向上的每条字线为单位驱动存储器单元阵列110中的存储器单元111。此外，在列方向上形成源极线和位线，以与各个存储器单元111串联连接。

存储器单元阵列110的字线包括用作正常数据存储区域的数据字线和用作参照单元的参照字线。如上所述，参照单元用于在数据读取时生成参照电位。

注意，在该示例中，参照字线被示出在存储器单元阵列110的最高行中，但是其可以被布置在任何行中。例如，从寄生电阻的观点出发，期望将参照字线布置在存储器单元阵列110的中心行中。

图3是示出本技术的实施例中的存储器单元111的配置示例的视图。

在此，以自旋转移转矩随机存取存储器(STT-MRAM)为例进行描述。该STT-MRAM是使用作为电阻变化型元件的隧道磁阻元件(MTJ元件)为存储器单元并且通过利用电阻值由于隧道磁阻效应(TMR效应)而改变的事实来存储逻辑电平“0”和“1”的存储器。

存储器单元111具有其中MTJ元件10和MOS晶体管20串联连接的一晶体管一电阻配置。MOS晶体管20可以是负沟道金属氧化物半导体(NMOS)或正沟道金属氧化物半导体(PMOS)。

图4是示出本技术的实施例中的MTJ元件10的结构示例的视图。

MTJ元件10具有这样的配置，其中两个磁性层结合到绝缘层12的上侧和下侧，两个磁性层中的一个被称为自由层11，而另一个被称为参考层13。当自由层11和参考层13的磁化方向相同时，例如，其处于低电阻状态并且与存储数据的逻辑电平“0”相关联。此外，当自由层11和参考层13的磁化方向彼此相反时，例如，其处于高电阻状态并且与存储数据的逻辑电平“1”相关联。

通过向MTJ元件10施加电流来反转MTJ元件10的存储数据。即，通过取决于电流I是在从漏极端子D到源极端子S的方向上施加还是电流I是在从源极端子S到漏极端子D的方向上施加来判定自由层11的磁化方向，从而存储逻辑电平“0”和“1”中的任一个。

[操作]

图5是示出本技术的实施例中的读取操作中的数据流的示例的视图。

在该示例中，描述了以存储器单元阵列#1的参照单元为基准读取存储器单元阵列#2的数据的情况。注意，在以存储器单元阵列#2的参照单元为基准读取存储器单元阵列#1的数据的情况下，除了它们两者之间的关系反转之外，基本操作类似。

存储器单元阵列#1的参照字线的参照单元的值被输入到参照电位生成电路130。参照电位生成电路130基于从存储器单元阵列#1输出的参照单元的值来生成参照电位。所生成的参照电位经由开关141和142被供应给感测放大器170的一个输入端子。

存储器单元阵列#2的数据字线的数据值经由开关141和142供应给感测放大器170的另一个输入端子。

感测放大器170以供应给一个输入端子的参照电位为基准来放大供应给另一个输入端子的数据值，并输出读取数据。

图6是示出本技术的实施例中的写入操作中的数据流的示例的视图。

在该示例中，描述了将数据写入到存储器单元阵列#2中的情况。从外部供应的写入数据由数据选择电路150选择并由写入驱动器160驱动。写入驱动器160的输出经由开关142和141供应给存储器单元阵列#2，并执行写入。

注意，在将数据写入到存储器单元阵列#1中的情况下，通过切换开关142和141，将写入驱动器160的输出供应给存储器单元阵列#1。

图7是示出本技术的实施例中的读取修改写入操作中的数据流的示例的视图。

如稍后所述，在该实施例中，执行读取以验证参照单元的数据值，并且在感测放大器170的输出与读取期望值不一致的情况下执行写入。此操作被称为读取修改写入(RMW)。在该示例中，在存储器单元阵列#1的参照单元的数据是确定的假设下验证存储器单元阵列#2的参照单元。即，如上述的正常读取中那样，以存储器单元阵列#1的参照单元为基准读取存储器单元阵列#2的参照单元的数据值。此时的感测放大器170的输出被供应给对应的判定电路180。此外，保持在参照单元主数据保持部193中的参照单元主数据被供应给判定电路180。判定电路180将判定结果报告给参照单元写入操作控制电路191。

作为判定电路180进行判定的结果，当感测放大器170的输出与参照单元主数据一致时，参照单元写入操作控制电路191进行控制以避免对存储器单元阵列#2的参照单元执行写入。

另一方面，在感测放大器170的输出与参照单元主数据不一致的情况下，参照单元写入操作控制电路191经由数据选择电路150将参照单元主数据供应给写入驱动器160。然后，参照单元写入操作控制电路191进行控制，以经由开关142和141将参照单元主数据写入到存储器单元阵列#2的参照单元中。

<2.写入控制>

[参照单元写入操作控制电路]

图8是示出本技术的实施例中的参照单元写入操作控制电路191的电路配置示例的视图。

参照单元写入操作控制电路191设置有管理存储器单元阵列#1的参照单元的状态的写入操作控制电路#1(210)和管理存储器单元阵列#2的参照单元的状态的写入操作控制电路#2(220)。写入操作控制电路#1设置有状态存储部211和写入控制部212，并且写入操作控制电路#2设置有状态存储部221和写入控制部222。

状态存储部211存储指示在存储器单元阵列#1的参照单元中保持的值的确定性的状态。状态存储部221存储指示在存储器单元阵列#2的参照单元中保持的值的确定性的状态。定时器电路192的输出TIMER被输入到状态存储部211和221。此外，写入控制部212和222的输出分别被输入到状态存储部211和221。状态存储部211和221中的每一个输出REG1和REG2的值。

假设通过按顺序布置REG1和REG2的值而获得的2位值，“00”意味着保持在对应的参照单元中的数据值是不确定的。此外，“11”意味着处于从写入到对应的参照单元的保持时间。“01”意味着中间状态。

写入控制部212控制对存储器单元阵列#1的参照单元的写入操作。写入控制部222控制对存储器单元阵列#2的参照单元的写入操作。状态存储部211的REG1以及状态存储部221的REG1和REG2被输入到写入控制部212。状态存储部221的REG1以及状态存储部211的REG1和REG2被输入到写入控制部222。写入控制部212和222中的每一个输出EW和RWM的值。

EW指示是否对对应的存储器单元阵列的参照单元执行强制写入。例如，当EW为“1”时，执行强制写入，而当EW为“0”时，不执行强制写入。

RWM指示是否对对应的存储器单元阵列的参照单元执行读取修改写入。例如，当RWM为“1”时，执行读取修改写入，而当RWM为“0”时，不执行读取修改写入。

到参照单元的写入定时可以是任意定时。此外，为了抑制对系统性能的影响，可以在对数据单元进行写入操作时对不同于所访问的数据单元的阵列的参照单元执行写入。此外，取决于阵列划分方法，可以对在数据单元的读取操作时未访问的阵列的参照单元执行写入。

[过程]

图9是示出本技术的实施例中的参照单元写入操作控制电路191的过程示例的视图。

这里，当向存储器单元阵列110的一个参照单元发出写入命令时，该存储器单元阵列被称为局部阵列，而其它存储器单元阵列被称为其它阵列。注意，对参照单元的写入命令可以是来自主机计算机的显式命令，或者可以是响应于来自主机计算机的数据写入命令而在存储装置中生成的内部命令。即，也可以通过利用对数据单元的写入的优势来执行对参照单元的写入。此外，可以与主机计算机无关地使用内部定时器以规则的定时执行数据值的维护(刷新)。此外，在从主机计算机发出显式命令的情况下，例如，可以在接通电源时将其作为初始序列的一部分来发出。

当向局部阵列的参照单元发出写入命令时(步骤S911：是)，通过以下确定来执行写入控制。如果与局部阵列相对应的状态存储部的REG1和REG2为“11”(步骤S912：是)，则处于参照单元的保持时间中，因此避免对局部阵列的参照单元执行写入(NOP)(步骤S914)。

如果与局部阵列相对应的状态存储部的REG1和REG2不是“11”(步骤S912：否)，则根据与其它阵列相对应的状态存储部的REG1和REG2来执行写入控制。如果与其它阵列相对应的状态存储部的REG1和REG2为“00”(步骤S913：是)，则其它阵列的参照单元的数据值不确定，并且不适合于生成参照电位的应用，因此在不进行验证的情况下对局部阵列的参照单元执行强制写入(EW)(步骤S915)。然后，将与局部阵列相对应的状态存储部的REG1和REG2设定为“11”(步骤S918)。

另一方面，如果与其它阵列相对应的状态存储部的REG1和REG2不是“00”(步骤S913：否)，则使用其它阵列的参照单元来生成参照电位，并且读取局部阵列的参照单元以执行读取修改写入(RMW)操作(步骤S916)。即，如果读取值与读取期望值一致，则控制其避免执行对局部阵列的参照单元的写入。另一方面，如果这与读取期望值不一致，则控制其执行对局部阵列的参照单元的写入。此时，在对局部阵列的参照单元执行写入的情况下(步骤S917：是)，将与局部阵列相对应的状态存储部的REG1和REG2设定为“11”(步骤S918)。

[真值表]

图10是示出本技术的实施例中的参照单元写入操作控制电路191的操作示例的真值表的视图。

在该示例中，示出了针对与存储器单元阵列#1(ARY1)相对应的状态存储部211的REG1和REG2以及与存储器单元阵列#2(ARY2)相对应的状态存储部221的REG1和REG2的组合在参照单元写入时的操作。

在情况#1中，它们两者的REG1和REG2均为“00”，并且这意味着存储器单元阵列#1和#2两者的参照单元中的数据值是不确定的。此时，当向存储器单元阵列#1的参照单元发出写入命令时，对存储器单元阵列#1的参照单元执行期望值的强制写入(EW)操作，而无需检查存储器单元阵列#2的参照单元中的数据的确定性。这同样适用于以下情况：向存储器单元阵列#2的参照单元发出写入命令，并且对存储器单元阵列#2的参照单元执行期望值的强制写入(EW)操作。

在情况#2中，与情况#1相比，存储器单元阵列#2的REG1和REG2为“01”。因此，在向存储器单元阵列#1的参照单元发出写入命令的情况下，使用存储器单元阵列#2的参照单元生成参照电位，并且读取存储器单元阵列#1的参照单元以执行读取修改写入(RMW)操作。另一方面，在向存储器单元阵列#2的参照单元发出写入命令的情况下，如情况#1中那样地执行期望值的强制写入(EW)操作。

在情况#3中，与情况#2相比，存储器单元阵列#2的REG1和REG2为“11”。因此，在向存储器单元阵列#2的参照单元发出写入命令的情况下，控制为避免对存储器单元阵列#2的参照单元执行写入(NOP)。另一方面，在向存储器单元阵列#1的参照单元发出写入命令的情况下，如情况#2中那样地执行读取修改写入(RMW)操作。

在情况#4中，与情况#1相比，存储器单元阵列#1的REG1和REG2为“01”。因此，在向存储器单元阵列#2的参照单元发出写入命令的情况下，使用存储器单元阵列#1的参照单元生成参照电位，并且读取存储器单元阵列#2的参照单元以执行读取修改写入(RMW)操作。另一方面，在向存储器单元阵列#1的参照单元发出写入命令的情况下，如情况#1中那样地执行期望值的强制写入(EW)操作。

在情况#5中，与情况#4相比，存储器单元阵列#2的REG1和REG2为“01”。因此，在向存储器单元阵列#1的参照单元发出写入命令的情况下，使用存储器单元阵列#2的参照单元生成参照电位，并且读取存储器单元阵列#1的参照单元执行读取修改写入(RMW)操作。另一方面，在向存储器单元阵列#2的参照单元发出写入命令的情况下，如情况#4中那样地执行读取修改写入(RMW)操作。

在情况#6中，与情况#5相比，存储器单元阵列#2的REG1和REG2为“11”。因此，在向存储器单元阵列#2的参照单元发出写入命令的情况下，控制为避免对存储器单元阵列#2的参照单元执行写入(NOP)。另一方面，在向存储器单元阵列#1的参照单元发出写入命令的情况下，如情况#5中那样地执行读取修改写入(RMW)操作。

在情况#7中，与情况#1相比，存储器单元阵列#1的REG1和REG2为“11”。因此，在向存储器单元阵列#1的参照单元发出写入命令的情况下，控制为避免对存储器单元阵列#1的参照单元执行写入(NOP)。另一方面，在向存储器单元阵列#2的参照单元发出写入命令的情况下，存储器单元阵列#1的参照单元用于生成参照电位，并且读取存储器单元阵列#2的参照单元以执行读取修改写入(RMW)操作。

在情况#8中，与情况#7相比，存储器单元阵列#2的REG1和REG2为“01”。因此，在向存储器单元阵列#2的参照单元发出写入命令的情况下，使用存储器单元阵列#1的参照单元来生成参照电位，并且读取存储器单元阵列#2的参照单元以执行读取修改写入(RMW)操作。另一方面，在向存储器单元阵列#1的参照单元发出写入命令的情况下，控制为如情况7中那样地避免对存储器单元阵列#1的参照单元执行写入(NOP)。

在情况#9中，它们两者的REG1和REG2均为“11”，并且这意味着存储器单元阵列#1和#2两者的参照单元中的数据值处于保持时间。因此，即使在向存储器单元阵列#1或#2的参照单元发出写入命令的情况下，也控制为避免执行写入(NOP)。

注意，尽管使用两个寄存器REG1和REG2假设了九种状态，但是寄存器的数量不受限制，并且可以适当地使用所需的寄存器数量。

[状态转变]

图11是示出本技术的实施例中的参照单元写入操作控制电路191的状态转变的示例的视图。

在该示例中，示出了上述情况#1至#9的状态之间的转变示例。关于状态之间的线，实线指示向存储器单元阵列#1的参照单元发出写入命令的情况，并且点线指示向存储器单元阵列#2的参照单元发出写入命令的情况。此外，点划线指示由于时间的流逝而由来自定时器电路192的通知引起的状态转变。

在对参照单元执行写入的情况下，将对应的REG1和REG2设定为“11”。然后，每当定时器电路192给出一定时间的流逝的通知，状态从“11”转变为“01”以及从“01”转变为“00”。根据以这种方式改变的状态来控制对参照单元的写入。

<3.应用示例>

图12是示出应用了根据本技术的实施例的存储装置的电子装置600的配置示例的视图。

电子装置600包括系统级封装601、天线632、扬声器642、麦克风643、显示装置660、输入装置670、传感器680和电源690。此外，系统级封装601还包括处理器610、无线通信接口630和音频电路640。

天线632是用于执行移动通信、无线LAN或短距离通信的天线，并且连接到无线通信接口630。扬声器642输出声音并且连接到音频电路640。麦克风643收集电子装置600周围的声音并且连接到音频电路640。

显示装置660通过使用例如液晶显示器、有机EL显示器、发光二极管(LED)指示器等来配置，并且连接到处理器610。输入装置670通过使用例如键盘、按钮、触摸面板等来配置，并且连接到处理器610。

传感器680具有光学传感器、位置传感器、加速度传感器、生物传感器、磁传感器、机械量传感器、热传感器、电传感器、化学传感器等的功能。根据本技术的实施例的存储装置可以作为存储装置681连接到传感器680。电源690向电子装置600供电，并且例如是从电池供电的电源、AC适配器等。

处理器610是用于控制电子装置600的操作的电子电路，根据本技术的实施例的存储装置可以作为系统级封装601内部的存储装置620或在系统级封装601外部的存储装置650连接到该处理器610。在那种情况下，处理器610发出对存储装置620或650执行读取或写入的命令。即，处理器610是权利要求书中记载的主机计算机的示例。

无线通信接口630具有移动通信、无线LAN或短距离通信的功能。根据本技术的实施例的存储装置可以作为存储装置631连接到无线通信接口630。音频电路640具有控制扬声器642和麦克风643的功能，并且音频电路640可以连接到作为存储装置641的根据本技术的实施例的存储装置。

如上所述，根据本技术的实施例，参照单元的数据的确定性的状态被存储在状态存储部211和221中，并且写入控制部212和222基于此来进行控制，以便可以适当地管理参照单元的状态。此外，这使得可以最小化对参照单元的写入次数，减小功耗，并且减轻存储器单元的耐久性约束。

注意，上述实施例描述了体现本技术的示例，并且实施例中的项目与权利要求书中指定本发明的事项之间存在对应关系。类似地，在权利要求书中指定本发明的事项与具有相同名称的本技术的实施例中的事项之间存在对应关系。然而，本技术不限于实施例，并且可以通过在不脱离本发明的范围的情况下对实施例进行各种修改来体现。

此外，上述实施例中描述的过程可以被认为是包括一系列过程的方法，并且可以被认为是用于允许计算机执行该一系列过程的程序以及存储该程序的记录介质。例如，可以将光盘(CD)、小型光盘(MD)、数字多功能光盘(DVD)、存储器卡、蓝光(商标)光盘等用作记录介质。

注意，本说明书中描述的效果仅是说明性的而不是限制性的；可能还会有其它效果。

注意，本技术还可以具有以下配置。

(1)一种存储控制装置，设置有：

状态存储部，存储关于被包括在第一存储器单元阵列中而生成感测放大器的参照电位的第一参照单元和被包括在第二存储器单元阵列中而生成所述感测放大器的参照电位的第二参照单元中的每一个的指示保持值的确定性的状态；和

写入控制部，当被指示对所述第一参照单元和所述第二参照单元中的任一个的写入时，基于存储在所述状态存储部中的关于所述第一参照单元和所述第二参照单元的状态来控制所指示的写入。

(2)根据上述(1)所述的存储控制装置，

其中，所述写入控制部将分别包括所述第一参照单元和所述第二参照单元的第一参照单元组和第二参照单元组作为单位执行写入，以及

所述状态存储部针对所述第一参照单元组和所述第二参照单元组中的每一个存储状态。

(3)根据上述(1)或(2)所述的存储控制装置，

其中，当对所述第一参照单元和所述第二参照单元中的任一个执行写入时，所述状态存储部更新关于已被执行该写入的参照单元的状态。

(4)根据上述(1)至(3)中的任一项所述的存储控制装置，

其中，当对所述第一参照单元和所述第二参照单元中的任一个执行写入时，所述状态存储部根据从该写入起流逝的时间来更新关于该参照单元的状态。

(5)根据上述(4)所述的存储控制装置，还设置有：

定时器电路，管理从写入起流逝的时间。

(6)根据上述(1)至(5)中的任一项所述的存储控制装置，

其中，在当被指示对所述第一参照单元的写入时在所述状态存储部中存储的关于所述第一参照单元的状态满足预定条件的情况下，所述写入控制部进行控制以避免对所述第一参照单元执行写入。

(7)根据上述(6)所述的存储控制装置，

其中，在当被指示对所述第一参照单元的写入时在所述状态存储部中存储的关于所述第一参照单元的状态不满足所述预定条件的情况下，所述写入控制部进行根据存储在所述状态存储部中的关于所述第二参照单元的状态对所述第一参照单元执行写入的控制。

(8)根据上述(7)所述的存储控制装置，

其中，在关于所述第一参照单元的状态不满足所述预定条件的情况下以及在关于所述第二参照单元的状态满足其它预定条件的情况下，所述写入控制部进行仅当以从所述第二参照单元生成的参照电位为基准读取的所述第一参照单元的值与预定读取期望值不一致时对所述第一参照单元执行写入的控制。

(9)根据上述(8)所述的存储控制装置，还设置有：

判定电路，判定以从所述第二参照单元生成的所述感测放大器的参照电位为基准读取的所述第一参照单元的值是否与所述预定读取期望值一致。

(10)根据上述(7)至(9)中的任一项所述的存储控制装置，

其中，在关于所述第一参照单元的状态不满足所述预定条件的情况下以及在关于所述第二参照单元的状态不满足其它预定条件的情况下，所述写入控制部进行控制以对所述第一参照单元执行写入。

(11)一种存储装置，设置有：

第一存储器单元阵列，包括生成感测放大器的参照电位的第一参照单元；

第二存储器单元阵列，包括生成所述感测放大器的参照电位的第二参照单元；

状态存储部，存储关于所述第一参照单元和所述第二参照单元中的每一个的指示保持值的确定性的状态；和

写入控制部，当被指示对所述第一参照单元和所述第二参照单元中的任一个的写入时，基于存储在所述状态存储部中的关于所述第一参照单元和所述第二参照单元的状态来控制所指示的写入。

(12)根据上述(11)所述的存储装置，

其中，所述第一参照单元和所述第二参照单元是电阻变化型存储器元件。

(13)根据上述(12)所述的存储装置，

其中，所述第一参照单元和所述第二参照单元是磁阻变化型存储器元件。

(14)一种信息处理系统，设置有：

第一存储器单元阵列，包括生成感测放大器的参照电位的第一参照单元；

第二存储器单元阵列，包括生成所述感测放大器的参照电位的第二参照单元；

主机计算机，对所述第一存储器单元阵列和所述第二存储器单元阵列发出执行读取或写入的命令；

状态存储部，存储关于所述第一参照单元和所述第二参照单元中的每一个的指示保持值的确定性的状态；和

写入控制部，当被指示对所述第一参照单元和所述第二参照单元中的任一个的写入时，基于存储在所述状态存储部中的关于所述第一参照单元和所述第二参照单元的状态来控制所指示的写入。

附图标记列表

10 磁性隧道结(MTJ)元件

11 自由层

12 绝缘层

13 参考层

20 MOS晶体管

110 存储器单元阵列

111 存储器单元

121 行解码器

122 字线驱动器

130 参照电位生成电路

141、142 开关

150 数据选择电路

160 写入驱动器

170 感测放大器

180 判定电路

190 控制电路

191参照单元写入操作控制电路

192 定时器电路

193 参照单元主数据保持部

211、221 状态存储部

212、222 写入控制部

610 处理器

620、650 存储装置