像素、包括像素的显示装置及显示装置的制造方法

技术领域

本公开的各种实施例涉及一种像素、包括像素的显示装置以及制造显示装置的方法。

背景技术

近来，已经开发了使用具有可靠的无机晶体结构的材料来制造超小型发光元件和使用发光元件来制造发光器件的技术。例如，已经开发了制造具有与从纳米级至微米级的范围对应的小尺寸的多个超小型发光元件和使用超小型发光元件来制造各种发光器件以及像素的技术。

发明内容

技术问题

本公开的各种实施例涉及一种包括多个发光元件的像素、包括像素的显示装置以及制造显示装置的方法。

技术方案

根据本公开的实施例的像素可以包括：第一电极；第二电极，与第一电极间隔开；多个发光元件，布置在第一电极与第二电极之间，并且包括至少一个第一发光元件；第一接触电极，设置在第一电极上，并且电连接到第一电极和所述多个发光元件中的至少一些发光元件的第一端；第二接触电极，设置在第二电极上，并且电连接到第二电极和所述多个发光元件中的至少一些发光元件的第二端；以及至少一个第一导电图案，设置在所述至少一个第一发光元件与第一接触电极之间，并且被构造为将每个第一发光元件的第一端电连接到第一接触电极。

在实施例中，第一发光元件的第一端可以与第一接触电极间隔开，并且可以经由第一导电图案电连接到第一接触电极。

在实施例中，第一发光元件的第二端可以与第二接触电极叠置，并且可以直接连接到第二接触电极。

在实施例中，像素还可以包括设置在所述至少一个第一发光元件与第二接触电极之间的至少一个第二导电图案。

在实施例中，第一发光元件的第二端可以与第二接触电极间隔开，并且可以经由第二导电图案电连接到第二接触电极。

在实施例中，第一导电图案可以包括与第一接触电极的构成材料不同的导电材料。

在实施例中，第一接触电极可以包括至少一个第一突起，所述至少一个第一突起朝向所述多个发光元件中的至少一个第二发光元件突出，并且与第二发光元件的第一端叠置。

在实施例中，第二发光元件的第二端可以与第二接触电极叠置，并且可以直接连接到第二接触电极。

在实施例中，第二接触电极可以包括至少一个第二突起，所述至少一个第二突起朝向第二发光元件突出，并且与第二发光元件的第二端叠置。

在实施例中，所述多个发光元件可以包括沿第一电极延伸所沿的方向连续布置在第一电极与第二电极之间的多个第二发光元件。第一接触电极可以包括至少一个第一突起，所述至少一个第一突起具有比所述多个第二发光元件之间的距离大的宽度，并且与所述多个第二发光元件的第一端叠置。

在实施例中，像素可以包括：多个第一发光元件和多个第二发光元件，布置在第一电极与第二电极之间；多个第一导电图案，设置在所述多个第一发光元件中的每个第一发光元件与第一接触电极之间，以将所述多个第一发光元件的相应的第一端电连接到第一接触电极；以及多个第一突起，从第一接触电极朝向相应的所述多个第二发光元件突出，并且与所述多个第二发光元件的相应的第一端叠置。所述多个第一导电图案和所述多个第一突起可以规则地或不规则地分散在第一接触电极的一侧上。

在实施例中，像素可以包括多个第一导电图案，所述多个第一导电图案彼此间隔开，并且设置在所述多个发光元件的相应的第一端上。

在实施例中，第一导电图案可以具有包括矩形形状的多边形形状中的任意一种。

在实施例中，第一导电图案可以包括：第一区域，具有第一宽度；以及第二区域和第三区域，设置在第一区域的相对侧上，并且均具有大于第一宽度的宽度。

在实施例中，像素可以包括多个第一导电图案，所述多个第一导电图案彼此间隔开，并且设置在所述多个发光元件中的多个第一发光元件的相应的第一端上。所述多个第一导电图案中的至少一个第一导电图案可以在对应的第一发光元件的第一端与第一接触电极之间断开。

在实施例中，第一电极和第二电极可以彼此间隔开等于或大于发光元件的平均长度的距离。

根据实施例的显示装置可以包括：显示区域；以及像素，设置在显示区域中。像素可以包括：第一电极；第二电极，与第一电极间隔开；多个发光元件，布置在第一电极与第二电极之间，并且包括至少一个第一发光元件；第一接触电极，设置在第一电极上，并且电连接到第一电极和所述多个发光元件中的至少一些发光元件的第一端；第二接触电极，设置在第二电极上，并且电连接到第二电极和所述多个发光元件中的至少一些发光元件的第二端；以及至少一个第一导电图案，设置在所述至少一个第一发光元件与第一接触电极之间，以将每个第一发光元件的第一端电连接到第一接触电极。

在实施例中，第一发光元件的第一端可以与第一接触电极间隔开，并且经由第一导电图案电连接到第一接触电极。

根据实施例的制造显示装置的方法可以包括：在基体层上形成彼此间隔开的第一电极和第二电极的第一操作；将发光元件供应到基体层上，并且使发光元件在第一电极与第二电极之间对准的第二操作；以及将发光元件的第一端和第二端分别电连接到第一电极和第二电极的第三操作。在第三操作中，在至少一个发光元件的第一端与第一电极之间，可以形成电连接到第一端的第一导电图案和通过第一导电图案电连接到第一端的第一接触电极。

在实施例中，第三操作还可以包括形成电连接在所述至少一个发光元件的第二端与第二电极之间的第二接触电极。

有益效果

在根据本公开的各种实施例的像素、包括像素的显示装置以及制造显示装置的方法中，可以有效地修复由发光元件的短路缺陷引起的像素缺陷。因此，可以提高显示装置的良率。

附图说明

图1a和图1b分别是示出根据本公开的实施例的发光元件的透视图和剖视图。

图2a和图2b分别是示出根据本公开的实施例的发光元件的透视图和剖视图。

图3a和图3b分别是示出根据本公开的实施例的发光元件的透视图和剖视图。

图4a和图4b分别是示出根据本公开的实施例的发光元件的透视图和剖视图。

图5是示出根据本公开的实施例的显示装置的平面图。

图6a至图6c是各自示出根据本公开的实施例的像素的电路图。

图7至图20是各自示出根据本公开的实施例的像素的平面图。

图21a至图21d是分别示出根据本公开的实施例的导电图案的示例的平面图。

图22a和图22b是示出根据本公开的实施例的像素的剖视图，例如，示出了与图19的线I-I'和线II-II'对应的像素的剖面的实施例。

图23至图25均是示出根据本公开的实施例的像素的剖视图，例如，示出了与图19的线I-I'对应的像素的剖面的不同实施例。

图26是示出根据本公开的实施例的像素的剖视图，例如，示出了包括具有核-壳结构的发光元件的像素的剖面的实施例。

图27是图26的区域EA1的放大图。

图28是示出根据本公开的实施例的显示装置以及例如设置在显示面板的每个单元区域中的像素单元的剖面的实施例的剖视图。

图29和图30是各自示出根据本公开的实施例的制造包括像素的显示装置的方法的流程图。

具体实施方式

现在将详细参照本公开的各种实施例，因为本公开的实施例可以以许多不同的形式进行各种修改，所以在附图中示出并且在下面描述了实施例的具体示例。然而，本公开不限于下面的实施例，并且可以被修改为各种形式。

可以在附图中省略与本公开的特征不直接相关的一些元件，以清楚地解释本公开。此外，可以稍微夸大附图中的一些元件的尺寸、比例等。应当注意的是，在整个附图中，相同的附图标记用于指定相同或相似的元件，并且将省略重复的说明。

将理解的是，尽管在此可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。还将理解的是，当在本公开中使用术语“包含”、“包括”、“具有”等时，表示存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组合，但不排除存在或添加一个或更多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。此外，当第一组件或部分设置在第二组件或部分上时，第一组件或部分不仅可以直接在第二组件或部分上，而且第三组件或部分可以介于它们之间。此外，在下面的描述中使用的术语“位置”、“方向”等以相对术语定义，并且应当注意的是，它们可以根据视角或方向而改变为相反的位置或方向。

为了详细地描述本公开，参照附图描述了本公开的实施例和所需细节，使得本公开所属技术领域普通技术人员可以容易地实践本公开。此外，只要在句子中没有具体提及，单数形式可以包括复数形式。

图1a、图1b、图2a、图2b、图3a和图3b是示出根据本公开的实施例的发光元件LD的透视图和剖视图。尽管图1a至图3b示出了圆柱形棒型发光元件LD，但是根据本公开的发光元件LD的类型和/或形状不限于此。

参照图1a和图1b，根据本公开的实施例的发光元件LD可以包括第一导电类型半导体层11、第二导电类型半导体层13以及介于第一导电类型半导体层11与第二导电类型半导体层13之间的活性层12。例如，发光元件LD可以由通过连续地堆叠第一导电类型半导体层11、活性层12和第二导电类型半导体层13而形成的堆叠体构成。

在实施例中，发光元件LD可以设置为沿一个方向延伸的棒的形式。如果发光元件LD延伸所沿的方向被定义为纵向方向(L)，则发光元件LD可以具有相对于纵向方向(L)的第一端和第二端。

在实施例中，第一导电类型半导体层11和第二导电类型半导体层13中的一个可以设置在发光元件LD的第一端上，并且第一导电类型半导体层11和第二导电类型半导体层13中的另一个可以设置在发光元件LD的第二端上。

在实施例中，发光元件LD可以是制造为棒的形式的棒型发光二极管。在本公开中，术语“棒型”包括棒状形状和条状形状(诸如沿纵向方向延伸(即，具有大于1的纵横比)的圆柱形状和棱柱形状)，并且它们的剖面形状不限于具体形状。例如，发光元件LD的长度L可以大于其直径D(或其剖面的宽度)。

在实施例中，发光元件LD可以具有范围从纳米级至微米级的小尺寸。例如，每个发光元件LD可以具有范围从纳米级至微米级的直径D和/或长度L。然而，在本公开中，发光元件LD的尺寸不限于此。例如，发光元件LD的尺寸可以根据各种装置(例如，采用使用发光元件LD的发光器件作为光源的显示装置)的设计条件以各种方式改变。

第一导电类型半导体层11可以包括例如至少一个n型半导体层。例如，第一导电类型半导体层11可以包括包含InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料并且掺杂有诸如Si、Ge或Sn的第一导电掺杂剂的n型半导体层。然而，用于形成第一导电类型半导体层11的材料不限于此，并且第一导电类型半导体层11可以由各种其他材料形成。

活性层12可以设置在第一导电类型半导体层11上，并且具有单量子阱结构或多量子阱结构。在实施例中，掺杂有导电掺杂剂的包覆层(未示出)可以形成在活性层12上方和/或下方。例如，包覆层可以由AlGaN层或InAlGaN层形成。在实施例中，可以使用诸如AlGaN或AlInGaN的材料来形成活性层12，并且可以使用各种其他材料来形成活性层12。

如果将等于或大于阈值电压的电压施加到发光元件LD的相对端中的每个，则发光元件LD可以通过活性层12中的电子-空穴对的结合来发光。由于可以基于前述原理来控制发光元件LD的光发射，所以发光元件LD可以用作各种发光器件以及显示装置的像素的光源。

第二导电类型半导体层13可以设置在活性层12上，并且包括与第一导电类型半导体层11的类型不同的类型的半导体层。例如，第二导电类型半导体层13可以包括至少一个p型半导体层。例如，第二导电类型半导体层13可以包括包含InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料并且掺杂有诸如Mg的第二导电掺杂剂的p型半导体层。然而，用于形成第二导电类型半导体层13的材料不限于此，并且第二导电类型半导体层13可以由各种其他材料形成。

在实施例中，发光元件LD还可以包括设置在发光元件LD的表面上的绝缘膜INF。绝缘膜INF可以形成在发光元件LD的表面上以包围至少活性层12的外周表面，并且还可以包围第一导电类型半导体层11和第二导电类型半导体层13中的每个的一个区域。这里，绝缘膜INF可以允许发光元件LD的具有不同极性的相对端暴露于外部。例如，绝缘膜INF可以使第一导电类型半导体层11和第二导电类型半导体层13中的每个的相对于纵向方向(L)设置在发光元件LD的相应的相对端上的一端暴露，例如，绝缘膜INF可以使圆柱的两个底面(在图1a和图1b中，发光元件LD的顶表面和底表面)暴露而不是覆盖两个底面。

在实施例中，绝缘膜INF可以包括二氧化硅(SiO

在实施例中，除第一导电类型半导体层11、活性层12、第二导电类型半导体层13和/或绝缘膜INF之外，发光元件LD还可以包括另外的其他组件。例如，发光元件LD还可以包括设置在第一导电类型半导体层11、活性层12和/或第二导电类型半导体层13的一端上的一个或更多个荧光层、一个或更多个活性层、一个或更多个半导体层和/或一个或更多个电极层。

例如，如图2a和图2b中所示，发光元件LD还可以包括设置在第二导电类型半导体层13的一端上的至少一个电极层14。在实施例中，如图3a和图3b中所示，发光元件LD还可以包括设置在第一导电类型半导体层11的一端上的至少一个电极层15。

电极层14和15中的每个可以是欧姆接触电极，但不限于此。电极层14和15中的每个可以包括金属或金属氧化物。例如，电极层14和15中的每个可以由透明电极材料(诸如单独的或者组合的铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)、它们的氧化物或合金、氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)或氧化铟锡锌(ITZO))形成。在实施例中，电极层14和15可以是基本上透明或半透明的。由此，从发光元件LD产生的光可以在穿过电极层14和15之后被发射到外部。

在实施例中，绝缘膜INF可以至少部分地包围电极层14和15的外表面，或者可以不包围它们。换言之，绝缘膜INF可以选择性地形成在电极层14和15的表面上。此外，绝缘膜INF可以形成为使发光元件LD的具有不同极性的相对端暴露，例如，绝缘膜INF可以使电极层14和15中的每个的至少一个区域暴露。可选地，在实施例中，可以不设置绝缘膜INF。

如果绝缘膜INF设置在发光元件LD的表面上，具体地，在活性层12的表面上，则可以防止活性层12与未示出的至少一个电极(例如，连接到发光元件LD的相对端的接触电极中的至少一个接触电极)等短路。因此，可以确保发光元件LD的电稳定性。

此外，由于形成在发光元件LD的表面上的绝缘膜INF，可以使在发光元件LD的表面上发生缺陷的可能性最小化，由此可以改善发光元件LD的寿命和效率。另外，如果绝缘膜INF形成在每个发光元件LD上，则即使当多个发光元件LD彼此相邻地设置时，也可以防止发光元件LD不期望地短路。

在本公开的实施例中，可以执行表面处理工艺来制造发光元件LD。例如，可以对每个发光元件LD进行表面处理，使得当多个发光元件LD与流体溶液混合然后被供应到每个发射区域(例如，每个像素的发射区域)时，发光元件LD可以均匀地分散而不是不均匀地聚集在溶液中。

在与此相关的非限制性实施例中，绝缘膜INF自身可以由使用疏水材料的疏水膜形成，或者可以在绝缘膜INF上形成由疏水材料形成的附加疏水膜。在实施例中，疏水材料可以是含有氟以表现出疏水性的材料。在实施例中，疏水材料可以以自组装单层(SAM)的形式被施用到发光元件LD。在这种情况下，疏水材料可以包括十八烷基三氯硅烷、氟烷基三氯硅烷、全氟烷基三乙氧基硅烷等。此外，疏水材料可以是市售的含氟材料，诸如Teflon

包括上述发光元件LD的发光器件不仅可以用在显示装置中，而且可以用在需要光源的各种装置中。例如，至少一个超小型发光元件LD(例如，均具有范围从纳米级至微米级的尺寸的多个超小型发光元件LD)可以设置在显示面板的每个像素区域中以形成使用超小型发光元件LD的对应像素的光源(或光源单元)。此外，根据本公开的发光元件LD的应用领域不限于显示装置。例如，发光元件LD也可以用于需要光源的其他类型的装置，诸如照明装置。

图4a和图4b分别是示出根据本公开的实施例的发光元件LD的透视图和剖视图。在实施例中，图4a和图4b示出了具有与图1a至图3b中所示的发光元件LD的结构不同的结构的发光元件LD，例如，示出了具有核-壳结构的发光元件。换言之，根据本公开的实施例的发光元件LD的类型、结构和/或形状可以以各种方式改变。在图4a和图4b的实施例的描述中，同样的附图标记用于指定与图1a至图3b的实施例的组件类似或等同(或对应)的组件，并且将省略其详细描述。

参照图4a和图4b，根据本公开的实施例的发光元件LD可以包括第一导电类型半导体层11、第二导电类型半导体层13以及介于第一导电类型半导体层11与第二导电类型半导体层13之间的活性层12。在实施例中，第一导电类型半导体层11可以设置在发射区域LD的中心区域中，并且活性层12可以设置在第一导电类型半导体层11的表面上以包围第一导电类型半导体层11的至少一个区域。第二导电类型半导体层13可以设置在活性层12的表面上以包围活性层12的至少一个区域。

发光元件LD还可以包括被构造为包围第二导电类型半导体层13的至少一个区域的电极层14和/或绝缘膜INF。例如，发光元件LD还可以包括设置在第二导电类型半导体层13的表面上以包围第二导电类型半导体层13的一个区域的电极层14以及设置在电极层14的表面上以包围电极层14的至少一个区域的绝缘膜INF。换言之，根据上述实施例的发光元件LD可以被实现为包括沿从中心到外围的方向连续地设置的第一导电类型半导体层11、活性层12、第二导电类型半导体层13、电极层14和绝缘膜INF的核-壳结构。根据实施例，可以省略电极层14和/或绝缘膜INF。

在实施例中，发光元件LD可以设置为沿一个方向延伸的多棱锥的形式。例如，发光元件LD的至少一个区域可以具有六角棱锥形状。然而，发光元件LD的形状不限于前述形状，并且可以以各种方式改变。

如果发光元件LD延伸所沿的方向被定义为纵向方向(L)，则发光元件LD可以具有相对于纵向方向(L)的第一端和第二端。在实施例中，第一导电类型半导体层11和第二导电类型半导体层13中的一个可以设置在发光元件LD的第一端上，并且第一导电类型半导体层11和第二导电类型半导体层13中的另一个可以设置在发光元件LD的第二端上。

在本公开的实施例中，发光元件LD可以是制造为多棱柱形状的发光二极管，例如，可以是具有其相对端制造为六角多棱锥形状的核-壳结构的超小型发光二极管。在实施例中，发光元件LD可以具有范围从纳米级至微米级(例如，对应于纳米级或微米级的宽度和/或长度L)的小尺寸。这里，例如，发光元件LD的尺寸和/或形状可以根据采用发光元件LD作为光源的各种装置(例如，显示装置)的设计条件以各种方式改变。

在实施例中，第一导电类型半导体层11的相对端可以具有在发光元件LD的纵向方向(L)上突出的形状。第一导电类型半导体层11的相对端向外突出的形状可以彼此不同。例如，设置在上部位置处的，第一导电类型半导体层11的相对端中的第一端可以具有其宽度向上减小以形成一个顶点的锥形形状。此外，设置在下部位置处的，第一导电类型半导体层11的相对端中的第二端可以呈具有恒定宽度的方柱形状，但是本公开不限于此。例如，在本公开的实施例中，第一导电类型半导体层11可以具有其宽度逐渐向下减小的多边形或阶梯形剖面。第一导电类型半导体层11的相对端的形状可以根据实施例以各种方式改变，并且不限于前述实施例的形状。

在实施例中，第一导电类型半导体层11可以设置在发光元件LD的核(即，发光元件LD的中心(或中部)部分)中。此外，发光元件LD可以具有与第一导电类型半导体层11的形状对应的形状。例如，如果第一导电类型半导体层11具有六角棱锥形状，则发光元件LD可以具有六角棱锥形状。

活性层12可以沿发光元件LD的纵向方向(L)设置和/或形成为包围第一导电类型半导体层11的外周表面的形状。详细地，除了第一导电类型半导体层11的相对端中的设置在相对于发光元件LD的纵向方向(L)的下部位置处的第二端之外，活性层12可以设置和/或形成为包围第一导电类型半导体层11的区域的形状。

第二导电类型半导体层13可以沿发光元件LD的纵向方向(L)设置和/或形成为包围活性层12的形状，并且可以包括具有与第一导电类型半导体层11的类型不同的类型的半导体层。例如，在第一导电类型半导体层11包括至少一个n型半导体层的情况下，第二导电类型半导体层13可以具有至少一个p型半导体层。

在实施例中，发光元件LD可以包括包围第二导电类型半导体层13的至少一侧的电极层14。电极层14可以是电连接到第二导电类型半导体层13的欧姆接触电极，但是本公开不限于此。

如上所述，发光元件LD可以呈具有向外突出的相对端的六角棱锥形状，并且可以被实现为核-壳结构，核-壳结构包括设置在其中心部分中的第一导电类型半导体层11、包围第一导电类型半导体层11的活性层12、包围活性层12的第二导电类型半导体层13和包围第二导电类型半导体层13的电极层14。第一导电类型半导体层11可以设置在具有六角棱锥形状的发光元件LD的第一端上，并且电极层14可以设置在发光元件LD的第二端上。

在实施例中，发光元件LD还可以包括设置在发光元件LD的表面上的绝缘膜INF。绝缘膜INF可以包括透明绝缘材料。

在实施例中，绝缘膜INF可以设置为覆盖第一导电类型半导体层11的外周表面和电极层14的外周表面的部分。在实施例中，在形成绝缘膜INF以覆盖包括在发光元件LD中的电极层14的整个外周表面之后，可以部分地去除绝缘膜INF，以使电极层14的用于与未示出的电极(例如，像素的第一电极)电连接的一个区域暴露。

在实施例中，绝缘膜INF可以允许发光元件LD的具有不同极性的相对端中的至少一端被暴露。例如，绝缘膜INF可以使相对于发光元件LD的纵向方向(L)设置在发光元件LD的相对端上的第一导电类型半导体层11和第二导电类型半导体层13中的第一导电类型半导体层11的下表面暴露，而不是覆盖所述下表面。发光元件LD可以通过表面处理工艺来制造。

包括上述发光元件LD的发光器件可以用于需要光源的各种装置中。例如，发光器件还可以用在需要光源的各种电子装置(诸如显示装置或照明装置)中。

图5是示出根据本公开的实施例的显示装置的平面图。在实施例中，图5示出了显示装置(具体地，设置在显示装置中的显示面板PNL)作为可以使用在图1a至图4b的实施例中描述的发光元件LD作为光源的装置的示例。例如，显示面板PNL的每个像素单元PXU和用于形成像素单元PXU的每个像素可以包括多个发光元件LD。

为了解释的目的，图5聚焦于显示区域DA简单地示出了根据实施例的显示面板PNL的结构。在一些实施例中，尽管未示出，但是还可以在显示面板PNL中设置至少一个驱动电路(例如，扫描驱动器和数据驱动器中的至少一个)和/或多条线。

参照图5，根据本公开的实施例的显示面板PNL可以包括基体层BSL和设置在基体层BSL上的多个像素。像素可以包括第一颜色像素PXL1、第二颜色像素PXL2和/或第三颜色像素PXL3。在下面的实施例中，术语“像素PXL”或“多个像素PXL”将用于共同指定第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3之中的至少一个像素或者两种或更多种像素。

详细地，显示面板PNL和用于形成显示面板PNL的基体层BSL可以包括用于显示图像的显示区域DA和形成在除显示区域DA之外的预定区域中的非显示区域NDA。像素PXL可以在基体层BSL上设置在显示区域DA中。

在实施例中，显示区域DA可以设置在显示面板PNL的中心区域中，并且非显示区域NDA可以以诸如包围显示区域DA的方式设置在显示面板PNL的边缘区域中。显示区域DA和非显示区域NDA的位置不限于此，并且它们的位置可以改变。显示区域DA可以形成在其上显示图像的屏幕。

基体层BSL可以形成显示面板PNL的基础。在实施例中，基体层BSL可以是刚性的或柔性的基底或膜，并且基体层BSL的材料或性质没有具体限制。例如，基体层BSL可以是由玻璃或强化玻璃制成的刚性基底、由塑料或金属形成的柔性基底(或薄膜)或者至少一个绝缘层，并且基体层BSL的材料和/或性质没有具体限制。

此外，基体层BSL可以是透明的，但是本公开不限于此。例如，基体层BSL可以是透明、半透明、不透明或反射基底。

基体层BSL上的一个区域可以被定义为其中设置有像素PXL的显示区域DA，并且基体层BSL的其他区域可以被定义为非显示区域NDA。例如，基体层BSL可以包括显示区域DA和设置在显示区域DA周围的非显示区域NDA，显示区域DA包括其中形成有相应像素PXL的多个像素区域。连接到显示区域DA的像素PXL的各种线和/或内部电路可以设置在非显示区域NDA中。

多个像素PXL分散并且设置在显示区域DA中。例如，多个像素PXL也可以以条纹结构或

在实施例中，发射不同颜色的光的两种或更多种像素PXL可以设置在显示区域DA中。例如，被构造为发射第一颜色的光的第一颜色像素PXL1、被构造为发射第二颜色的光的第二颜色像素PXL2和被构造为发射第三颜色的光的第三颜色像素PXL3可以设置在显示区域DA中。彼此相邻设置的至少一个第一颜色像素PXL1、至少一个第二颜色像素PXL2和至少一个第三颜色像素PXL3可以形成可以发射不同颜色的光的一个像素单元PXU。

在实施例中，每个第一颜色像素PXL1可以是被构造为发射红色光的红色像素，每个第二颜色像素PXL2可以是被构造为发射绿色光的绿色像素，并且每个第三颜色像素PXL3可以是被构造为发射蓝色光的蓝色像素。在实施例中，第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3可以分别包括与第一颜色相关的发光元件、与第二颜色相关的发光元件和与第三颜色相关的发光元件作为光源，使得像素可以分别发射第一颜色的光、第二颜色的光和第三颜色的光。在实施例中，第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3可以分别包括具有相同颜色的发光元件，并且具有不同颜色的滤色器和/或光转换层可以设置在相应的发光元件上，使得像素可以分别发射第一颜色的光、第二颜色的光和第三颜色的光。

形成每个像素单元PXU的像素PXL的颜色、类型和/或数量没有具体限制。例如，从每个像素PXL发射的光的颜色可以以各种方式改变。

每个像素PXL可以包括由预定控制信号(例如，扫描信号和数据信号)和/或电力电压(例如，第一电力电压和第二电力电压)驱动的至少一个光源(例如，根据图1a至图4b的实施例中的任意一个的发光元件LD)。例如，每个像素PXL可以包括具有范围从纳米级至微米级的小尺寸的至少一个超小型发光元件LD。例如，每个像素PXL可以包括在第一像素电极与第二像素电极和/或第一电力线与第二电力线之间彼此串联和/或并联连接并且形成对应像素PXL的光源或光源单元的多个超小型发光元件。

在实施例中，每个像素PXL可以由有源像素形成。然而，根据本公开的能够应用于显示装置的像素PXL的类型、结构和/或驱动方案没有具体限制。例如，每个像素PXL可以被构造为具有不同类型的有源或无源结构的发光显示装置的像素。

图6a至图6c是各自示出根据本公开的实施例的像素PXL的电路图。在实施例中，图6a至图6c中所示的像素PXL可以是设置在图5的显示面板PNL中的第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3中的任意一个。此外，第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3可以具有基本相同或相似的结构。

参照图6a，根据本公开的实施例的像素PXL可以包括被构造为产生具有与数据信号对应的亮度的光的光源单元LSU。像素PXL还可以选择性地包括被构造为驱动光源单元LSU的像素电路PXC。

在实施例中，光源单元LSU可以包括在第一电源VDD与第二电源VSS之间彼此电连接的多个发光元件LD。在实施例中，发光元件LD可以彼此并联连接，但是本公开不限于此。例如，在实施例中，多个发光元件LD可以在第一电源VDD与第二电源VSS之间以串联/并联组合结构连接。

在实施例中，第一电源VDD和第二电源VSS可以具有不同的电位，以使发光元件LD能够发光。例如，第一电源VDD可以被设定为高电位电源，并且第二电源VSS可以被设定为低电位电源。这里，至少在像素PXL的发射时段期间，第一电源VDD与第二电源VSS之间的电位的差可以被设定为发光元件LD的阈值电压或更大。

尽管图6a示出了其中形成每个像素PXL的光源单元LSU的发光元件LD在第一电源VDD与第二电源VSS之间沿同一方向(例如，沿正向方向)彼此并联连接的实施例，但是本公开不限于此。例如，在实施例中，发光元件LD中的一些可以在第一电源VDD与第二电源VSS之间沿第一方向(例如，正向方向)彼此连接以形成每个有效光源，并且其他发光元件LD可以沿第二方向(例如，反向方向)彼此连接。可选地，在实施例中，至少一个像素PXL可以仅包括单个发光元件LD(例如，在第一电源VDD与第二电源VSS之间沿正向方向连接的单个有效光源)。

在实施例中，形成每个光源单元LSU的发光元件LD的第一端可以通过光源单元LSU的一个电极(例如，每个像素PXL的第一电极和/或第一接触电极)共同连接到像素电路PXC，并且可以通过像素电路PXC和第一电力线PL1连接到第一电源VDD。发光元件LD的第二端可以通过光源单元LSU的另一电极(例如，每个像素PXL的第二电极和/或第二接触电极)和第二电力线PL2共同连接到第二电源VSS。

每个光源单元LSU可以发射具有与通过对应的像素电路PXC供应到其的驱动电流对应的亮度的光。由此，可以在显示区域DA中显示预定图像。

像素电路PXC可以连接到对应像素PXL的扫描线Si和数据线Dj。例如，如果像素PXL设置在显示区域DA的第i行(i是自然数)和第j列(j是自然数)上，则像素PXL的像素电路PXC可以连接到显示区域DA的第i扫描线Si和第j数据线Dj。在实施例中，像素电路PXC可以包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。

第一晶体管(也称为“驱动晶体管”)T1连接在第一电源VDD与光源单元LSU之间。第一晶体管T1的栅电极连接到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制将要供应到光源单元LSU的驱动电流。

第二晶体管(也称为“开关晶体管”)T2可以连接在数据线Dj与第一节点N1之间。第二晶体管T2的栅电极连接到扫描线Si。当从扫描线Si供应具有栅极导通电压(例如，低电平电压)的扫描信号时，第二晶体管T2被导通，以将第一节点N1电连接到数据线Dj。

在每个帧时段期间，对应帧的数据信号被供应到数据线Dj。数据信号经由第二晶体管T2传输到第一节点N1。由此，与数据信号对应的电压被充到存储电容器Cst。

存储电容器Cst的一个电极连接到第一电源VDD，并且存储电容器Cst的另一电极连接到第一节点N1。存储电容器Cst可以在每个帧时段期间充有与将要供应到第一节点N1的数据信号对应的电压。

尽管在图6a中，包括在像素电路PXC中的晶体管(例如，第一晶体管T1和第二晶体管T2)已经被示出为由P型晶体管形成，但是本公开不限于此。换言之，第一晶体管T1和第二晶体管T2中的至少一者可改变为N型晶体管。

例如，如图6b中所示，第一晶体管T1和第二晶体管T2两者可以由N型晶体管形成。在这种情况下，用于在每个帧时段中将供应到数据线Dj的数据信号写入像素PXL的扫描信号的栅极导通电压可以是高电平电压。同样地，用于导通第一晶体管T1的数据信号的电压可以是具有与图6a的实施例的波形相反的波形的电压。例如，在图6b的实施例中，随着将要表示的灰度值增大，可以供应具有更高电压电平的数据信号。

除了一些电路元件的连接位置和控制信号(例如，扫描信号和数据信号)的电压电平根据晶体管的类型的改变而改变之外，图6b中所示的像素PXL在构造和操作上与图6a的像素PXL基本相似。因此，将省略对图6b的像素PXL的详细描述。

像素电路PXC的结构不限于图6a和图6b中所示的实施例。换言之，像素电路PXC可以由可以具有各种结构并且/或者通过各种驱动方案操作的公知的像素电路形成。例如，像素电路PXC可以以与图6c中所示的实施例的方式相同的方式来构造。

参照图6c，像素电路PXC不仅可以连接到对应水平行的扫描线Si，而且可以连接到至少一条其他扫描线(或控制线)。例如，设置在显示区域DA的第i行上的像素PXL的像素电路PXC还可以连接到第i-1扫描线Si-1和/或第i+1扫描线Si+1。在实施例中，像素电路PXC不仅可以连接到第一电源VDD和第二电源VSS，而且可以连接到第三电源。例如，像素电路PXC还可以连接到初始化电源Vint。在实施例中，像素电路PXC可以包括第一晶体管T1至第七晶体管T7以及存储电容器Cst。

第一晶体管T1可以连接在第一电源VDD与光源单元LSU之间。例如，第一晶体管T1的第一电极(例如，源电极)可以通过第五晶体管T5和第一电力线PL1连接到第一电源VDD，并且第一晶体管T1的第二电极(例如，漏电极)可以经由第六晶体管T6连接到光源单元LSU的第一电极(例如，对应像素PXL的第一电极)。第一晶体管T1的栅电极连接到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制将要供应到光源单元LSU的驱动电流。

第二晶体管T2连接在数据线Dj与第一晶体管T1的第一电极之间。第二晶体管T2的栅电极连接到对应的扫描线Si。当从扫描线Si供应具有栅极导通电压的扫描信号时，第二晶体管T2可以被导通以将数据线Dj电连接到第一晶体管T1的第一电极。因此，如果第二晶体管T2被导通，则从数据线Dj供应的数据信号可以被传输到第一晶体管T1。

第三晶体管T3可以连接在第一晶体管T1的第二电极(例如，漏电极)与第一节点N1之间。第三晶体管T3的栅电极连接到对应的扫描线Si。当从扫描线Si供应具有栅极导通电压的扫描信号时，第三晶体管T3可以被导通以将第一晶体管T1以二极管的形式电连接。

第四晶体管T4可以连接在第一节点N1与初始化电源Vint之间。第四晶体管T4的栅电极连接到前一扫描线(例如，第i-1扫描线Si-1)。当栅极导通电压的扫描信号被供应到第i-1扫描线Si-1时，第四晶体管T4可以被导通，使得初始化电源Vint的电压可以被传输到第一节点N1。在实施例中，用于使第一晶体管T1的栅极电压初始化的初始化电源Vint的电压可以等于数据信号的最低电压或更小。

第五晶体管T5连接在第一电源VDD与第一晶体管T1之间。第五晶体管T5的栅电极连接到对应的发射控制线(例如，第i发射控制线Ei)。当具有栅极截止电压(例如，高电平电压)的发射控制信号被供应到发射控制线Ei时，第五晶体管T5可以被截止，并且在其他情况下可以被导通。

第六晶体管T6连接在第一晶体管T1与光源单元LSU之间。第六晶体管T6的栅电极连接到对应的发射控制线(例如，第i发射控制线Ei)。当具有栅极截止电压的发射控制信号被供应到发射控制线Ei时，第六晶体管T6可以被截止，并且在其他情况下可以被导通。

第七晶体管T7连接在光源单元LSU的第一电极(例如，对应像素PXL的第一电极)与初始化电源Vint之间。第七晶体管T7的栅电极连接到后续级的任意一条扫描线(例如，连接到第i+1扫描线Si+1)。当栅极导通电压的扫描信号被供应到第i+1扫描线Si+1时，第七晶体管T7可以被导通，使得初始化电源Vint的电压可以被供应到光源单元LSU的第一电极。在这种情况下，在其中初始化电源Vint的电压被传输到光源单元LSU的每个初始化时段期间，光源单元LSU的第一电极的电压可以被初始化。用于控制第七晶体管T7的操作的控制信号可以以各种方式改变。例如，在实施例中，第七晶体管T7的栅电极可以连接到对应水平行的扫描线(即，第i扫描线Si)。在这种情况下，当具有栅极导通电压的扫描信号被供应到第i扫描线Si时，第七晶体管T7可以被导通，使得初始化电源Vint的电压可以被供应到光源单元LSU的第一电极。

存储电容器Cst可以连接在第一电源VDD与第一节点N1之间。存储电容器Cst可以在每个帧时段期间存储与施加到第一节点N1的数据信号和第一晶体管T1的阈值电压两者对应的电压。

尽管在图6c中，包括在像素电路PXC中的晶体管(例如，第一晶体管T1至第七晶体管T7)已经被示出为由P型晶体管形成，但是本公开不限于此。例如，第一晶体管T1至第七晶体管T7中的至少一个可以改变为N型晶体管。

可以应用于本公开的像素PXL的结构不限于图6a至图6c中所示的实施例，并且每个像素PXL可以具有各种公知的结构。例如，包括在每个像素PXL中的像素电路PXC可以由可以具有各种结构并且/或者通过各种驱动方案操作的公知的像素电路形成。在本公开的实施例中，每个像素PXL可以被构造在无源发光显示装置等中。在这种情况下，可以省略像素电路PXC，并且形成光源单元LSU的发光元件LD的相对端中的每个可以直接连接到扫描线Si、数据线Dj、第一电力线PL1或第二电力线PL2以及/或者预定控制线。

图7至图20是各自示出根据本公开的实施例的像素PXL的平面图。在实施例中，每个像素PXL可以是图5至图6c中所示的像素PXL中的任意一个，但是本公开不限于此。

图7至图20聚焦于光源单元LSU示出了的每个像素PXL的结构。这里，像素PXL还可以包括用于控制每个光源单元LSU的电路元件(例如，形成图6a至图6c的像素电路PXC的至少一个电路元件)。在实施例中，电路元件可以设置在与光源单元LSU的层不同的层上。例如，电路元件可以设置在位于基体层BSL的一个表面上的像素电路层中，并且光源单元LSU可以设置在设置于像素电路层上的显示元件层中。

此外，在实施例中，图7至图20示出了其中每个光源单元LSU通过第一接触孔CH1和第二接触孔CH2连接到预定电力线(例如，第一电力线PL1和/或第二电力线PL2)、电路元件(例如，形成像素电路PXC的至少一个电路元件)和/或信号线(例如，扫描线Si和/或数据线Dj)的实施例，但是本公开不限于此。例如，在本公开的实施例中，每个像素PXL的第一电极ELT1和第二电极ELT2中的至少一个可以在没有接触孔和/或中间线的情况下直接连接到预定电力线和/或信号线。

参照图7，根据本公开的实施例的像素PXL可以包括多个发光元件LD和电极以形成每个光源单元LSU。例如，像素PXL可以包括在彼此间隔开的位置处设置在每个像素区域中的第一电极ELT1和第二电极ELT2、布置在第一电极ELT1与第二电极ELT2之间的多个发光元件LD、以及分别设置在第一电极ELT1和第二电极ELT2上的第一接触电极CNE1和第二接触电极CNE2。第一接触电极CNE1和第二接触电极CNE2可以以与第一电极ELT1和第二电极ELT2的方式相同的方式在彼此间隔开的位置处设置在每个像素区域中，并且将发光元件LD的第一端EP1和第二端EP2分别电连接到第一电极ELT1和第二电极ELT2。此外，根据本公开实施例的像素PXL可以包括设置在第一接触电极CNE1与至少一个发光元件LD(例如，多个发光元件LD)之间的至少一个第一导电图案CP1(例如，多个第一导电图案CP1)。

第一电极ELT1和第二电极ELT2可以在彼此间隔开的位置处设置在其中设置和/或形成有对应像素PXL的每个像素区域中，具体地，可以设置在对应像素PXL的发射区域EMA中。在实施例中，每个像素区域可以包含其中设置有用于形成对应像素PXL的光源单元LSU和/或电路元件的区域。发射区域EMA可以是其中设置有形成每个像素PXL的光源单元LSU的发光元件LD(具体地，有效地连接在第一电极ELT1与第二电极ELT2之间的有效光源)的区域。此外，连接到发光元件LD的预定电极(例如，第一电极ELT1和第二电极ELT2以及第一接触电极CNE1和第二接触电极CNE2)或电极的区域可以设置在发射区域EMA中。发射区域EMA可以由形成在像素PXL之间以限定每个像素区域和形成在像素区域中的发射区域EMA的遮光和/或反射堤结构(也称为“像素限定层”)包围。例如，包围发射区域EMA的堤结构可以设置在发射区域EMA周围。

在实施例中，第一电极ELT1和第二电极ELT2可以彼此间隔开。例如，第一电极ELT1和第二电极ELT2可以在沿第一方向DR1彼此间隔开预定距离的位置处平行地设置在每个发射区域EMA中。

在实施例中，第一电极ELT1和第二电极ELT2中的每个可以具有沿任意一个方向延伸的条形状。例如，第一电极ELT1和第二电极ELT2中的每个可以具有沿与第一方向DR1相交(例如，垂直于第一方向DR1)的第二方向DR2延伸的条形状。然而，本公开不限于此。例如，第一电极ELT1和第二电极ELT2的形状、方位和/或相对设置关系可以以各种方式改变。

此外，一个或更多个第一电极ELT1和第二电极ELT2可以设置在每个像素区域中，并且设置在像素区域中的第一电极ELT1和第二电极ELT2的数量没有具体限制。例如，沿第二方向DR2延伸并且彼此平行布置的多个第一电极ELT1可以设置在每个像素区域中。面对每个第一电极ELT1的至少一个第二电极ELT2可以设置在每个像素区域中。例如，在每个像素区域中，一个第二电极ELT2可以设置在两个第一电极ELT1之间，并且多个第二电极ELT2可以分别设置为对应于多个第一电极ELT1。

在实施例中，第一电极ELT1可以通过第一连接电极CNL1和/或第一接触孔CH1电连接到预定电路元件(例如，形成像素电路PXC的至少一个晶体管)、电力线(例如，第一电力线PL1)和/或信号线(例如，扫描线Si、数据线Dj或预定控制线)。在实施例中，第一电极ELT1可以通过第一连接电极CNL1和第一接触孔CH1电连接到设置在其下方的预定电路元件，并且通过电路元件电连接到第一线。第一线可以是用于供应第一电源VDD的第一电力线PL1，但是本公开不限于此。例如，在实施例中，第一线可以是预定的第一驱动信号(例如，扫描信号、数据信号或预定的控制信号)可以通过其供应的信号线。

可选地，在实施例中，第一电极ELT1可以在没有第一连接电极CNL1、第一接触孔CH1和/或电路元件的情况下直接连接到预定电力线或信号线。在这种情况下，第一电极ELT1可以一体地或非一体地连接到预定电力线或信号线。

在实施例中，第一电极ELT1和第一连接电极CNL1可以在相应的像素区域中沿不同的方向延伸。例如，当第一连接电极CNL1沿第一方向DR1延伸时，第一电极ELT1可以沿与第一方向DR1相交的第二方向DR2延伸。

在实施例中，第一电极ELT1和第一连接电极CNL1可以彼此一体地连接。例如，第一电极ELT1可以以至少一种方式从第一连接电极CNL1分叉。在第一电极ELT1和第一连接电极CNL1彼此一体地连接的情况下，第一连接电极CNL1可以被视为第一电极ELT1的一个区域。然而，本公开不限于此。例如，在实施例中，第一电极ELT1和第一连接电极CNL1可以单独地形成并且通过至少一个接触孔、过孔等彼此电连接。

在实施例中，第二电极ELT2可以通过第二连接电极CNL2和/或第二接触孔CH2电连接到预定电路元件(例如，形成像素电路PXC的至少一个晶体管)、电力线(例如，第二电力线PL2)和/或信号线(例如，扫描线Si、数据线Dj或预定控制线)。例如，第二电极ELT2可以通过第二连接电极CNL2和第二接触孔CH2电连接到设置在其下方的第二电力线PL2。可选地，在实施例中，第二电极ELT2可以在没有第二连接电极CNL2和/或第二接触孔CH2的情况下直接连接到预定电力线或信号线。在这种情况下，第二电极ELT2可以一体地或非一体地连接到预定电力线或信号线。

在实施例中，第二电极ELT2和第二连接电极CNL2可以沿不同的方向延伸。例如，当第二连接电极CNL2沿第一方向DR1延伸时，第二电极ELT2可以沿与第一方向DR1相交的第二方向DR2延伸。

在实施例中，第二电极ELT2可以与第二连接电极CNL2一体地连接。例如，第二电极ELT2可以以至少一种方式从第二连接电极CNL2分叉。在第二电极ELT2和第二连接电极CNL2彼此一体地连接的情况下，第二连接电极CNL2可以被视为第二电极ELT2的一个区域。然而，本公开不限于此。例如，在实施例中，第二电极ELT2和第二连接电极CNL2可以单独地形成并且并且通过至少一个接触孔、过孔等彼此电连接。

这里，在形成像素PXL的工艺期间，具体地，在发光元件LD的对准完成之前，设置在显示区域DA中的像素PXL的各个第一电极ELT1可以彼此电连接，并且像素PXL的各个第二电极ELT2可以彼此电连接。在对准发光元件LD的步骤中，可以分别向第一电极ELT1和第二电极ELT2供应第一对准信号(或第一对准电压)和第二对准信号(或第二对准电压)。例如，可以向第一电极ELT1和第二电极ELT2中的任意一个供应交流对准信号，并且可以向第一电极ELT1和第二电极ELT2中的另一个供应具有恒定电压电平的对准电压。

换言之，在对准发光元件LD的步骤中，可以在第一电极ELT1与第二电极ELT2之间施加预定对准信号，使得可以在第一电极ELT1与第二电极ELT2之间形成电场。供应到每个像素区域(具体地，每个像素PXL的发射区域EMA)的发光元件LD可以通过电场在第一电极ELT1与第二电极ELT2之间对准。在发光元件LD的对准完成之后，可以在像素PXL之间断开第一电极ELT1之间的连接和/或第二电极ELT2的连接，使得像素PXL可以被可以单独地驱动。

第一电极ELT1和第二电极ELT2中的每个可以具有单层或多层结构。例如，每个第一电极ELT1可以包括至少一个反射电极层，并且选择性地还包括至少一个透明电极层和/或导电盖层。同样地，每个第二电极ELT2可以包括至少一个反射电极层，并且选择性地还包括至少一个透明电极层和/或导电盖层。

多个发光元件LD可以布置在第一电极ELT1与第二电极ELT2之间。每个发光元件LD可以电连接在彼此对应的第一电极ELT1与第二电极ELT2之间。

在实施例中，还可以在每个发射区域EMA中设置未完全连接在第一电极ELT1与第二电极ELT2之间的至少一个发光元件(在下文中，称为“无效光源”)。在下文中，将聚焦于发光元件LD(即，有效光源)来描述本公开的实施例，发光元件LD中的每个的相对端连接到第一电极ELT1和第二电极ELT2。

在实施例中，每个发光元件LD可以是具有纵向方向的棒型发光二极管，但是本公开不限于此。例如，在实施例中，至少一些发光元件LD均可以是具有核-壳结构的发光二极管。

在实施例中，发光元件LD中的每个可以是由具有无机晶体结构的材料制成并且具有超小型尺寸(例如，范围从纳米级至微米级的尺寸)的发光元件。例如，每个发光元件LD可以是如图1a至图4b中所示的具有范围从纳米级至微米级的尺寸的超小型发光元件。然而，发光元件LD的尺寸可以根据使用发光元件LD作为光源的每个发光器件(例如，像素PXL)的设计条件等以各种方式改变。

在实施例中，每个发光元件LD可以包括第一端EP1和第二端EP2，第一端EP1相对于纵向方向(L)设置在发光元件LD的一端上并且电连接到第一电极ELT1，第二端EP2相对于纵向方向(L)设置在发光元件LD的另一端上并且电连接到第二电极ELT2。例如，在其中彼此对应的第一电极ELT1和第二电极ELT2设置为彼此面对的区域中，每个发光元件LD可以在第一电极ELT1与第二电极ELT2之间沿第一方向DR1水平定向。

尽管图6示出了发光元件LD沿任意一个方向(例如，沿第一方向DR1)均一地定向，但是本公开不限于此。例如，发光元件LD中的至少一个可以在第一电极ELT1与第二电极ELT2之间沿对角线方向定向。可选地，尽管在图6中未示出，但是还可以在每个像素区域和/或设置在像素区域周围的区域中设置未完全连接在第一电极ELT1与第二电极ELT2之间的至少一个发光元件(即，无效光源)。

在实施例中，可以在预定溶液中以扩散形式准备发光元件LD，然后通过喷墨印刷方案等供应到每个像素区域(具体地，每个像素PXL的发射区域EMA)。例如，发光元件LD可以与挥发性溶剂混合并且被供应到每个发射区域EMA。这里，如果将预定对准电压(或对准信号)施加到第一电极ELT1和第二电极ELT2，则在第一电极ELT1与第二电极ELT2之间形成电场，由此发光元件LD可以在第一电极ELT1与第二电极ELT2之间对准。在使发光元件LD对准之后，可以通过挥发方案或其他方案除去溶剂。以这种方式，发光元件LD可以可靠地设置在第一电极ELT1与第二电极ELT2之间。此外，第一接触电极CNE1和第二接触电极CNE2可以分别形成在发光元件LD的相对端(即，第一端EP1和第二端EP2)上。因此，发光元件LD可以更可靠地连接在第一电极ELT1与第二电极ELT2之间。

发光元件LD的第一端EP1可以经由第一接触电极CNE1、第一电极ELT1、像素电路PXC和/或第一电力线PL1电连接到第一电源VDD。发光元件LD的第二端EP2可以经由第二接触电极CNE2、第二电极ELT2和/或第二电力线PL2电连接到第二电源VSS。因此，沿正向方向连接在第一电极ELT1与第二电极ELT2之间的至少一个发光元件LD可以以与从像素电路PXC等供应的驱动电流对应的亮度发光。由此，像素PXL可以发射与驱动电流对应的光。

在本公开的实施例中，在布置在每个像素PXL的第一电极ELT1与第二电极ELT2之间的发光元件LD中的至少一个发光元件LD中，每个第一端EP1可以通过第一导电图案CP1和第一接触电极CNE1电连接到第一电极ELT1，并且每个第二端EP2可以通过至少第二接触电极CNE2电连接到第二电极ELT2。在下文中，在设置在每个像素PXL中的发光元件LD之中，其至少一端(例如，第一端EP1)经由至少一个导电图案(例如，第一导电图案CP1)电连接到第一电极ELT1或第二电极ELT2(例如，第一电极ELT1)的发光元件LD将被称为“第一发光元件LD1”。

此外，在实施例中，布置在每个像素PXL的第一电极ELT1与第二电极ELT2之间的发光元件LD之中的至少另一发光元件LD的第一端EP1和第二端EP2可以分别地且直接地连接到第一接触电极CNE1和第二接触电极CNE2，并且分别通过第一接触电极CNE1和第二接触电极CNE2电连接到第一电极ELT1和第二电极ELT2。在下文中，在设置在每个像素PXL中的发光元件LD之中，其两个相对端(即，第一端EP1和第二端EP2)在没有导电图案的情况下电连接到第一电极ELT1和第二电极ELT2以及/或第一接触电极CNE1和第二接触电极CNE2的发光元件LD将被称为“第二发光元件LD2”。术语“发光元件LD”或“多个发光元件LD”将用于任意指定第一发光元件LD1和第二发光元件LD2中的一个或更多个发光元件，或者共同指定第一发光元件LD1和第二发光元件LD2。

如此，电连接在第一电极ELT1与第二电极ELT2之间以及第一接触电极CNE1与第二接触电极CNE2之间(具体地，沿正方向连接以响应于预定控制信号和/或供应到第一电极ELT1和/或第二电极ELT2的电力而发光)的多个发光元件LD中的每个可以形成对应像素PXL的有效光源。可以聚集这样的有效光源以形成对应像素PXL的光源单元LSU。

第一接触电极CNE1可以设置在每个第一电极ELT1上方以与第一电极ELT1叠置。第一接触电极CNE1可以电连接到每个第一电极ELT1。

在实施例中，第一接触电极CNE1可以与至少一个第一发光元件LD1间隔开，并且通过至少一个第一导电图案CP1电连接到第一发光元件LD1。例如，至少在平面图中，第一接触电极CNE1可以设置在与多个第一发光元件LD1的相应的第一端EP1间隔开的位置处，并且通过与第一发光元件LD1的相应的第一端EP1叠置和/或连接的多个第一导电图案CP1电连接到第一发光元件LD1的第一端EP1。第一发光元件LD1的第一端EP1可以通过第一接触电极CNE1和相应的第一导电图案CP1电连接到第一电极ELT1。

第一接触电极CNE1可以形成为与至少一个第二发光元件LD2叠置。例如，第一接触电极CNE1可以包括朝向至少一个第二发光元件LD2突出以与第二发光元件LD2的第一端EP1叠置的至少一个第一突起PP1。例如，第一接触电极CNE1可以包括朝向多个第二发光元件LD2突出以与第二发光元件LD2的相应的第一端EP1叠置的多个第一突起PP1。每个第一突起PP1可以从第一接触电极CNE1的一个边缘(例如，面对第二电极ELT2和第二接触电极CNE2的一个边缘)突出，并且与第一接触电极CNE1一体地形成。换言之，在实施例中，每个第一突起PP1可以是第一接触电极CNE1的一个区域。第二发光元件LD2的第一端EP1可以通过第一接触电极CNE1电连接到第一电极ELT1。此外，第二发光元件LD2的第一端EP1可以被第一接触电极CNE1稳定地固定，从而可以防止第二发光元件LD2从对准位置被移除。

第二发光元件LD2中的每个的第二端EP2可以电连接到第二接触电极CNE2。例如，第二发光元件LD2中的每个的第二端EP2可以与第二接触电极CNE2叠置，因此可以直接连接到第二接触电极CNE2。

第二接触电极CNE2可以设置在第二电极ELT2上方以与第二电极ELT2叠置。第二接触电极CNE2可以电连接到第二电极ELT2。

在实施例中，第二接触电极CNE2可以电连接到发光元件LD的相应的第二端EP2。例如，第二接触电极CNE2可以与发光元件LD的第二端EP2叠置并且可以电连接到第二端EP2。

发光元件LD的第二端EP2可以通过第二接触电极CNE2电连接到第二电极ELT2。此外，发光元件LD的第二端EP2可以被第二接触电极CNE2稳定地固定，从而可以防止发光元件LD从对准位置被移除。

然而，本公开不限于发光元件LD的第二端EP2通过第二接触电极CNE2间接连接到第二电极ELT2的实施例。例如，在本公开的实施例中，发光元件LD的第二端EP2可以直接连接到第二电极ELT2。在这种情况下，可以不提供第二接触电极CNE2。

每个第一导电图案CP1可以设置在对应的第一发光元件LD1与第一接触电极CNE1之间。例如，每个第一导电图案CP1可以设置在对应的第一发光元件LD1的第一端EP1和第一接触电极CNE1的与对应的第一发光元件LD1的第一端EP1相邻的一个区域上。

在实施例中，每个第一发光元件LD1的第一端EP1可以与相邻的第一电极ELT1和相邻的第一接触电极CNE1间隔开，并且经由对应的第一导电图案CP1和第一接触电极CNE1电连接到第一电极ELT1。为此，第一电极ELT1和第二电极ELT2可以彼此间隔开等于或大于发光元件LD的平均长度L的距离d1。第一电极ELT1和第二电极ELT2中的至少一个电极(例如，第一电极ELT1)可以通过对应的导电图案(例如，第一导电图案CP1)和对应的接触电极(例如，第一接触电极CNE1)电连接到至少一个第一发光元件LD1的任意一端(例如，第一端EP1)。

在这种情况下，如果在至少一个第一发光元件LD1上发生短路缺陷，则可以选择性地使与其上已经发生短路缺陷的第一发光元件LD1的至少一端连接的至少一个导电图案(例如，连接到第一发光元件LD1的第一端EP1的第一导电图案CP1)断开。因此，可以防止漏电流流过已经短路的第一发光元件LD1，并且允许有效地修复缺陷像素。

在实施例中，每个第一导电图案CP1可以包括各种金属材料(包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)、铜(Cu)等或其合金)中的至少一种，或者各种透明导电材料(包括银纳米线(AgNW)、氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锑锌(AZO)、氧化铟锡锌(ITZO)、氧化锌(ZnO)、氧化锡(SnO

在实施例中，每个第一导电图案CP1可以包括与第一电极ELT1和第二电极ELT2以及第一接触电极CNE1和第二接触电极CNE2中的至少一个电极的构成材料相同的导电材料，或者可以包括不包括在前述电极中的至少一种导电材料。例如，第一导电图案CP1可以包括与第一接触电极CNE1的构成材料不同的至少一种导电材料。

在实施例中，每个第一导电图案CP1可以包括具有比第一接触电极CNE1的熔点低的熔点的低熔点导电材料。在这种情况下，当通过相对简单的方案(诸如向第一导电图案CP1施加激光束或预定电压的方案)将热量施加到将要断开的目标第一导电图案CP1时，可以容易地使第一导电图案CP1断开。因此，即使在发光元件LD(具体地，其至少一端连接到第一导电图案CP1的至少一个第一发光元件LD)上发生短路缺陷，也可以选择性地使连接到短路的第一发光元件LD的第一导电图案CP1断开。因此，可以选择性地使短路的第一发光元件LD与第一电极ELT1和/或第二电极ELT2隔离。因此，未短路的其他发光元件LD可以完全用于形成光源单元LSU，从而可以有效地修复缺陷像素。

在实施例中，第一导电图案CP1可以包括具有400℃或更低的熔点的低熔点金属或低熔点合金。例如，第一导电图案CP1可以由具有相对低熔点的碱金属(例如，锂(Li)、钠(Na)、钾(K)、铷(Rb)、铯(Cs)、钫(Fr)中的至少一种)、碱土金属(例如，钙(Ca)、锶(Sr)、钡(Ba)和镭(Ra)中的至少一种)、铋(Bi)、铅(Pb)、锡(Sn)、镉(Cd)、锌(Zn)和锑(Sb)中的至少一种金属或包括前述金属的合金(或板)中的至少一种金属形成。例如，第一导电图案CP1可以由SAC(Sn-Ag-Cu)合金形成。然而，能够用于形成第一导电图案CP1的导电材料不限于前述示例，第一导电图案CP1可以包括各种导电材料中的至少一种。

此外，在实施例中，第一导电图案CP1可以由满足预定透射率范围以允许从第一发光元件LD1发射的光穿过的透明或半透明导电层形成。例如，第一导电图案CP1可以包括透明电极材料(例如，诸如ITO、IZO、ZnO和ITZO的导电氧化物)或具有透明或半透明特性的金属化合物。

在实施例中，第一导电图案CP1可以以有限厚度形成为薄的或者呈具有多个开口以确保在预定范围内的透射率的网格形状。此外，第一导电图案CP1可以具有单层结构或多层结构，并且第一导电图案CP1的形状或剖面结构没有具体限制。

在实施例中，在每个像素PXL包括布置在第一电极ELT1与第二电极ELT2之间的多个第一发光元件LD1的情况下，像素PXL可以包括设置在第一发光元件LD1的相应第一端EP1上的多个第一导电图案CP1。例如，每个像素PXL可以包括在多个第一发光元件LD1的相应第一端EP1上设置在彼此间隔开的位置处的多个导电图案CP1。

在实施例中，多个第一导电图案CP1可以规则地设置在每个发射区域EMA中。例如，第一导电图案CP1和第一突起PP1可以沿第一接触电极CNE1的延伸方向(例如，沿第二方向DR2)规则地布置在第一接触电极CNE1的一个边缘上。例如，第一导电图案CP1和第一突起PP1可以交替地布置在第一接触电极CNE1的一个边缘上。

设置在每个像素PXL的发射区域EMA中的第一导电图案CP1的数量和/或布置结构可以以各种方式改变。此外，分散在设置在显示区域DA中的像素PXL中的第一导电图案CP1的数量和/或布置结构可以彼此相同。可选地，包括在像素PXL中的第一导电图案CP1的数量和/或布置结构可以彼此不同。

参照图8，第一导电图案CP1在第一电极ELT1与第二电极ELT2之间的区域中以其设置的周期和/或间隔可以改变。例如，第一导电图案CP1和第一突起PP1可以在其中相应的第一电极ELT1和第二电极ELT2彼此面对的区域中以1:2的比率规则地布置。

参照图9，每个第一突起PP1可以与多个第二发光元件LD2叠置。例如，像素PXL可以包括沿第一电极ELT1和第二电极ELT2延伸所沿的方向(例如，第二方向DR2)在第一电极ELT1与第二电极ELT2之间连续布置的多个第二发光元件LD2。每个第一突起PP1可以具有比连续布置的对应的第二发光元件LD2之间的距离d2大的宽度Wp，并且可以与连续布置的第二发光元件LD2的相应的第一端EP1叠置。换言之，在实施例中，每个第一突起PP1的尺寸以及第一突起PP1与第二发光元件LD2之间的设置关系可以以各种方式改变。

参照图10和图11，当多个第一电极ELT1和/或多个第二电极ELT2设置在像素PXL中时，多个区域可以在第一导电图案CP1和/或第一突起PP1的设置关系上彼此不同，在所述多个区域中的每个中任意一个第一电极ELT1和与其对应的第二电极ELT2彼此面对。例如，在实施例中，如图10中所示，第一导电图案CP1和第一突起PP1可以在设置在发射区域EMA的一侧(例如，左侧)上的第一电极ELT1和与该第一电极ELT1相邻的第二电极ELT2之间以1:2的比率重复地设置。第一导电图案CP1和第一突起PP1可以在设置在发射区域EMA的另一侧(例如，右侧)上的第一电极ELT1和与该第一电极ELT1相邻的第二电极ELT2之间以1:1的比率交替地设置。

在实施例中，如图11中所示，第一导电图案CP1可以分别设置在有效发光元件LD中的全部的第一端LD1上，有效发光元件LD布置在设置于发射区域EMA的一侧(例如，左侧)上的第一电极ELT1和与该第一电极ELT1相邻的第二电极ELT2之间。在这种情况下，设置在对应的区域(例如，发射区域EMA的左侧区域)中的发光元件LD中的全部可以是第一发光元件LD1。连接到第一发光元件LD1的第一电极ELT1和第一接触电极CNE1可以经由相应的第一导电图案CP1电连接到第一发光元件LD1的第一端EP1。第一导电图案CP1和第一突起PP1可以在设置在发射区域EMA的另一侧(例如，右侧)上的第一电极ELT1和与该第一电极ELT1相邻的第二电极ELT2之间以预定比率(例如，1:1的比率)交替地设置。在这种情况下，第一发光元件LD1和第二发光元件LD2可以交替地设置在对应的区域(例如，发射区域EMA的右侧区域)中。

参照图12，第一导电图案CP1可以分别形成在设置在每个发射区域EMA中的发光元件LD(具体地，连接在第一电极ELT1与第二电极ELT2之间并且形成相应的有效光源的全部发光元件LD)的第一端EP1上。例如，每个像素PXL的光源单元LSU可以由多个第一发光元件LD1形成，多个第一发光元件LD1均具有其上设置有每个对应的导电图案(例如，每个对应的第一导电图案CP1)的至少一端(例如，第一端EP1)。在实施例中，第一导电图案CP1可以彼此间隔开并且单独地形成。因此，即使在第一发光元件LD1中的至少一个上发生短路缺陷，也可以选择性地仅使短路的第一发光元件LD1与第一电极ELT1和/或第二电极ELT2(例如，第一电极ELT1)隔离。

参照图13和图14，在发射区域EMA中的至少一个区域中，第一导电图案CP1和/或第一突起PP1可以不规则地分散。例如，在实施例中，如图13中所示，布置在设置在发射区域EMA的一侧(例如，左侧)上的第一电极ELT1和与该第一电极ELT1相邻的第二电极ELT2之间的发光元件LD的第一端EP1可以通过相应的第一导电图案CP1连接到第一接触电极CNE1和第一电极ELT1。另外，在设置在发射区域EMA的另一侧(例如，右侧)上的第一电极ELT1和与该第一电极ELT1相邻的第二电极ELT2之间，多个第一导电图案CP1和第一突起PP1可以不规则地分散并且设置在与第一电极ELT1叠置的第一接触电极CNE1的一个边缘上。

在实施例中，参照图14，在发射区域EMA的整个区域中，第一导电图案CP1和/或第一突起PP1可以不规则地分散。例如，在每个发射区域EMA中，第一导电图案CP1和第一突起PP1可以沿第一接触电极CNE1的延伸方向(例如，沿第二方向DR2)规则地或不规则地分散并且设置在每个第一接触电极CNE1的一个边缘上。

参照图15，多个第一发光元件LD1中的每个的第一端EP1可以与对应的第一接触电极CNE1叠置，因此电连接到第一接触电极CNE1。此外，第一发光元件LD1中的每个的第二端EP2可以通过对应的第二导电图案CP2电连接到与第二导电图案CP2对应的第二接触电极CNE2，并且通过第二接触电极CNE2电连接到第二电极ELT2。

例如，像素PXL可以包括设置在第二接触电极CNE2与设置在发射区域EMA中的至少一个第一发光元件LD1之间的至少一个第二导电图案CP2。在实施例中，第一发光元件LD1的第二端EP2可以与相邻于第二端EP2的第二接触电极CNE2间隔开，并且可以经由对应的第二导电图案CP2电连接到第二接触电极CNE2。

在实施例中，每个第二导电图案CP2可以包括各种金属材料(包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)、铜(Cu)等或其合金)中的至少一种，或者各种透明导电材料(包括银纳米线(AgNW)、氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锑锌(AZO)、氧化铟锡锌(ITZO)、氧化锌(ZnO)、氧化锡(SnO

在实施例中，每个第二导电图案CP2可以包括与第一电极ELT1和第二电极ELT2以及第一接触电极CNE1和第二接触电极CNE2中的至少一个的构成材料相同的导电材料，或者可以包括不包括在前述电极中的至少一种导电材料。例如，第二导电图案CP2可以包括与第二接触电极CNE2的构成材料不同的至少一种导电材料。

在实施例中，第二导电图案CP2可以包括具有比第二接触电极CNE2的熔点低的熔点的低熔点导电材料。例如，第二导电图案CP2可以包括上述作为第一导电图案CP1的构成材料的低熔点导电材料中的至少一种。在这种情况下，可以通过向第二导电图案CP2施加热量(例如，通过向第二导电图案CP2施加激光束或预定电压的方案)使第二导电图案CP2容易地断开。在实施例中，第二导电图案CP2可以由与第一导电图案CP1的导电材料相同的导电材料形成，但是本公开不限于此。

第二导电图案CP2可以包括以有限的厚度形成为薄的或者形成为具有多个开口的网格形状的透明电极材料，从而以类似于第一导电图案CP1的方式确保在预定范围内的透射率。此外，第二导电图案CP2可以具有单层结构或多层结构，并且第二导电图案CP2的形状或剖面结构没有具体限制。

在实施例中，第二接触电极CNE2可以包括朝向至少一个第二发光元件LD2突出以与第二发光元件LD2的第二端EP2叠置的至少一个第二突起PP2。第二发光元件LD2的第二端EP2可以直接连接到第二接触电极CNE2，并且通过第二接触电极CNE2电连接到第二电极ELT2。

参照图16，在发射区域EMA的一个区域(例如，左侧区域)中，至少一个第一发光元件LD1的第二端EP2可以经由每个对应的第二导电图案CP2电连接到第二接触电极CNE2和第二电极ELT2。至少一个第二发光元件LD2的第二端EP2可以通过形成在第二接触电极CNE2上的第二突起PP2与第二接触电极CNE2叠置，从而电连接到第二接触电极CNE2和第二电极ELT2。此外，在对应的区域中，第一发光元件LD1和第二发光元件LD2的第一端EP1可以与第一接触电极CNE1叠置，并且电连接到第一接触电极CNE1和第一电极ELT1。

在发射区域EMA的另一区域(例如，右侧区域)中，至少一个第一发光元件LD1的第一端EP1可以经由每个对应的第一导电图案CP1电连接到第一接触电极CNE1和第一电极ELT1。至少一个第二发光元件LD2的第一端EP1可以通过形成在第一接触电极CNE1上的第一突起PP1与第一接触电极CNE1叠置，从而电连接到第一接触电极CNE1和第一电极ELT1。此外，在对应的区域中，第一发光元件LD1和第二发光元件LD2的第二端EP2可以与第二接触电极CNE2叠置，并且电连接到第二接触电极CNE2和第二电极ELT2。

参照图17，至少一个第一发光元件LD1可以经由设置在第一端EP1上的第一导电图案CP1或第二端EP2上的第二导电图案CP2电连接到第一接触电极CNE1或第二接触电极CNE2，并且通过第一接触电极CNE1或第二接触电极CNE2电连接到第一电极ELT1或第二电极ELT2。至少另一个第一发光元件LD1可以经由设置在第一端EP1上的第一导电图案CP1和设置在第二端EP2上的第二导电图案CP2电连接到第一接触电极CNE1和第二接触电极CNE2，并且通过第一接触电极CNE1和第二接触电极CNE2电连接到第一电极ELT1和第二电极ELT2。在实施例中，第一导电图案CP1和第二导电图案CP2可以包括相同的导电材料，或者各自可以包括与另一导电图案的导电材料不同的至少一种导电材料。在第一导电图案CP1和第二导电图案CP2由相同的材料形成的情况下，第一导电图案CP1和第二导电图案CP2可以通过同一工艺同时形成，但是本公开不限于此。

此外，至少一个第二发光元件LD2可以经由设置在第一端EP1上的的第一接触电极CNE1的第一突起PP1或设置在第二端EP2上的第二接触电极CNE2的第二突起PP2电连接到第一接触电极CNE1或第二接触电极CNE2，并且可以通过第一接触电极CNE1或第二接触电极CNE2电连接到第一电极ELT1或第二电极ELT2。至少另一个第二发光元件LD2可以通过分别设置在第一端EP1和第二端EP2上的第一接触电极CNE1的第一突起PP1和第二接触电极CNE2的第二突起PP2电连接到第一接触电极CNE1和第二接触电极CNE2，并且可以通过第一接触电极CNE1和第二接触电极CNE2电连接到第一电极ELT1和第二电极ELT2。

参照图18，发光元件LD可以设置为与第一电极ELT1和第二电极ELT2中的至少一个电极叠置。例如，发光元件LD的第二端EP2可以形成为与第二电极ELT2和第二接触电极CNE2叠置。

参照图19，像素PXL还可以包括与每个第一电极ELT1叠置的至少一个第一分隔壁PW1和与每个第二电极ELT2叠置的第二分隔壁PW2。在实施例中，第一分隔壁PW1和第二分隔壁PW2可以分别设置在第一电极ELT1和第二电极ELT2下方。例如，在每个发射区域EMA中，第一分隔壁PW1和第二分隔壁PW2可以分别设置在第一电极ELT1和第二电极ELT2下方。另外，第一接触电极CNE1和第二接触电极CNE2可以分别设置在第一电极ELT1和第二电极ELT2上方。

在实施例中，第一分隔壁PW1可以具有比每个第一电极ELT1的宽度小的宽度，并且可以设置在第一电极ELT1下方。例如，在平面图中，第一分隔壁PW1可以具有与第一电极ELT1对应的形状，并且可以设置在第一电极ELT1的内部。

如果第一分隔壁PW1设置在第一电极ELT1下方，则第一电极ELT1可以在其中设置有第一分隔壁PW1的区域中向上突出。因此，可以将从发光元件LD的面对第一电极ELT1的第一端EP1发射的光控制为沿显示装置的正面方向更有效地行进。

在实施例中，第二分隔壁PW2可以具有比每个第二电极ELT2的宽度小的宽度，并且可以设置在第二电极ELT2下方。例如，在平面图中，第二分隔壁PW2可以具有与第二电极ELT2对应的形状，并且可以设置在第二电极ELT2内部。

如果第二分隔壁PW2设置在第二电极ELT2下方，则第二电极ELT2可以在其中设置有第二分隔壁PW2的区域中向上突出。因此，可以将从发光元件LD的面对第二电极ELT2的第二端EP2发射的光控制为沿显示装置的正面方向更有效地行进。

参照图20，设置在显示区域DA中的至少一个像素PXL可以包括在多个第一发光元件LD1的相应的第一端EP1上设置在彼此间隔开的位置处的第一导电图案CP1和/或在第一发光元件LD1的相应的第二端EP2上设置在彼此间隔开的位置处的第二导电图案CP2。第一导电图案CP1和/或第二导电图案CP2中的至少一个可以在对应的第一发光元件LD1的第一端EP1或第二端EP2与对应于第一端EP1的第一接触电极CNE1或对应于第二端EP2的第二接触电极CNE2之间断开。在下文中，每个断开的导电图案将被称为“断开图案CPr”。

例如，如果在至少一个第一发光元件LD1上发生短路缺陷，则可以通过向连接到短路的第一发光元件LD1的第一导电图案CP1和/或第二导电图案CP2施加热量来使第一导电图案CP1和/或第二导电图案CP2断开。因此，缺陷修复像素PXL可以包括在至少一个第一发光元件LD1与第一接触电极CNE1或第二接触电极CNE2之间断开的至少一个断开图案CPr。

如前述实施例中所述，像素PXL可以具有各种结构。例如，设置在显示区域DA中的至少一个像素PXL可以具有图7至图20的实施例中的仅任意一个实施例应用于其的结构，或者前述实施例中的至少两个实施例组合应用于其的结构。

例如，根据本公开的实施例的像素PXL和包括该像素PXL的显示装置可以包括至少一个第一导电图案CP1和/或第二导电图案CP2，至少一个第一导电图案CP1和/或至少一个第二导电图案CP2设置在第一接触电极CNE1或第二接触电极CNE2与设置在发射区域EMA中的至少一个发光元件LD之间，并且被构造为将发光元件LD的一端电连接到第一接触电极CNE1或第二接触电极CNE2。例如，每个像素PXL可以包括设置在多个发光元件LD的相应的一端上的多个第一导电图案CP1和/或多个第二导电图案CP2。根据像素PXL和包括该像素PXL的显示装置，可以更有效地修复由于发光元件LD的短路缺陷等引起的像素缺陷。

图21a至图21d是分别示出根据本公开的实施例的导电图案CP的示例的平面图。在实施例中，图21a至图21d中所示的导电图案CP中的每个可以是根据图7至图20的实施例的第一导电图案CP1和第二导电图案CP2中的任意一个。此外，第一导电图案CP1和第二导电图案CP2可以具有彼此基本相同或相似的结构，但是本公开不限于此。

参照图21a，每个导电图案CP在平面图中可以具有矩形形状，并且可以具有其他多边形形状。在实施例中，每个导电图案CP可以具有圆形形状或椭圆形形状或者圆形形状和多边形形状的组合。换言之，导电图案CP的形状可以以各种方式改变。

参照图21b，每个导电图案CP可以具有网格形状。例如，每个导电图案CP可以包括多个开口。在实施例中，每个开口可以具有矩形形状，但是本公开不限于此。即，网格形状可以改变为各种其他形状。

参照图21c，每个导电图案CP可以包括具有不同宽度的多个区域。例如，每个导电图案CP可以包括具有第一宽度W1的第一区域AR1，以及分别设置在第一区域AR2的相对侧上的第二区域AR2和第三区域AR3，并且第二区域AR2和第三区域AR3中的每个具有大于第一宽度W1的第二宽度W2。在实施例中，第二区域AR2和第三区域AR3可以具有相同的宽度，但是本公开不限于此。

在实施例中，在第二区域AR2和第三区域AR3中，每个导电图案CP可以与发光元件LD的一端和与发光元件LD的一端对应的任意一个接触电极叠置。当在连接到导电图案CP的第一发光元件LD1上发生短路缺陷时，导电图案CP可以从第一区域AR1断开。换言之，第一区域AR1可以是设置在每个第一发光元件LD1与任意一个接触电极之间的区域，并且第一区域AR1的宽度可以相对小。因此，即使在至少一个第一发光元件LD1上发生短路缺陷等时，也可以容易地修复由此产生的像素缺陷。

参照图21d，每个导电图案CP可以在至少一个区域中具有宽度逐渐变化的形状。例如，每个导电图案CP可以在第一区域AR1中具有第一区域AR1的宽度朝向中心逐渐减小的形状。

图22a和图22b是示出根据本公开的实施例的像素PXL的剖视图，例如，示出了针对与图19的线I-I'和线II-II'对应的像素PXL的剖面的实施例。在图22a至图22b的实施例的描述中，同样的附图标记将用于指定与先前实施例的组件类似或等同的组件，并且将省略其详细说明。

参照图22a和图22b以及图5至图20，根据本公开的实施例的像素PXL可以包括设置在基体层BSL的一个表面上并且包括多个发光元件LD的显示元件层DPL。另外，像素PXL还可以选择性地包括像素电路层PCL。例如，像素PXL还可以包括设置在基体层BSL与显示元件层DPL之间并且包括电连接到发光元件LD的至少一个电路元件的像素电路层PCL。

在实施例中，像素电路层PCL可以包括形成像素电路PXC的至少一个电路元件。例如，像素电路层PCL可以包括形成像素电路PXC的多个晶体管T和存储电容器Cst，并且还包括连接到像素电路PXC和/或光源单元LSU的至少一条电力线和/或信号线。这里，在省略像素电路PXC并且光源单元LSU直接连接到第一电力线PL1和第二电力线PL2(或预定信号线)的情况下，可以省略像素电路层PCL。为了说明的目的，图22a和图22b仅代表性地示出了设置在像素电路层PCL中的电路元件和线之中的任意一个晶体管T。

此外，像素电路层PCL可以包括设置在相应的电极和/或线之间的多个绝缘层。在实施例中，像素电路层PCL可以包括在基体层BSL的一个表面上连续堆叠的缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD和钝化层PSV。像素电路层PCL还可以选择性地包括设置在至少一些晶体管下方的至少一个遮光图案(未示出)。

缓冲层BFL可以防止杂质扩散到每个电路元件中。缓冲层BFL可以由单层形成，或者可以由具有双层或更多层的多层形成。在缓冲层BFL具有多层结构的情况下，各个层可以由相同的材料或不同的材料形成。在实施例中，可以省略缓冲层BFL。

在实施例中，每个晶体管T可以包括半导体层SCL、栅电极GE、以及第一晶体管电极ET1和第二晶体管电极ET2。在实施例中，尽管图22a和图22b示出了其中每个晶体管T包括形成为与半导体层SCL分离的第一晶体管电极ET1和第二晶体管电极ET2的实施例，但是本公开不限于此。例如，在实施例中，设置于设置在每个像素区域中的至少一个晶体管T中的第一晶体管电极ET1和/或第二晶体管电极ET2可以与对应的半导体层SCL一体地形成。

半导体层SCL可以设置在缓冲层BFL上。例如，半导体层SCL可以设置在栅极绝缘层GI和其上形成有缓冲层BFL的基体层BSL之间。半导体层SCL可以包括与每个第一晶体管电极ET1接触的第一区域、与每个第二晶体管电极ET2接触的第二区域、以及设置在第一区域与第二区域之间的沟道区。在实施例中，第一区域和第二区域中的一个可以是源区，并且另一个可以是漏区。

在实施例中，半导体层SCL可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。半导体层SCL的沟道区可以是作为未被掺杂的半导体图案的本征半导体。半导体层SCL的第一区域和第二区域中的每个可以是掺杂有预定杂质的半导体图案。

栅电极GE可以设置在半导体层SCL上，并且栅极绝缘层GI介于它们之间。例如，栅电极GE可以设置在栅极绝缘层GI与层间绝缘层ILD之间，并且与半导体层SCL的至少一个区域叠置。

第一晶体管电极ET1和第二晶体管电极ET2可以设置在每个半导体层SCL和对应的栅电极GE上方，并且至少一个层间绝缘层ILD介于第一晶体管电极ET1和第二晶体管电极ET2与半导体层SCL和对应的栅电极GE之间。例如，第一晶体管电极ET1和第二晶体管电极ET2可以设置在层间绝缘层ILD与钝化层PSV之间。第一晶体管电极ET1和第二晶体管电极ET2可以电连接到每个半导体层SCL。例如，第一晶体管电极ET1和第二晶体管电极ET2可以通过穿过栅极绝缘层GI和层间绝缘层ILD的对应的接触孔连接到每个半导体层SCL的第一区域和第二区域。

设置在像素电路PXC中的至少一个晶体管T可以连接到任意一个像素电极。例如，图6a和图6b中所示的第一晶体管T1的第一晶体管电极ET1和第二晶体管电极ET2中的任意一个可以通过穿过钝化层PSV的接触孔(例如，图7至图20的第一接触孔CH1)电连接到设置在钝化层PSV上方的光源单元LSU的第一电极ELT1和/或第一连接电极CNL1。

在实施例中，连接到每个像素PXL的至少一条信号线和/或电力线可以设置在与形成像素电路PXC的每个电路元件中的一个电极的层相同的层上。例如，用于供应第二电源VSS的第二电力线PL2可以设置在与晶体管T的栅电极GE的层相同的层上，并且可以通过至少一个桥接图案(未示出)和/或接触孔(例如，图7至图20的第二接触孔CH2)电连接到设置在钝化层PSV上方的光源单元LSU的第二电极ELT2和/或第二连接电极CNL2。然而，第二电力线PL2等的结构和/或位置可以以各种方式改变。

在实施例中，显示元件层DPL可以包括每个像素PXL的光源单元LSU。例如，显示元件层DPL可以包括至少一对第一电极ELT1和第二电极ELT2，以及电连接在第一电极ELT1与第二电极ELT2之间的多个发光元件LD。另外，显示元件层DPL还可以包括例如至少一个导电层和/或绝缘层。

在实施例中，显示元件层DPL可以包括在基体层BSL和/或像素电路层PCL上连续地设置和/或形成的第一分隔壁PW1和第二分隔壁PW2、第一电极ELT1和第二电极ELT2、第一绝缘层INS1、发光元件LD、第二绝缘层INS2、第一导电图案CP1和/或第二导电图案CP2、第一接触电极CNE1和第二接触电极CNE2以及第三绝缘层INS3。第一导电图案CP1和/或第二导电图案CP2的位置可以根据实施例以各种方式改变。例如，在实施例中，第一导电图案CP1和/或第二导电图案CP2可以分别设置在第一接触电极CNE1或第二接触电极CNE2下方。在实施例中，第一导电图案CP1和/或第二导电图案CP2可以分别设置在第一接触电极CNE1或第二接触电极CNE2上方。

第一分隔壁PW1和第二分隔壁PW2可以在每个发射区域EMA中设置在彼此间隔开的位置处。第一分隔壁PW1和第二分隔壁PW2可以沿高度方向从基体层BSL和/或像素电路层PCL突出。在实施例中，第一分隔壁PW1和第二分隔壁PW2可以具有基本相同的高度，但是本公开不限于此。

在实施例中，第一分隔壁PW1可以设置在基体层BSL和/或像素电路层PCL与第一电极ELT1之间。第一分隔壁PW1可以设置为与发光元件LD的第一端EP1相邻。例如，第一分隔壁PW1的一个侧表面可以定位为与发光元件LD的第一端EP1相邻并且设置为面对第一端EP1。

在实施例中，第二分隔壁PW2可以设置在基体层BSL和/或像素电路层PCL与第二电极ELT2之间。第二分隔壁PW2可以设置为与发光元件LD的第二端EP2相邻。例如，第二分隔壁PW2的一个侧表面可以定位为与发光元件LD的第二端EP2相邻并且设置为面对第二端EP2。

在实施例中，第一分隔壁PW1和第二分隔壁PW2中的每个可以具有各种形状。作为示例，第一分隔壁PW1和第二分隔壁PW2中的每个可以具有宽度从其底部到顶部减小的梯形剖面。在这种情况下，第一分隔壁PW1和第二分隔壁PW2中的每个可以在至少一侧上具有倾斜表面。在实施例中，第一分隔壁PW1和第二分隔壁PW2中的每个可以具有宽度从其底部到顶部减小的半圆形或半椭圆形的剖面。在这种情况下，第一分隔壁PW1和第二分隔壁PW2中的每个可以在至少一侧上具有弯曲表面。换言之，第一分隔壁PW1和第二分隔壁PW2中的每个的形状可以以各种方式改变，而没有具体限制。在实施例中，第一分隔壁PW1和第二分隔壁PW2中的至少一个可以省略或改变位置。

第一分隔壁PW1和第二分隔壁PW2中的每个可以包括具有至少一种无机材料和/或有机材料的绝缘材料。例如，第一分隔壁PW1和第二分隔壁PW2可以包括包含各种已知的无机绝缘材料(诸如氮化硅(SiN

在实施例中，第一分隔壁PW1和第二分隔壁PW2中的每个可以用作反射件。例如，第一分隔壁PW1和第二分隔壁PW2以及设置在第一分隔壁PW1和第二分隔壁PW2上的第一电极ELT1和第二电极ELT2可以用作沿期望的方向引导从每个发光元件LD发射的光的反射件，从而提高像素PXL的光效率。

第一电极ELT1和第二电极ELT2可以分别设置在第一分隔壁PW1和第二分隔壁PW2上方。第一电极ELT1和第二电极ELT2可以在每个发射区域EMA中设置在彼此间隔开的位置处。

在实施例中，分别设置在第一分隔壁PW1和第二分隔壁PW2上方的第一电极ELT1和第二电极ELT2可以具有与第一分隔壁PW1和第二分隔壁PW2的相应形状对应的形状。例如，第一电极ELT1和第二电极ELT2可以分别具有与第一分隔壁PW1和第二分隔壁PW2对应的倾斜表面或弯曲表面，并且沿基体层BSL的高度方向突出。

第一电极ELT1和第二电极ELT2中的每个可以包括至少一种导电材料。例如，第一电极ELT1和第二电极ELT2中的每个可以包括各种金属材料(包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)、铜(Cu)等或其合金)中的至少一种金属、导电氧化物(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化锑锌(AZO)、氧化铟锡锌(ITZO)、氧化锌(ZnO)、氧化锡(SnO

第一电极ELT1和第二电极ELT2中的每个可以具有单层或多层结构。例如，第一电极ELT1和第二电极ELT2中的每个可以包括至少一个反射电极层。第一电极ELT1和第二电极ELT2中的每个还可以选择性地包括设置在反射电极层上方和/或下方的至少一个透明电极层和覆盖反射电极层和/或透明电极层的上部的至少一个导电盖层中的至少一个。

在实施例中，第一电极ELT1和第二电极ELT2中的每个的反射电极层可以由具有均匀的反射率的导电材料形成。例如，反射电极层可以包括各种金属材料(包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)、铜(Cu)等或其合金)中的至少一种，但是本公开不限于此。换言之，反射电极层可以由各种反射导电材料形成。包括反射电极层的第一电极ELT1和第二电极ELT2中的每个可以使从发光元件LD中的每个的相对端(即，第一端EP1和第二端EP2)发射的光能够沿显示图像所沿的方向(例如，沿正面方向)行进。具体地，如果第一电极ELT1和第二电极ELT2分别具有与第一分隔壁PW1和第二分隔壁PW2的形状对应的倾斜或弯曲表面，并且分别设置为面对发光元件LD的第一端EP1和第二端EP2，则从每个发光元件LD的第一端EP1和第二端EP2发射的光可以被第一电极ELT1和第二电极ELT2反射，因此更可靠地沿显示面板PNL的正面方向行进(例如，沿显示面板PNL的向上方向行进)。由此，可以提高从发光元件LD发射的光的效率。

此外，第一电极ELT1和第二电极ELT2中的每个的透明电极层可以由各种透明电极材料形成。例如，透明电极层可以包括ITO、IZO或ITZO，但是本公开不限于此。在实施例中，第一电极ELT1和第二电极ELT2中的每个可以具有具备ITO/Ag/ITO的堆叠结构的三层结构。如此，如果第一电极ELT1和第二电极ELT2均由双层或更多层的多层结构形成，则可以使由于信号延迟(RC延迟)引起的电压降最小化。因此，可以将期望的电压有效地传输到发光元件LD。

另外，如果第一电极ELT1和第二电极ELT2中的每个包括覆盖反射电极层和/或透明电极层的导电盖层，则能够防止第一电极ELT1和第二电极ELT2的反射电极层由于在像素PXL的制造工艺中引起的缺陷而损坏。然而，导电盖层可以选择性地包括在第一电极ELT1和第二电极ELT2中，并且可以根据实施例而被省略。此外，导电盖层可以被认为是第一电极ELT1和第二电极ELT2中的每个的组件，或者被认为是设置在第一电极ELT1和第二电极ELT2上的单独的组件。

第一绝缘层INS1可以设置在第一电极ELT1和第二电极ELT2中的每个的一个区域上。例如，第一绝缘层INS1可以形成为覆盖第一电极ELT1和第二电极ELT2中的每个的一个区域，并且可以包括使第一电极ELT1和第二电极ELT2中的每个的另一区域暴露的开口(例如，第一接触件CNT1和第二接触件CNT2中的每个)。

在实施例中，第一绝缘层INS1可以首先形成为覆盖第一电极ELT1和第二电极ELT2的整个表面。在将发光元件LD供应在第一绝缘层INS1上并且在第一绝缘层INS1上对准之后，可以使第一绝缘层INS1部分地形成开口以分别在第一接触件CNT1和第二接触件CNT2中使第一电极ELT1和第二电极ELT2暴露。在实施例中，可以在已经完成发光元件LD的供应和对准之后，以部分地设置在发光元件LD下方的单独图案的形式使第一绝缘层INS1图案化。

换言之，第一绝缘层INS1可以介于第一电极ELT1和第二电极ELT2与发光元件LD之间，并且可以使第一电极ELT1和第二电极ELT2中的每个的至少一个区域暴露。在形成第一电极ELT1和第二电极ELT2之后，可以形成第一绝缘层INS1以覆盖第一电极ELT1和第二电极ELT2，从而可以防止第一电极ELT1和第二电极ELT2被损坏或者防止金属在后续工艺中沉淀。此外，第一绝缘层INS1可以稳定地支撑每个发光元件LD。

多个发光元件LD可以被供应到其中形成有第一绝缘层INS1的每个发射区域EMA并且在每个发射区域EMA中对准。例如，可以通过喷墨方法等将多个发光元件LD供应到每个发射区域EMA，并且可以通过施加到第一电极ELT1和第二电极ELT2的预定的对准电压(或对准信号)使发光元件LD在第一电极ELT1和第二电极ELT2之间对准。

第二绝缘层INS2可以设置于在第一电极ELT1与第二电极ELT2之间对准的发光元件LD上方，并且可以使发光元件LD的第一端EP1和第二端EP2暴露。例如，第二绝缘层INS2可以仅部分地设置在发光元件LD的一个区域上方，而不覆盖发光元件LD的第一端EP1和第二端EP2。第二绝缘层INS2可以在每个发射区域EMA中以独立的图案形成，然而，本公开不限于此。

在已经完成发光元件LD的对准之后，在发光元件LD上形成第二绝缘层INS2，从而可以防止发光元件LD从对准位置被移除。如果在形成第二绝缘层INS2之前在第一绝缘层INS1与发光元件LD之间存在空间，则可以在形成第二绝缘层INS2的工艺期间用第二绝缘层INS2填充该空间。因此，可以更稳定地支撑发光元件LD。

在实施例中，第一导电图案CP1和/或第二导电图案CP2可以形成在发光元件LD中的至少一个(例如，多个第一发光元件LD1的至少一端)上。第一导电图案CP1和/或第二导电图案CP2可以将每个第一发光元件LD1的第一端EP1和/或第二端EP2电连接到第一接触电极CNE1和/或第二接触电极CNE2。

在实施例中，第一接触电极CNE1和第二接触电极CNE2可以设置在同一层上。在这种情况下，尽管第一接触电极CNE1和第二接触电极CNE2使用相同的导电材料通过同一工艺形成，但是本公开不限于此。

在实施例中，第一接触电极CNE1和第二接触电极CNE2可以设置在不同的层上。在这种情况下，第一接触电极CNE1和第二接触电极CNE2可以使用相同的导电材料或不同的导电材料通过不同的工艺形成。在第一接触电极CNE1和第二接触电极CNE2设置在不同层上的情况下，还可以在设置在下层上的接触电极上形成至少一个绝缘层。

第一接触电极CNE1和第二接触电极CNE2可以分别将发光元件LD的第一端EP1和第二端EP2电连接到第一电极ELT1和第二电极ELT2。在实施例中，第一接触电极CNE1和第二接触电极CNE2可以分别通过第一接触件CNT1和第二接触件CNT2与第一电极ELT1和第二电极ELT2接触，并且可以电连接到第一电极ELT1和第二电极ELT2。

例如，第一接触电极CNE1可以在第一电极ELT1的未被第一绝缘层INS1覆盖的一个区域(例如，第一接触件CNT1)上方与第一电极ELT1接触，使得第一接触电极CNE1可以电连接到第一电极ELT1。同样地，第二接触电极CNE2可以在第二电极ELT2的未被第一绝缘层INS1覆盖的一个区域(例如，第二接触件CNT2)上方与第二电极ELT2接触，使得第二接触电极CNE2可以电连接到第二电极ELT2。然而，本公开不限于此，并且第一接触电极CNE1和第二接触电极CNE2与第一电极ELT1和第二电极ELT2之间的连接结构可以以各种方式改变。

在实施例中，第一接触电极CNE1和第二接触电极CNE2中的任意一个接触电极可以经由对应的导电图案CP连接到第一发光元件LD1的第一端EP1或第二端EP2。另一接触电极可以直接连接到第二发光元件LD2的第一端EP1或第二端EP2。在实施例中，第一接触电极CNE1和第二接触电极CNE2二者可以经由第一导电图案CP1和第二导电图案CP2分别连接到第一发光元件LD1的第一端EP1和第二端EP2。

第三绝缘层INS3可以设置在第一接触电极CNE1和第二接触电极CNE2上。第三绝缘层INS3可以形成和/或设置在基体层BSL的其上形成有第一分隔壁PW1和第二分隔壁PW2、第一电极ELT1和第二电极ELT2、发光元件LD以及第一接触电极CNE1和第二接触电极CNE2的一个表面上，使得第三绝缘层INS3可以覆盖第一分隔壁PW1和第二分隔壁PW2、第一电极ELT1和第二电极ELT2、发光元件LD以及第一接触电极CNE1和第二接触电极CNE2。第三绝缘层INS3可以包括至少一个无机层和/或有机层。

在实施例中，第三绝缘层INS3可以包括具有多层结构的薄膜封装层，但是本公开不限于此。在一些实施例中，还可以在第三绝缘层INS3上方设置至少一个涂覆层、封装基底等。

在实施例中，第一绝缘层至第三绝缘层INS1、INS2和INS3中的每个可以具有单层或多层结构，并且包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第一绝缘层至第三绝缘层INS1、INS2和INS3中的每个可以包括各种种类的公知的有机/无机绝缘材料(包括氮化硅(SiN

图23至图25各自是示出根据本公开的实施例的像素PXL的剖视图，例如，示出了与图19的线I-I'对应的像素PXL的剖面的不同实施例。在图23至图25的实施例的描述中，同样的附图标记将用于指定与先前实施例的组件类似或等同的组件，并且将省略其详细说明。

参照图23，可以省略在图22a和图22b的实施例中公开的第一绝缘层INS1。在这种情况下，每个发光元件LD可以在第一电极ELT1与第二电极ELT2之间设置在钝化层PSV上。

参照图24，可以省略在图22a和图22b的实施例中公开的第二绝缘层INS2。在实施例中，在第一绝缘层INS1与发光元件LD之间存在空间的情况下，在形成第三绝缘层INS3的工艺期间，可以用第三绝缘层INS3填充该空间。

参照图25，每个第一导电图案CP1可以设置在与其对应的第一接触电极CNE1上方。在实施例中，在每个像素PXL还包括上述第二导电图案CP2的情况下，第二导电图案CP2可以设置在与其对应的第二接触电极CNE2上。

图26是示出根据本公开实施例的像素PXL的剖视图，例如，示出了包括具有核-壳结构的发光元件LD的像素PXL的剖面的实施例。图27是图26的区域EA1的放大图。在图26和图27的实施例的描述中，同样的附图标记将用于指定与先前实施例的组件类似或等同的组件，并且将省略其详细说明。

参照图26和图27，每个发光元件LD可以在第一电极ELT1与第二电极ELT2之间沿纵向方向水平地设置，并且可以电连接到第一电极ELT1和第二电极ELT2。在实施例中，可以部分地去除设置在每个发光元件LD的表面上的绝缘膜INF，以使第一导电类型半导体层11和电极层14中的每个的一个区域暴露。例如，可以通过在第一发光元件LD1的第一端EP1上部分地去除绝缘膜INF来使电极层14的一个区域14a暴露，使得电极层14可以通过该一个区域14a电连接到第一导电图案CP1。可以通过在第一发光元件LD1的第二端EP2上部分地去除绝缘膜INF来使第一导电类型半导体层11的一个区域11a暴露，使得第一导电类型半导体层11可以通过该一个区域11a电连接到第二接触电极CNE2。

图28是示出根据本公开实施例的显示装置的剖视图，例如，示出了针对设置在显示面板PNL的每个单元区域UA中的像素单元PXU的剖面的实施例。由于已经在前述实施例中详细描述了用于形成像素单元PXU的每个像素PXL的结构，因此图28仅示意性地示出了以每一个第一发光元件LD1为中心的每个像素PXL的结构。在图28的实施例的描述中，同样的附图标记将用于指定与先前实施例的组件类似或等同的组件，并且将省略其详细说明。

参照图28，还可以在基体层BSL和/或像素电路层PCL上方设置堤BNK。在实施例中，堤BNK可以设置在其中分别设置有第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3的第一颜色像素区域PXA1、第二颜色像素PXA2和第三颜色像素区域PXA3的边界区域中，使得每个像素PXL的发射区域EMA被堤BNK包围。堤BNK也可以设置在显示区域DA的边缘上，以包围其中设置有像素PXL的显示区域DA。

堤BNK可以是限定每个像素PXL的发射区域EMA的结构，例如，可以是像素限定层。堤BNK可以包括至少一种遮光和/或反射材料，从而防止相邻像素PXL之间发生漏光。在实施例中，未示出的反射层可以形成在堤BNK的表面(例如，侧壁)上，以提高像素PXL的光效率。

在实施例中，封装基底ENC(也称为“滤色器基底”)可以设置在其上设置有像素PXL的基体层BSL的一个表面上。至少一种光转换层可以设置在封装基底ENC的面对发光元件LD的一个表面上。例如，第一光转换层LCP1可以设置在第一颜色像素PXL1上方，第二光转换层LCP2可以设置在第二颜色像素PXL2上方，并且第三光转换层LCP3可以设置在第三颜色像素PXL3上方。在下文中，术语“光转换层LCP”或“多个光转换层LCP”将用于指定第一光转换层LCP1、第二光转换层LCP2和第三光转换层LCP3中的任意一个光转换层，或者综合地指定两种或更多种光转换层。

第一光转换层LCP1、第二光转换层LCP2和第三光转换层LCP3中的至少一些可以包括对应于预定颜色的颜色转换层和/或滤色器层。例如，第一光转换层LCP1可以包括第一颜色转换层CCL1和第一滤色器层CF1，第一颜色转换层CCL1包括对应于第一颜色的第一颜色转换颗粒，第一滤色器层CF1被构造为允许第一颜色的光选择性地通过。同样地，第二光转换层LCP2可以包括第二颜色转换层CCL2和第二滤色器层CF2，第二颜色转换层CCL2包括对应于第二颜色的第二颜色转换颗粒，第二滤色器层CF2被构造为允许第二颜色的光选择性地通过。第三光转换层LCP3可以包括光散射层LSL和第三滤色器层CF3中的至少一个，光散射层LSL包括光散射颗粒SCT，第三滤色器层CF3被构造为允许第三颜色的光选择性地通过。在下文中，术语“颜色转换层CCL”或“多个颜色转换层CCL”将用于指定第一颜色转换层CCL1和第二颜色转换层CCL2中的任意的颜色转换层，或者综合地指定两种或更多种颜色转换层。同样地，术语“滤色器层CF”或“多个滤色器层CF”将用于指定第一滤色器层CF1、第二滤色器层CF2和第三滤色器层CF3中的任意的滤色器层，或综合地指定两种或更多种滤色器层。

在实施例中，第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3可以包括被构造为发射相同颜色的光的发光元件LD。例如，第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3可以包括被构造为发射第三颜色的光(例如，具有范围大约从400nm至大约500nm的波段的蓝色光)的蓝色发光元件。包括至少一种颜色转换颗粒的颜色转换层CCL可以设置在第一颜色像素PXL1、第二颜色像素PXL2和第三像素PXL3中的至少一些像素上。因此，根据本公开的实施例的显示装置可以显示全色图像。

第一颜色转换层CCL1可以设置在封装基底ENC的一个表面上以面对第一颜色像素PXL1，并且包括被构造为将从第一颜色像素PXL1的发光元件LD发射的颜色的光(例如，第三颜色的光)转换为第一颜色的光的第一颜色转换颗粒。例如，在第一颜色像素PXL1的发光元件LD是被构造为发射蓝色光的蓝色发光元件并且第一颜色像素PXL1是红色像素的情况下，第一颜色转换层CCL1可以包括将从蓝色发光元件发射的蓝色光转换为红色光的红色量子点QDr。

在实施例中，第一颜色转换层CCL1可以包括分布在诸如透明树脂的预定基体材料中的多个红色量子点QDr。红色量子点QDr可以吸收蓝色光并且根据能量跃迁使光的波长移位，从而发射具有范围从620nm至780nm的波段的红色光。在第一颜色像素PXL1是具有其他颜色的像素中的一种的情况下，第一颜色转换层CCL1可以包括与第一颜色像素PXL1的颜色对应的第一量子点。

第一滤色器层CF1可以设置在第一颜色转换层CCL1与封装基底ENC之间并且包括允许由第一颜色转换层CCL1转换的第一颜色光选择性地穿过的滤色器材料。例如，在第一颜色转换层CCL1包括红色量子点QDr的情况下，第一滤色器层CF1可以是被构造为允许红色光选择性地穿过的红色滤色器。

在实施例中，第二颜色转换层CCL2可以设置在封装基底ENC的一个表面上以面对第二颜色像素PXL2，并且包括将从第二颜色像素PXL2的发光元件LD发射的颜色的光转换为第二颜色光的第二颜色转换颗粒。例如，在第二颜色像素PXL2的发光元件LD是被构造为发射蓝色光的蓝色发光元件并且第二颜色像素PXL2是绿色像素的情况下，第二颜色转换层CCL2可以包括将从发光元件LD发射的蓝色光转换为绿色光的绿色量子点QDg。例如，第二颜色转换层CCL2可以包括分布在诸如透明树脂的预定基体材料中的多个绿色量子点QDg。绿色量子点QDg可以吸收蓝色光并且根据能量跃迁使光的波长移位，从而发射具有范围从500nm至570nm的波段的绿色光。在第二颜色像素PXL2是具有其他颜色的像素中的一种的情况下，第二颜色转换层CCL2可以包括与第二颜色像素PXL2的颜色对应的第二量子点。

第一量子点和第二量子点(例如，红色量子点QDg和绿色量子点QDr)中的每个可以从II-IV族化合物、IV-VI族化合物、IV族元素、IV族化合物及其组合之中选择。

II-VI族化合物可以选自于由以下组成的组：选自于由CdSe、CdTe、ZnS、ZnSe、ZnTe、ZnO、HgS、HgSe、HgTe、MgSe、MgS及其混合物组成的组的二元化合物；选自于由CdSeS、CdSeTe、CdSTe、ZnSeS、ZnSeTe、ZnSTe、HgSeS、HgSeTe、HgSTe、CdZnS、CdZnSe、CdZnTe、CdHgS、CdHgSe、CdHgTe、HgZnS、HgZnSe、HgZnTe、MgZnSe、MgZnS及其混合物组成的组的三元化合物；以及选自于由HgZnTeS、CdZnSeS、CdZnSeTe、CdZnSTe、CdHgSeS、CdHgSeTe、CdHgSTe、HgZnSeS、HgZnSeTe、HgZnSTe及其混合物组成的组的四元化合物。

III-V族化合物可以选自于由以下组成的组：选自于由GaN、GaP、GaAs、GaSb、AlN、AlP、AlAs、AlSb、InN、InP、InAs、InSb及其混合物组成的组的二元化合物；选自于由GaNP、GaNAs、GaNSb、GaPAs、GaPSb、AlNP、AlNAs、AlNSb、AlPAs、AlPSb、InNP、InNAs、InNSb、InPAs、InPSb、GaAlNP及其混合物组成的组的三元化合物；以及选自于由GaAlNAs、GaAlNSb、GaAlPAs、GaAlPSb、GaInNP、GaInNAs、GaInNSb、GaInPAs、GaInPSb、InAlNP、InAlNAs、InAlNSb、InAlPAs、InAlPSb及其混合物组成的组的四元化合物。

IV-VI族化合物可以选自于由以下组成的组：选自于由SnS、SnSe、SnTe、PbS、PbSe、PbTe及其混合物组成的组的二元化合物；选自于由SnSeS、SnSeTe、SnSTe、PbSeS、PbSeTe、PbSTe、SnPbS、SnPbSe、SnPbTe及其混合物组成的组的三元化合物；以及选自于由SnPbSSe、SnPbSeTe、SnPbSTe及其混合物组成的组的四元化合物。IV族元素可以选自于由Si、Ge及其混合物组成的组。IV族化合物可以是选自于由SiC、SiGe及其混合物组成的组的二元化合物。

第一量子点和第二量子点可以具有约45nm或更小的发射波长光谱的半峰全宽(FWHM)，并且通过第一量子点和第二量子点发射的光可以沿所有方向发射。因此，可以增强显示装置的视角。

第一量子点和第二量子点中的每个可以是纳米颗粒、纳米管、纳米线、纳米纤维、具有球形形状、金字塔形形状、多臂形状或立方体形状的平面纳米颗粒的形式，但不限于此。换言之，第一量子点和第二量子点的形状可以以各种方式改变。

在本公开的实施例中，当在可见光区域中具有相对短波长的蓝色光入射到红色量子点QDr和绿色量子点QDg中的每个上时，可以增大红色量子点QDr和绿色量子点QDg的吸收系数。由此，最终，可以提高从第一颜色像素PXL1和第二颜色像素PXL2发射的光的效率，并且可以确保令人满意的颜色再现性。此外，由于使用相同颜色的发光元件LD来形成第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3的光源单元LSU，因此可以提高制造显示装置的效率。

第二滤色器层CF2可以设置在第二颜色转换层CCL2与封装基底ENC之间并且包括允许由第二颜色转换层CCL2转换的第二颜色的光选择性地穿过的滤色器材料。例如，在第二颜色转换层CCL2包括绿色量子点QDg的情况下，第二滤色器层CF2可以包括被构造为允许绿色光选择性地通过的绿色滤色器。

在实施例中，光散射层LSL可以设置在封装基底ENC的一个表面上以面对第三颜色像素PXL3。例如，光散射层LSL可以设置在第三颜色像素PXL3与第三滤色器层CF3之间。

在实施例中，当第三颜色像素PXL3的发光元件LD是被构造为发射蓝色光的蓝色发光元件并且第三颜色像素PXL3是蓝色像素时，可以选择性地设置光散射层LSL以有效地利用从发光元件LD3发射的光。光散射层LSL可以包括至少一种光散射颗粒SCT。例如，光散射层LSL可以包括诸如二氧化钛(TiO

在实施例中，第三滤色器层CF3可以设置在封装基底ENC的一个表面上以面对第三颜色像素PXL3，并且包括允许从第三颜色像素PXL3的发光元件LD发射的颜色的光选择性地穿过的滤色器材料。例如，在发光元件LD是被构造为发射蓝色光的蓝色发光元件的情况下，第三滤色器层CF3可以是被构造为允许蓝色光选择性地通过的蓝色滤色器。

在实施例中，黑矩阵BM可以设置在滤色器层CF之间。例如，黑矩阵BM可以设置在封装基底ENC上以面对基体层BSL上的堤BNK。

在前述实施例中，可以利用相同颜色的发光元件容易地制造每个像素PXL和包括该像素的显示装置。由于颜色转换层CCL设置在像素PXL中的至少一些上，因此可以制造全色像素单元PXU和包括该全色像素单元PXU的显示装置。

图29和图30是各自示出根据本公开的实施例的制造包括像素PXL的显示装置的方法的流程图。在下文中，将结合上述实施例参照图29至图30来描述根据本公开的实施例的制造包括像素PXL的显示装置的方法。

首先，在基体层BSL上形成第一分隔壁PW1和第二分隔壁PW2。例如，可以在限定在基体层BSL上的每个像素PXL的发射区域EMA中在彼此间隔开的位置处形成第一分隔壁PW1和第二分隔壁PW2。

可以选择性地形成第一分隔壁PW1和第二分隔壁PW2。在一些实施例中，将省略形成第一分隔壁PW1和/或第二分隔壁PW2的步骤。在一些实施例中，可以在形成第一分隔壁PW1和第二分隔壁PW2之前在基体层BSL上形成像素电路层PCL。在这种情况下，可以在基体层BSL的其上形成有像素电路层PCL的一个表面上形成第一分隔壁PW1和第二分隔壁PW2。

接下来，在其上选择性地形成有第一分隔壁PW1和第二分隔壁PW2的基体层BSL上形成第一电极ELT1和第二电极ELT2。例如，可以在第一分隔壁PW1和第二分隔壁PW2上在彼此间隔开的位置处分别形成第一电极ELT1和第二电极ELT2。在实施例中，在形成第一电极ELT1和第二电极ELT2的步骤中，可以将第一连接电极CNL1和第二连接电极CNL2分别形成为一体地连接到第一电极ELT1和第二电极ELT2。

接下来，在其上形成有第一电极ELT1和第二电极ELT2的基体层BSL上形成第一绝缘层INS1。例如，可以在基体层BSL上形成第一绝缘层INS1以至少覆盖第一电极ELT1和第二电极ELT2。稍后可以部分地去除第一绝缘层INS1，以使第一电极ELT1的一个区域和第二电极ELT2的一个区域暴露。可以根据实施例选择性地形成第一绝缘层INS1。在一些实施例中，可以省略形成第一绝缘层INS1的步骤。

接下来，将多个发光元件LD供应到其上形成有第一绝缘层INS1的基体层BSL上。在第一电极ELT1与第二电极ELT2之间使发光元件LD对准。例如，可以通过喷墨打印方案等将多个发光元件LD供应到每个像素PXL的发射区域EMA，并且将预定的对准电压施加到第一电极ELT1和第二电极ELT2，由此可以使发光元件LD对准。

接下来，在发光元件LD在其上对准的基体层BSL上形成第二绝缘层INS2。例如，在基体层BSL上形成第二绝缘层INS2以覆盖第一电极ELT1和第二电极ELT2以及发光元件LD之后，可以蚀刻第一绝缘层INS1和第二绝缘层INS2，以使第一电极ELT1和第二电极ELT2的相应的对应区域(例如，第一接触件CNT1和第二接触件CNT2)以及发光元件LD的第一端EP1和第二端EP2暴露。在实施例中，可以同时地或顺序地蚀刻第一绝缘层INS1和第二绝缘层INS2。也可以以与第一绝缘层INS1的方式相同的方式选择性地形成第二绝缘层INS2。在一些实施例中，可以省略形成第二绝缘层INS2的步骤。

接下来，可以在其上设置有第一电极ELT1和第二电极ELT2、发光元件LD等的基体层BSL上形成至少一个导电图案CP。例如，可以在设置在每个像素PXL的发射区域EMA中的发光元件LD中的至少一个第一发光元件LD(例如，多个第一发光元件LD)的第一端EP1和第二端EP2的至少一端上形成第一导电图案CP1和/或第二导电图案CP2。在实施例中，每个第一导电图案CP1可以形成在任意一个第一发光元件LD1的第一端EP1上并且与第一端EP1电连接。同样地，每个第二导电图案CP2可以形成在任意一个第一发光元件LD1的第二端EP2上并且与第二端EP2电连接。

接下来，在其上设置有第一电极ELT1和第二电极ELT2、发光元件LD和导电图案CP等的基体层BSL上形成将分别电连接到第一电极ELT1和第二电极ELT2的第一接触电极CNE1和第二接触电极CNE2。第一接触电极CNE1和第二接触电极CNE2可以分别将发光元件LD的第一端EP1和第二端EP2电连接到第一电极ELT1和第二电极ELT2。在实施例中，可以同时地或顺序地形成第一接触电极CNE1和第二接触电极CNE2。

在实施例中，第一接触电极CNE1和/或第二接触电极CNE2可以分别通过至少一个第一导电图案CP1和/或第二导电图案CP2电连接到至少一个第一发光元件LD1的第一端EP1和/或第二端EP2。例如，第一接触电极CNE1可以通过至少一个第一导电图案CP1电连接到至少一个第一发光元件LD1的第一端EP1，从而将第一端EP1电连接到第一电极ELT1。第二接触电极CNE2可以电连接在至少一个第一发光元件LD1的第二端EP2与第二电极ELT2之间。例如，第二接触电极CNE2可以通过至少一个第二导电图案CP2或者在没有至少一个第二导电图案CP2的情况下电连接在至少一个第一发光元件LD1的第二端EP2与第二电极ELT2之间。

在实施例中，形成导电图案CP的步骤和形成第一接触电极CNE1和第二接触电极CNE2的步骤可以形成将包括至少一个第一发光元件LD1的多个发光元件LD的第一端EP1和第二端EP2分别电连接到第一电极ELT1和第二电极ELT2的步骤。如图29和图30中所示，可以顺序地执行形成导电图案的步骤ST600或ST700以及形成第一接触电极和第二接触电极的步骤ST700或ST600，并且可以改变它们的顺序。例如，在实施例中，在已经形成导电图案CP之后，可以形成第一接触电极CNE1和第二接触电极CNE2。在实施例中，在已经形成第一接触电极CNE1和第二接触电极CNE2之后，可以形成导电图案CP。

接下来，在其上形成有第一电极ELT1和第二电极ELT2、发光元件LD、导电图案CP以及第一接触电极CNE1和第二接触电极CNE2等的基体层BSL上形成第三绝缘层INS3。由此，可以可靠地保护其上设置有发光元件LD的显示元件层DPL。

如果在至少一个像素PXL中发生由短路缺陷引起的像素缺陷，则还可以执行校正像素缺陷的步骤。例如，在至少一个第一发光元件LD1中发生短路缺陷的情况下，可以通过向连接到第一发光元件LD1的第一端EP1和/或第二端EP2的第一导电图案CP1和/或第二导电图案CP2施加激光束或电压来使第一导电图案CP1和/或第二导电图案CP2断开。因此，可以选择性地中断通过第一发光元件LD1的漏电流路径，从而可以有效地校正像素缺陷。

虽然通过详细的实施例描述了本公开的范围，但是应当注意的是，上述实施例仅仅是描述性的，而不应被认为是限制性的。本领域技术人员应当理解的是，在不脱离如由权利要求限定的公开的范围的情况下，可以在这里做出各种改变、替代和变更。

本公开的范围不受本公开的详细描述的限制，而是应当由所附权利要求及其等同物限定。此外，从权利要求及其等同物的含义和范围导出的本公开的所有改变或修改应被解释为包括在本公开的范围内。