图像传感器器件及其形成方法

技术领域

本发明的实施例涉及图像传感器器件及其形成方法。

背景技术

互补金属氧化物半导体(CMOS)图像传感器被用于各种现代电子器件中，诸如例如相机、平板电脑、智能手机等。CMOS图像传感器可以是前侧照明(FSI)或背侧照明(BSI)的。与FSI CMOS图像传感器相比，BSI CMOS图像传感器具有更好的灵敏度、更好的角度响应和更大的金属布线灵活性。

发明内容

本发明的实施例提供了一种图像传感器器件，包括：半导体衬底，包括前侧和背侧；光电探测器，设置在所述半导体衬底中；传输栅极，设置在所述光电探测器上方，所述传输栅极具有在所述半导体衬底的所述前侧上方延伸的横向部分，并且具有从所述横向部分延伸至所述半导体衬底的所述前侧下方第一深度的垂直部分；栅极电介质，将所述传输栅极的所述横向部分和所述垂直部分与所述半导体衬底分隔开；以及背侧沟槽隔离结构，从所述半导体衬底的所述背侧延伸到所述半导体衬底的所述前侧下方第二深度，所述背侧沟槽隔离结构横向地围绕所述光电探测器和所述传输栅极，并且所述第二深度小于所述第一深度，使得所述背侧沟槽隔离结构的最上部与所述传输栅极的所述垂直部分的最下部具有垂直重叠。

本发明的另一实施例提供了一种形成图像传感器器件的方法，包括：在半导体衬底中形成分别对应于多个像素的多个光电探测器；形成掺杂区域，所述掺杂区域横向围绕像素并且将所述像素的光电探测器与相邻像素的光电探测器分隔开；在相应的像素上方形成传输栅电极，其中，所述像素的传输栅电极包括在所述半导体衬底的前侧上方延伸的横向部分和从所述横向部分延伸至所述半导体衬底的所述前侧下方第一深度的垂直部分；形成背侧沟槽结构，所述背侧沟槽结构延伸到所述半导体衬底的背侧中并且横向围绕所述像素，所述背侧沟槽结构与所述掺杂区域对准并接触，并且未完全延伸穿过所述半导体衬底；以及用电介质填充所述背侧沟槽结构以形成背侧沟槽隔离结构，所述背侧沟槽隔离结构的最上部与所述传输栅电极的所述垂直部分的最下部具有垂直重叠。

本发明的又一实施例提供了一种图像传感器器件，包括：半导体衬底，包括前侧和背侧；掺杂区域，设置在所述半导体衬底中，并且横向围绕所述半导体衬底的像素区域，所述掺杂区域从所述半导体衬底的所述前侧延伸到所述半导体衬底的所述前侧下方第一深度；传输栅极，设置在所述半导体衬底的所述像素区域上方，所述传输栅极具有在所述半导体衬底的所述前侧上方延伸的横向部分以及延伸至所述半导体衬底的所述前侧下方第二深度的垂直部分，其中，栅极电介质将所述传输栅极的所述横向部分和所述垂直部分与所述半导体衬底分隔开；光电探测器，设置在所述像素区域中并且设置在所述半导体衬底中，所述光电探测器包括具有第一掺杂类型的集电极区域，所述集电极区域在所述传输栅极的所述横向部分下方延伸并且设置在所述传输栅极的所述垂直部分的第一侧；浮置扩散区域，设置在所述像素区域中并设置在所述半导体衬底中，所述浮置扩散区域具有第一掺杂类型并且设置在所述传输栅极的所述垂直部分的第二侧，所述浮置扩散区域通过沿着所述传输栅极的所述垂直部分的所述第二侧延伸的沟道区域与所述集电极区域间隔开；以及背侧沟槽隔离结构，从所述半导体衬底的所述背侧延伸到所述半导体衬底的所述前侧下方第三深度，所述背侧沟槽隔离结构横向地围绕所述光电探测器，并且所述第三深度小于所述第一深度，使得所述传输栅极的所述垂直部分的最下部与所述背侧沟槽隔离结构的最上部具有垂直重叠。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1A示出了绝缘体上半导体图像传感器的一些实施例的截面图。

图1B示出了图1A的图像传感器的一些实施例的简化的顶部布局，其中，每个像素包括具有单个垂直栅电极部分的传输晶体管。

图1C示出了图1A的图像传感器的一些其他实施例的简化的顶部布局，其中，每个像素包括具有多个垂直栅电极部分的传输晶体管。

图2A示出了图像传感器的一些更详细的实施例的截面图。

图2B示出了图2A的图像传感器的一些实施例的简化的顶部布局，其中，每个像素包括具有单个垂直栅电极部分的传输晶体管。

图3A示出了图像传感器的一些更详细的实施例的截面图。

图3B示出了图3A的图像传感器的一些实施例的简化的顶部布局。

图4A示出了图像传感器的一些更详细的实施例的截面图，该图像传感器包括在零栅极-源极电压下通常为导通的耗尽型垂直传输栅极晶体管。

图4B和图4C示出了图4A的图像传感器的一些实施例的简化的顶部布局。

图5示出了图像传感器的一些实施例的电路图。

图6示出了图像传感器的一些更详细的实施例的截面图。

图7示出了对应于图6的图像传感器的一些实施例的简化的顶部布局。

图8提供了根据与图6和图7一致的一些实施例的图像传感器的电路图。

图9至图17示出了用于形成图像传感器的方法的一些实施例的一系列截面图。

图18示出了图9至图17的方法的一些实施例的框图。

具体实施方式

以下公开提供了许多用于实现本发明的不同特征的不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。

此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的间距关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间距关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间距关系描述符可以同样地作相应地解释。

CMOS图像传感器用于各种各样的现代电子器件中，诸如例如相机、平板电脑、智能电话等。CMOS图像传感器包括在半导体衬底上以行和列布置的像素的阵列。当入射光入射到像素时，光的强度和/或颜色生成用于相应的像素的相应电信号，并且这些电信号用于构建数字图像。理想情况下，来自每个像素的电信号将精确地仅对应于入射到该像素的光，然而，来自一个像素的一些光可能会通过反射或折射“泄漏”到其他像素，和/或在一个像素处生成的电载波可能穿过衬底“泄漏”到另一像素。这些问题和其他问题可能以各种方式体现出来，并且在一些情况下可以称为串扰、晕光等。

为了限制这些影响，图像传感器包括位于相邻像素之间的背侧隔离结构。一些背侧隔离结构可以从半导体衬底的背侧延伸穿过衬底的整个厚度。虽然这样的隔离结构提供了良好的隔离，但是已经意识到，这样的结构使得所得的图像传感器容易开裂。因此，在本发明的一些方面中，背侧隔离结构从衬底的背侧朝向衬底的前侧延伸，而没有完全延伸穿过衬底(例如，背侧隔离结构仅部分地延伸到半导体衬底中)。此外，在这些实施例中，像素的一个或多个晶体管包括具有垂直部分的栅电极，该垂直部分向下延伸到衬底的前侧。背侧隔离结构与栅电极的垂直部分垂直重叠。该垂直重叠在相邻像素之间提供了合理的良好隔离，并且降低了开裂的风险，使得图像传感器在光电探测器之间可以具有高度的光学和电气隔离，并且可以以高良率制造。

现在同时参考的图1A和图1B示出了图像传感器100的一些实施例。更具体地，图1A示出了图像传感器100的截面图，并且图1B示出了图像传感器100的相应顶视图，如剖面线A-A’所示。应当理解，图1A和图1B是简化图，并且其他未示出的部件通常存在于实际实施方式中。此外，虽然图1B示出了径向设置在中心点周围的四个像素，但在其他实施例中，可以使用其他布置-例如，三个像素、五个像素等可以设置在中心点周围；或者在其他实施例中，像素可能缺少中心点。

图像传感器100包括布置在半导体衬底104中或上的多个像素。在所示示例中，像素102包括以网格状方式布置的第一像素102a、第二像素102b、第三像素102c和第四像素102d，虽然通常可以存在任何数量的像素。因为像素102通常具有彼此相同的部件，而不是分别唤起每个单独像素的每个部件，所以下面的描述将参考第一像素102a，应当理解，第一像素102a的每个所描述的部件适用于其他单独的像素的每个。此外，将理解，虽然每个像素102通常具有彼此相同的部件，但是一个或多个像素(例如，第一像素102a)可以具有可以相对于其他像素(例如，第二像素102b、第三像素102c和第四像素102d)旋转和/或稍微改变的布局，例如为了将像素102一起“平铺”在网格中。

第一像素102a包括第一光电探测器106a。第一光电探测器106a由光电结限定，其中衬底104的第一体区域107a与第一集电极区域110a接触。第一体区域107a和第一集电极区域110a具有相反的掺杂类型，使得光电结可以例如是PN结或其他合适的光电结。例如，第一体区域107a可以是p型，并且第一集电极区域110a可以是n型。第二像素102b、第三像素102c和第四像素102d分别包括第二光电探测器106b、第三光电探测器106c和第四光电探测器106d。它们分别包括第二体区域107b、第三体区域107c和第四体区域107d；以及第二集电极区域110b、第三集电极区域110c和第四集电极区域110d。

第一像素102a还包括设置在第一光电探测器106a上方的第一传输晶体管112a。第一传输晶体管112a包括传输栅电极，该传输栅电极包括在半导体衬底104的前侧104f上方延伸的第一横向部分114a和在半导体衬底104的前侧104f下方延伸至第一深度d

背侧沟槽隔离结构122从半导体衬底104的背侧104b延伸到半导体衬底104的前侧104f下方第二深度d

第二深度d

互连结构124设置在衬底104的前侧104f上方。互连结构124包括堆叠在传输晶体管上方的多条线126、多个接触件128和多个通孔130。线126和/或通孔130可以是或包括相同的材料、铝铜、铝、铜、一些其他合适的导电材料或前述的任意组合。接触件128可以是或包括例如钨、铜、铝铜、一些其他合适的导电材料或前述的任意组合。前侧介电层132围绕衬底104的前侧上的线126、接触件128、通孔130和其他结构。前侧介电层132可以是或包括例如二氧化硅、低k电介质、碳化硅、氮化硅、一些其他合适的电介质或前述的任意组合。

在一些实施例中，像素102配置为检测不同波长的入射光，诸如红光、绿光和蓝光。为了促进这种检测，像素包括滤色器134(例如，第一像素102a上方的第一滤色器134a、第二像素102b上方的第二滤色器134b)和相应的微透镜136(第一像素102a上的第一微透镜136a、第二像素102b上的第二微透镜136b)。各个滤色器134例如根据拜耳滤色器图案过滤不同波长的光，使得像素102检测不同波长的光。因此，例如在操作期间，入射光138入射到第一微透镜136a，被引导穿过第一滤色器134a，在该滤色器134a中过滤入射光138，然后过滤后的光朝着第一像素102a的第一光电探测器106a前进。然后，过滤后的光与第一光电探测器106a相互作用以转换成电信号，该电信号被像素的电路(包括第一传输晶体管112a和互连结构124)处理。因此，像素102可以通过这些电信号共同生成数字图像数据。

因为背侧沟槽隔离结构122与第一传输栅电极的第一垂直部分116a具有垂直重叠d

虽然图1B示出了每个像素包括具有单个垂直栅电极部分的传输晶体管的示例，但是该传输晶体管还可以包括多个垂直栅电极部分。因此，图1C示出了另一个示例，其中每个像素包括具有两个垂直栅电极部分的传输晶体管。例如，第一像素包括第一传输晶体管，该第一传输晶体管包括具有两个第一垂直部分116a的栅电极，两个第一垂直部分116a在第一栅电极的第一横向部分114a下方间隔开。附加垂直栅电极部分的存在可以帮助实现从光电探测器到浮置节点的更快的电荷传输。然而，如先前在图1B中所示的具有单个垂直栅电极部分的实施例在一些情况下可以提供具有较小覆盖区的像素。

参考图2A，提供了图像传感器200的一些更详细的实施例的截面图。图2B提供了与图2A一致的顶视图的示例。图像传感器200可以包括图1A至图1C中的图像传感器100的一些方面(并且反之亦然)；因此，以上关于图1A至图1C所解释的部件将也适用于图2A至图2B的图像传感器200。

如图2A至图2B所示，在一些实施例中，不是具有垂直侧壁122vs的背侧沟槽隔离结构122(也参见图1A)，背侧沟槽隔离结构122可以具有成角度的和/或锥形的侧壁122as，侧壁122as靠近衬底的前侧104f较窄并且靠近衬底的背侧104b较宽。此外，第一传输栅电极的第一垂直部分116a也可以成角度或锥形，使得第一垂直部分116a的最底部具有较窄的侧壁，而第一垂直部分116a的上部具有较宽的侧壁。此外，在一些实施例中，不是直接接触第一滤色器134a的第一体区域107a(如先前在图1A中所示)，背侧沟槽隔离结构122可以具有覆盖衬底的背侧104b的水平部分122h，以将衬底104的第一体区域107a与第一滤色器134a分隔开。因此，在图2A中，背侧沟槽隔离结构122包括垂直段122v和水平部分122h，垂直段122v建立网格状结构以将像素102彼此分隔开，水平部分122h覆盖衬底的背侧104b。

除了以上关于图1A至图1C所解释的部件，图2A至图2B的图像传感器200还包括掺杂区域202，该掺杂区域202包括从衬底的前侧102f延伸到第三深度d

在一些实施例中，背侧沟槽隔离结构122的垂直段122v的每个都具有第一宽度，并且掺杂区域202的垂直段202v每个都具有等于第一宽度的第二宽度，但是第二宽度也可以小于或大于第一宽度。此外，由于形成掺杂区域202和背侧沟槽隔离结构122的方式，掺杂区域202可以延伸，使得其网格状结构的垂直段202v具有与第一轴或平面202a对应的中心轴，并且背侧沟槽隔离结构122可以延伸，使得其网格状结构的垂直段122v具有与第二轴或平面122a对应的中心轴，该第二轴或平面122a与第一轴或平面202a稍微偏移。该偏移可以由在用于制造这些结构的光刻工艺期间发生的小的未对准引起，导致背侧沟槽隔离结构122的侧壁和/或中心轴以及掺杂区域202的侧壁和/或中心轴未对准/偏移。此外，由于形成掺杂区域202和背侧沟槽隔离结构122的方式，掺杂区域202可以具有向下延伸超过背侧沟槽隔离结构122的最上表面的最底表面，使得第三深度d

再次，背侧沟槽隔离结构122和传输栅电极的垂直部分116之间的垂直重叠d

参考图3A，提供了图像传感器300的一些更详细的实施例的截面图，而图3B提供了与图3A一致的顶视图。图像传感器300可以包括图1A至图1C中的图像传感器100的一些方面(并且反之亦然)，和/或图2A至图2B中的图像传感器200的一些方面(并且反之亦然)；因此，以上关于图1A至图1C和/或图2A至图2B所解释的部件也适用于图3A至图3B的图像传感器300。

除了先前讨论的部件之外，图3A至图3B中的传输晶体管还包括设置在传输栅电极的侧壁上的侧壁间隔件312。侧壁间隔件312可以是或包括例如二氧化硅、氮化硅、一些其他合适的电介质或前述的任意组合。

此外，图像传感器300的背侧沟槽隔离结构122由背侧介电衬垫302和背侧介电层304限定。背侧介电衬垫302衬于衬底104的背侧并且将背侧沟槽隔离结构的背侧介电层304与衬底104的体区域107分隔开。背侧介电衬垫302可以例如是或包括高k介电层和/或一些其他合适的电介质。背侧介电层304可以例如是或包括二氧化硅和/或一些其他合适的电介质。背侧介电层304覆盖衬底104的背侧上的背侧介电衬垫302，并且容纳屏蔽件306。

屏蔽件306防止从衬底104的背侧接收的辐射撞击在背侧沟槽隔离结构122上。此外，屏蔽件306的侧壁将从衬底104的背侧接收的辐射向第一、第二、第三和第四光电探测器106a-106d反射以减少串扰并且增强图像传感器的量子效率。屏蔽件306包括独立于背侧沟槽隔离结构122的段并且分别位于背侧沟槽隔离结构122的段下面的多个段。屏蔽件306可以例如是或包括金属和/或一些其他合适的反射材料。

互连结构124包括设置在金属间介电(IMD)层132内的多条线126、多个接触件128、多个通孔130，金属间介电(IMD)层132堆叠在衬底104的前侧上，并且通过多个蚀刻停止层308彼此分隔开。IMD层132和蚀刻停止层308共同限定衬底104的前侧上的前侧介电层。IMD层132可以是或包括例如二氧化硅、低k电介质、一些其他合适的电介质或前述的任意组合。蚀刻停止层308可以是或包括例如氮化硅、碳化硅、一些其他合适的蚀刻停止材料或前述的任意组合。

参考图4A，提供了图像传感器400的一些更详细的实施例的截面图，而图4B提供了与图4A一致的顶视图。图像传感器400可以包括图1A至图1C中的图像传感器100的一些方面(并且反之亦然)，和/或图2A至图2B中的图像传感器200的一些方面(并且反之亦然)，和/或图3A至图3B中的图像传感器300的一些方面(并且反之亦然)；因此，以上关于图1A至图1C和/或图2A至图2B和/或图3A至图3B所解释的部件也适用于图4A至图4B中的图像传感器400。

图4A至图4C共同示出了垂直传输晶体管是耗尽型晶体管的示例。因此，如图4C所示，在栅电极的一些部分下，第一集电极区域110a可以是n型的并且可以在第一浮置节点120a和第一集电极区域110a之间连续地延伸。因此，在不存在正的栅极-源极电压的情况下，传输晶体管“导通”(导通)，并且为了使晶体管关闭，施加栅极-源极电压以耗尽来自栅电极下方的第一集电极区域110a的载流子。从而夹断晶体管并且将第一浮置节点120a与第一集电极区域110a隔离。

参考图5，提供了包括图1A至图1B的图像传感器的一些实施例的电路图500。

如图所示，图5的图像传感器包括一个或多个像素102，像素102具有通过传输晶体管112电连接的一个或多个相应的光电探测器106。光电探测器106累积入射在光电探测器106上的光子的电荷(例如，电子)。传输晶体管112将电荷从光电探测器106选择性地传输到图像传感器。复位晶体管502电连接在电源504和浮置节点之间，以选择性地清除浮置节点处的电荷。源极跟随器晶体管506电连接在电源504和输出508之间，并且由浮置节点120选通，以允许在浮置节点120处观察到电荷而不去除电荷。行选择晶体管510电连接在源极跟随器晶体管506和输出508之间，以选择性地输出与浮置节点120处的电压成比例的电压。

在使用图5的图像传感器期间，像素102暴露于光学图像达预定的积分时间。在这段时间中，像素102通过在光电探测器106的集电极区域(未示出)中累积与光强度成比例的电荷来记录入射在光电探测器106上的光的强度。在预定的积分时间段之后，累积的电荷量为每个光电探测器106读取。在一些实施例中，通过瞬时激活复位晶体管502以清除存储在浮置节点120处的电荷来读取光电探测器106的累积电荷量。此后，激活行选择晶体管510，并且通过在预定的传输周期内激活传输晶体管112，将光电探测器106的累积电荷传输至浮置节点120。在预定的传输周期期间，监测输出508处的电压。在预定的传输周期之后，在输出508处观察到的电压变化与在光电探测器106处记录的光的强度成正比。

现在同时参考的图6和图7示出了图像传感器600的一些实施例。更具体地，图6示出了图像传感器600的截面图，并且图7示出了图像传感器600的相应顶视图，如剖面线A-A’所示。图6和图7与图1A至图1B相似，除了以下区别，图1A至图1B示出了每个像素具有单独的浮置扩散节点的情况，图6至图7示出了每个像素共享单个浮置节点120的情况。在图6至图7中，单个浮置扩散节点120具有下表面，该下表面与单个浮置节点120正下方的垂直段302v的最上表面形成结。

图8提供了根据与图6至图7一致的一些实施例的图像传感器600的电路图800。如图所示，图像传感器600包括分别通过相应的传输晶体管112a-d电连接至浮置节点120的一个或多个光电探测器106a-d。光电探测器106a-d累积入射在光电探测器106a-d上的光子的电荷(例如，电子)。传输晶体管112a-d分别将电荷从光电探测器106a-d选择性地传输到浮置节点120。复位晶体管502电连接在电源504和浮置节点120之间，以选择性地清除浮置节点120处的电荷。源极跟随器晶体管506电连接在电源504和输出508之间，并且由浮置节点120选通，以允许在浮置节点120处观察到电荷而不去除电荷。行选择晶体管510电连接在源极跟随器晶体管506和输出508之间，以选择性地输出与浮置节点120处的电压成比例的电压。

在图像传感器600的使用期间，图像传感器600暴露于光学图像达预定的积分时间。在这段时间中，图像传感器600通过累积与光电探测器106a-d的集电极区域(未示出)中的光强度成比例的电荷来记录入射在光电探测器106a-d上的光的强度。在预定积分时段之后，针对每个光电探测器106a-d读取累积的电荷量。在一些实施例中，通过瞬时激活复位晶体管502以清除存储在浮置节点120处的电荷来读取用于光电探测器的累积电荷的量。此后，激活行选择晶体管510，并且通过激活相应的光电探测器(例如，第一光电探测器106a)的传输晶体管(例如，第一传输晶体管112a)预定的传输周期，将光电探测器(例如，第一光电探测器106a)的累积电荷传输到浮置节点120。在预定的传输周期期间，监测输出508处的电压。随着电荷的传输，输出508的电压变化。在预定的传输周期之后，在输出508处观察到的电压变化与光电探测器处记录的光的强度成比例。然后可以类似地测量入射在其他光电探测器(例如106b-106d)上的光。

参考图9至图17，提供了用于形成图像传感器的方法的一些实施例的一系列截面图900-1700。

如图9的截面图900所示，对衬底104执行一系列选择性掺杂工艺以形成集电极区域110a、110b和掺杂区域202。衬底104包括前侧104f和背侧104b，并且可以是例如体单晶硅衬底、半导体上绝缘体(SOI)衬底或一些其他合适的半导体衬底。

集电极区域110a、110b独立于像素，并且共享与体区域107和掺杂区域202相反的公共掺杂类型。例如，体区域107和掺杂区域202可以具有p型掺杂，并且集电极区域110a、110b可以具有n型掺杂。例如，掺杂区域202可以具有在1e16cm

在一些实施例中，通过选择性离子注入或一些其他合适的选择性掺杂工艺来执行选择性掺杂工艺。例如，可以执行第一选择性离子注入以形成集电极区域110a、110b，并且随后可以执行第二选择性离子注入以形成掺杂区域202。选择性离子注入可以例如包括通过光刻形成光刻胶掩模，在光刻胶掩模位于适当的位置的情况下对衬底104执行离子注入，以及去除光刻胶掩模。

如图10的截面图1000所示，在半导体衬底104的前侧104f上形成沟槽硬掩模1002。沟槽硬掩模1002具有用于形成传输栅电极的沟槽的布局。可以例如通过沉积硬掩模层并且随后将硬掩模层图案化为沟槽硬掩模1002来形成沟槽硬掩模1002。沟槽硬掩模1002可以是或包括例如氮化硅和/或一些其他合适的硬掩模材料。

还通过图10的截面图1000示出，对半导体衬底104的前侧104f执行蚀刻。在沟槽硬掩模1002位于适当位置的情况下执行蚀刻，并且形成独立于像素102并且分别位于像素102处的沟槽1004。在一些实施例中，第一蚀刻形成具有约250-450纳米(nm)、约250-350nm、约350-450nm或一些其他合适值的深度D

如图11的截面图1100所示，在衬底104上形成传输栅极介电层113。传输栅极介电层113可以是或包括例如二氧化硅和/或一些其他合适的电介质。此外，传输栅极介电层113可以例如通过原位蒸汽生成(ISSG)、气相沉积或一些其他合适的生长和/或沉积工艺来形成。

还通过图11的截面图1100示出，在传输栅极介电层113上方形成传输栅极层1102。传输栅极层1102可以例如是或包括掺杂的多晶硅和/或一些其他合适的导电材料。传输栅极层1102可以例如通过气相沉积和/或一些其他合适的沉积工艺形成。

如图12的截面图1200所示，图案化传输栅极层1102(见图11)，以形成独立于像素102a、102b并且分别位于像素102a、102b处的传输栅电极。传输栅电极可以例如具有如图1B和/或图2B和/或3B和/或4A所示的顶部布局。在一些实施例中，用于图案化传输栅极层1102的工艺包括：1)沉积抗反射涂层(ARC)；2)通过光刻/蚀刻工艺图案化ARC和传输栅极层1102；以及3)去除ARC。然而，其他工艺也是可以的。

还由图12的截面图1200示出，在体区域107中形成浮置节点120。浮置节点120可以独立于像素102a、102b并且分别位于像素102a、102b处。浮置节点120可以例如具有如图1B和/或图2B和/或3B和/或4A所示的顶部布局。浮置节点120可以例如通过选择性离子注入和/或一些其他合适的选择性掺杂工艺来形成。选择性离子注入可以例如包括通过光刻形成光刻胶掩模，在光刻胶掩模位于适当位置的情况下执行离子注入以及去除光刻胶掩模。

如图13的截面图1300所示，在传输栅电极上方形成前侧介电层132。前侧介电层132可以例如是或包括二氧化硅、低k电介质和/或一些其他合适的电介质。在一些实施例中，形成前侧介电层132的工艺包括：1)沉积前侧介电层132；以及2)，对前侧介电层132的顶面执行平坦化。如图13的截面图1300进一步所示，在前侧介电层132中和/或上方形成互连结构124。互连结构124包括多条线126、多个接触件128和多个通孔130。

如图14的截面图1400所示，图13的结构垂直翻转并且接合至集成电路(IC)芯片1402。接合可以例如是或包括混合接合或其他合适的接合。IC芯片1402仅部分地示出，但是包括半导体衬底1406和沿着顶面的多条线1404。IC芯片1402的线1404与互连结构124的线126互补，并且提供互连结构124和IC芯片1402之间的电耦合。

如图15的截面图1500所示，在衬底的背侧上形成掩模1502，并且在掩模位于适当位置的情况下执行蚀刻以形成背侧沟槽结构1504。在一些实施例中，蚀刻是干蚀刻，其为背侧沟槽结构提供基本垂直的侧壁，而在其他实施例中，蚀刻具有水平分量，该水平分量使侧壁具有锥形轮廓(例如，在衬底的背侧附近更宽，并且更接近衬底的前侧更窄)。

如图16的截面图1600所示，形成电介质以填充在背侧沟槽结构1504中，从而形成背侧沟槽隔离结构122。在一些实施例中，例如，通过化学气相沉积(CVD)工艺、等离子气相沉积工艺(PVD)或旋涂工艺形成电介质。电介质与掺杂区域202接触以在相邻像素之间提供电和光学隔离。当形成时，电介质的最上部与栅电极的垂直部分的最下部垂直重叠。这种配置有助于限制在衬底104中形成不期望的裂纹的风险，并且在相邻像素之间提供良好的电和光学隔离。

如图17的截面图1700所示，然后在衬底的背侧上形成滤色器134a、134b和微透镜136a、136b。

虽然关于方法描述了图9至图17，应当理解，图9至图17所示的结构不限于该方法，而是可以单独地独立于该方法。此外，虽然将图9至图17描述为一系列动作，应当理解，这些动作不是限制性的，因为在其他实施例中可以改变动作的顺序，并且所公开的方法也适用于其他结构。在其他实施例中，可以完全或部分省略示出和/或描述的一些动作。

参考图18，提供了图9至图17的方法的一些实施例的框图1800。

在1802处，形成与半导体衬底中的像素对应的光电探测器，并且形成横向地围绕光电探测器并且使相邻的光电探测器彼此分隔开的掺杂区域。参见例如图9。

在1804处，在衬底的前侧中形成沟槽。沟槽延伸到光电探测器。参见例如图10。

在1806处，形成栅极电介质和栅电极材料以填充沟槽。图案化栅电极材料以在相应像素上方形成传输栅电极。参见例如图11至图12。

在1808处，在半导体衬底的前侧上方形成互连结构。参见例如图13。

在1810处，将集成芯片接合至互连结构的上表面。参见例如图14。

在1812处，形成背侧沟槽结构以延伸到半导体衬底的背侧。背侧沟槽结构基本上与掺杂区域对准并且接触，并且未完全延伸穿过衬底。参见例如图15。

在1814处，用电介质填充背侧沟槽结构以形成背侧沟槽隔离结构。背侧沟槽隔离结构的最上部与掺杂区域的最下部具有垂直重叠。参见例如图16。

在1816处，在半导体衬底的背侧上形成滤色器和微透镜。参见例如图17。

虽然在此将图18的框图1800示出和描述为一系列动作或事件，但是应当理解，这样的动作或事件的示出顺序不应以限制性的意义来解释。例如，一些动作可以以不同的顺序发生和/或与除了本文示出和/或描述的那些动作或事件之外的其他动作或事件同时发生。此外，可能不需要全部示出的动作来实现本文描述的一个或多个方面或实施例，并且本文描述的一个或多个动作可以在一个或多个单独的动作和/或阶段中执行。

在一些实施例中，本申请针对一种图像传感器器件。光电探测器设置在半导体衬底中，并且传输晶体管设置在光电探测器上方。传输晶体管包括传输栅极，该传输栅极具有在半导体衬底的前侧上方延伸的横向部分和在半导体衬底的前侧下方延伸至第一深度的垂直部分。栅极电介质将横向部分和垂直部分与半导体衬底分隔开。背侧沟槽隔离结构从半导体衬底的背侧延伸到半导体衬底的前侧下方第二深度。背侧沟槽隔离结构横向围绕光电探测器，并且第二深度小于第一深度，使得传输晶体管的垂直部分的最下部与背侧沟槽隔离结构的最上部具有垂直重叠。

在上述图像传感器器件中，其中，所述第一深度与所述第二深度的比率在1.05至2的范围内。

在上述图像传感器器件中，其中，所述第一深度在525nm与1200nm之间，并且所述第二深度在500nm与1000nm之间。

在上述图像传感器器件中，还包括：掺杂区域，从所述半导体衬底的所述前侧延伸到所述第二深度以接触所述背侧沟槽隔离结构的所述最上部。

在上述图像传感器器件中，还包括：掺杂区域，从所述半导体衬底的所述前侧延伸到所述第二深度以接触所述背侧沟槽隔离结构的所述最上部，其中，所述背侧沟槽隔离结构包括垂直隔离段，所述垂直隔离段具有围绕所述垂直隔离段的中心轴的第一宽度，并且所述掺杂区域具有垂直掺杂段，所述垂直掺杂段具有围绕所述垂直掺杂段的中心轴的第二宽度，其中，所述垂直隔离段的中心轴与所述垂直掺杂段的中心轴偏移。

在上述图像传感器器件中，还包括：掺杂区域，从所述半导体衬底的所述前侧延伸到所述第二深度以接触所述背侧沟槽隔离结构的所述最上部，其中，所述背侧沟槽隔离结构包括垂直隔离段，所述垂直隔离段具有围绕所述垂直隔离段的中心轴的第一宽度，并且所述掺杂区域具有垂直掺杂段，所述垂直掺杂段具有围绕所述垂直掺杂段的中心轴的第二宽度，其中，所述垂直隔离段的中心轴与所述垂直掺杂段的中心轴偏移，其中，所述掺杂区域具有向下延伸到所述半导体衬底的所述前侧下方第三深度的最底表面，所述掺杂区域延伸超过所述背侧沟槽隔离结构的最上表面，使得所述第三深度稍微大于所述第二深度，在所述掺杂区域的下部中产生阶梯状部件。

在上述图像传感器器件中，其中，所述背侧沟槽隔离结构包括直接接触所述半导体衬底的介电材料的环形结构。

在上述图像传感器器件中，其中，所述背侧沟槽隔离结构包括直接接触所述半导体衬底的介电材料的环形结构，其中，所述传输栅极包括两个垂直部分，所述两个垂直部分从所述横向部分延伸到所述半导体衬底的所述前侧下方所述第一深度，其中，所述两个垂直部分由所述介电材料的环形结构横向地围绕，并且彼此横向间隔开。

在上述图像传感器器件中，其中，所述背侧沟槽隔离结构包括介电材料的环形结构，所述图像传感器器件还包括：衬垫，将所述介电材料的环形结构与所述半导体衬底分隔开。

在上述图像传感器器件中，其中，所述背侧沟槽隔离结构包括介电材料的环形结构，所述图像传感器器件还包括：衬垫，将所述介电材料的环形结构与所述半导体衬底分隔开，还包括：掺杂区域，从所述半导体衬底的所述前侧延伸到所述第二深度以接触所述衬垫的最上部。

在上述图像传感器器件中，其中，所述背侧沟槽隔离结构包括介电材料的环形结构，所述图像传感器器件还包括：衬垫，将所述介电材料的环形结构与所述半导体衬底分隔开，还包括：掺杂区域，从所述半导体衬底的所述前侧延伸到所述第二深度以接触所述衬垫的最上部，其中，所述衬垫具有第一宽度，并且所述掺杂区域具有等于所述第一宽度的第二宽度。

在上述图像传感器器件中，其中，所述背侧沟槽隔离结构包括介电材料的环形结构，所述图像传感器器件还包括：衬垫，将所述介电材料的环形结构与所述半导体衬底分隔开，还包括：掺杂区域，从所述半导体衬底的所述前侧延伸到所述第二深度以接触所述衬垫的最上部，其中，所述衬垫具有第一宽度，并且所述掺杂区域具有等于所述第一宽度的第二宽度，其中，所述背侧沟槽隔离结构包括垂直隔离段，所述垂直隔离段具有围绕所述垂直隔离段的中心轴的第一宽度，并且所述掺杂区域具有垂直掺杂段，所述垂直掺杂段具有围绕所述垂直掺杂段的中心轴的第二宽度，其中，所述垂直隔离段的中心轴与所述垂直掺杂段的中心轴偏移。

在一些实施例中，本申请提供了一种方法。在该方法中，在半导体衬底中形成分别对应于多个像素的多个光电探测器。形成掺杂区域以横向围绕光电探测器并且将相邻的光电探测器彼此分隔开。在相应的像素上方形成传输栅电极，其中，传输栅电极包括在半导体衬底的前侧上方延伸的横向部分和在半导体衬底的前侧下方延伸至第一深度的垂直部分。形成背侧沟槽结构以延伸到半导体衬底的背侧中，背侧沟槽结构与掺杂区域基本上对准并且接触，并且未完全延伸穿过半导体衬底。用电介质填充背侧沟槽结构以形成背侧沟槽隔离结构，背侧沟槽隔离结构的最上部与传输栅电极的垂直部分的最下部具有垂直重叠。

在上述方法中，其中，形成所述传输栅电极包括：在所述半导体衬底的前侧中形成沟槽，所述沟槽延伸到所述光电探测器中；形成衬于所述沟槽的栅极电介质；在所述栅极电介质上方形成栅电极材料以填充所述沟槽；以及图案化所述栅电极材料以形成所述传输栅电极。

在上述方法中，还包括：在所述半导体衬底的所述前侧和所述传输栅电极上方形成互连结构。

在上述方法中，还包括：在所述半导体衬底的所述前侧和所述传输栅电极上方形成互连结构，在形成所述背侧沟槽结构之前，将集成芯片接合至所述互连结构的上表面。

在上述方法中，还包括：在形成所述背侧沟槽隔离结构之后，在所述半导体衬底的所述背侧上形成滤色器；在与所述半导体衬底的所述背侧相对的所述滤色器上形成微透镜。

在一些实施例中，本申请还提供了一种器件。该器件包括具有前侧和背侧的半导体衬底。掺杂区域设置在半导体衬底中，并且横向围绕半导体衬底的像素区域。掺杂区域从半导体衬底的前侧延伸到半导体衬底的前侧下方第一深度。传输栅极设置在半导体衬底的像素区域上方。传输栅极具有在半导体衬底的前侧上方延伸的横向部分，并且具有在半导体衬底的前侧下方延伸至第二深度的垂直部分。栅极电介质将传输栅极的横向部分和垂直部分与半导体衬底分隔开。光电探测器设置在像素区域中并且设置在半导体衬底中。光电探测器包括具有第一掺杂类型的集电极区域，该集电极区域在传输栅极的横向部分下方延伸并且设置在传输栅极的垂直部分的第一侧。浮置扩散区域设置在像素区域中并且设置在半导体衬底中。浮置扩散区域具有第一掺杂类型，并且设置在传输栅极的垂直部分的第二侧。浮置扩散区域通过沿着传输栅极的垂直部分的第二侧延伸的沟道区域与集电极区域间隔开。背侧沟槽隔离结构从半导体衬底的背侧延伸到半导体衬底的前侧下方第三深度。背侧沟槽隔离结构横向围绕光电探测器，并且第三深度小于第一深度，使得传输栅极的垂直部分的最下部与背侧沟槽隔离结构的最上部具有垂直重叠。

在上述器件中，其中，所述背侧沟槽隔离结构是介电材料的环形结构，并且衬垫将所述介电材料的环形结构与所述半导体衬底分隔开。

在上述器件中，其中，所述背侧沟槽隔离结构包括垂直隔离段，所述垂直隔离段具有围绕所述垂直隔离段的中心轴的第一宽度，并且所述掺杂区域具有垂直掺杂段，所述垂直掺杂段具有围绕所述垂直掺杂段的中心轴的第二宽度，其中，所述垂直隔离段的中心轴与所述垂直掺杂段的中心轴偏移。

本发明概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基底来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同配置并且不面向远离本发明的精神和范围，并且在不面向远离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。