电平转换电路

技术领域

本发明涉及集成电路技术领域，特别是涉及一种电平转换电路。

背景技术

多电源电压域技术广泛应用于片上系统(SystemonChip,SoC)，系统中各模块根据其时序要求工作在适当的电源电压下。一般情况下，对于时序比较关键的模块通常工作在较高的电源电压下，以满足芯片的速度性能指标；对于时序要求不高的模块通常工作在较低的电源电压下，以降低芯片的功耗。

在应用了多电源电压域技术的芯片中，电平转换电路是一个重要的模块，它为不同电压域下工作的模块提供交互的途径，保证信号在各电压域之间的正确传输。当信号从高电压域转换到低电压域时，可以使用普通的缓冲器实现信号的跨电压域传输；当信号从低电压域转换到高电压域时，则需要较为复杂的电平转换电路。

传统的电平转换电路包括交叉耦合电平转换电路和基于电流镜的电平转换电路。如图1所示，在交叉耦合电平转换电路中，当输入信号A由低变高时，从输入信号A变化到输出信号Y变化共经过三个反相器(MP1/MN1、MP2/MN2、MP22/MN22)延时和MN12的导通延时；当输入信号A由高变低时，从输入信号A变化到输出信号Y变化共经过两个反相器(MP1/MN1、MP22/MN22)延时、MN11的导通延时和MP12的导通延时，由于反相器(MP2/MN2)的延时比MP12的导通延时小很多，导致输出信号的上升延时比下降延时快很多，造成电平转换电路的输出占空比不合理，制约了片上系统的整体性能。如图2所示，在基于电流镜的电平转换电路中，与交叉耦合电平转换电路相同，该电路的输入输出信号上升延时与下降延时严重失配，对高速信号的影响较大。此外，上述的两种电平转换电路中电平转换器上升延时与下降延时较大，电平转换电路的转换时间较长，不适用于高速高性能的片上芯片系统。所以很急需一种用于高速信号传输的电平转换电路。

发明内容

本发明提供一种电平转换电路，以解决现有电平转换电路的转换时间较长，制约系统性能的问题。

为解决上述技术问题，本发明提供了一种电平转换电路，包括第一放大器、第二放大器、第三放大器、正向输入信号、反向输入信号、正向输出信号、反向输出信号，所述第一放大器为差分输入、差分输出的放大器，所述第二放大器和所述第三放大器为差分输入、单端输出的放大器，所述第一放大器、所述第二放大器和所述第三放大器由电源供电，所述正向输入信号输入所述第一放大器的正输入端，所述反向输入信号输入所述第一放大器的负输入端，所述第一放大器的正输出端连接至所述第二放大器的正输入端和所述第三放大器的负输入端，所述第一放大器的负输出端连接至所述第二放大器的负输入端和所述第三放大器的正输入端，所述第二放大器的输出端输出所述正向输出信号，所述第三放大器的输出端输出所述反向输出信号。

优选地，所述第一放大器包括第二NMOS管、第三NMOS管、第一PMOS管、第二PMOS管、第三PMOS管和第六PMOS管，所述第一PMOS管、第二NMOS管串联在所述电源和接地端之间，所述第二PMOS管、第三NMOS管串联在所述电源和接地端之间，所述第一PMOS管、第三PMOS管并联在所述电源和所述第一放大器的负输出端之间，所述第二PMOS管、第六PMOS管并联在所述电源和所述第一放大器的正输出端之间，其中，所述第一PMOS管和所述第二PMOS管交叉耦合连接，形成正反馈结构。

优选地，所述第一放大器还包括使能节点和串接在所述使能节点和接地端之间的第一NMOS管，所述第一PMOS管、第二NMOS管串联在所述电源和使能节点之间，所述第二PMOS管、第三NMOS管串联在所述电源和使能节点之间。

优选地，所述第一PMOS管的源极、所述第二PMOS管的源极、所述第三PMOS管的源极和所述第六PMOS管的源极相连于所述电源，所述第一PMOS管的漏极、所述第二PMOS管的栅极、所述第三PMOS管的漏极、所述第三PMOS管的栅极和所述第二NMOS管的漏极相连于所述第一放大器的负输出端，所述第二PMOS管的漏极、所述第一PMOS管的栅极、所述第六PMOS管的漏极、所述第六PMOS管的栅极和所述第三NMOS管的漏极相连于所述第一放大器的正输出端，所述第二NMOS管的源极、所述第三NMOS管的源极和所述第一NMOS管的漏极相连于所述使能节点，所述第一NMOS管的源极连接所述接地端；所述第二NMOS管的栅极接收所述正向输入信号，所述第三NMOS管的栅极接收所述反向输入信号，所述第一NMOS管的栅极接收使能信号。

优选地，所述第二放大器包括第七PMOS管、第八PMOS管、第六NMOS管、第七NMOS管，所述第七PMOS管、第六NMOS管串联在所述电源和接地端之间，所述第八PMOS管、第七NMOS管串联在所述电源和接地端之间，所述第七PMOS管的源极连接电源、栅极连接所述第一放大器的正输出端，所述第八PMOS管的源极连接电源、栅极连接所述第一放大器的负输出端，所述第八PMOS管的漏极和所述第七NMOS管的漏极相连于所述第二放大器的输出端。

优选地，所述第六NMOS管的栅极和漏极短接，所述第六NMOS管的源极和所述第七NMOS管的源极相连于接地端，所述第六NMOS管的栅极连接第七NMOS管的栅极。

优选地，所述第三放大器包括第五PMOS管、第四PMOS管、第五NMOS管、第四NMOS管，所述第五PMOS管、第五NMOS管串联在所述电源和接地端之间，所述第四PMOS管、第四NMOS管串联在所述电源和接地端之间，所述第四PMOS管的源极连接电源、栅极连接所述第一放大器的负输出端，所述第五PMOS管的源极连接电源、栅极连接所述第一放大器的正输出端，所述第五PMOS管的漏极和所述第五NMOS管的漏极相连于所述第三放大器的输出端。

优选地，所述第四NMOS管的漏极和栅极短接，所述第四NMOS管的源极和所述第五NMOS管的源极相连于接地端，第四NMOS管的栅极连接第五NMOS管的栅极。

优选地，所述第一放大器的增益约为Av1＝gmn2/gmp3，所述第二放大器的增益约为Av2＝gmp8*(rop8||ron7)，所述第三放大器的增益约为Av3＝gmp5*(rop5||ron5)，其中gmn2、gmp3、gmp8、gmp5分别为第二NMOS管、第三PMOS管、第八PMOS管、第五PMOS管的跨导，ron7、ron5、rop8、rop5分别为第七NMOS管、第五NMOS管和第八PMOS管、第五PMOS管的小信号电阻。

优选地，所述电平转换电路的两级放大器的电压增益可以表示为Av＝Av1*Av2＝Av1*Av3＝gmn2*gmp8*(rop8||ron7)/gmp3。

与现有技术相比，本发明一种电平转换电路的有益效果为：

(1)本发明的电平转换电路将输入的低摆幅逻辑电平整形，使其跳变沿陡峭、分相均匀，并以VDD满摆幅信号输出；

(2)本发明的电平转换电路完全对称，输出的差分信号几乎不存在相位误差；

(3)本发明的电平转换电路采用两级放大器结构，提供较高的增益，提高电平转换的速度。

附图说明

图1是现有技术中交叉耦合电平转换电路；

图2是现有技术中基于电流镜的电平转换电路；

图3是本发明一种电平转换电路的整体结构图；

图4是本发明一种电平转换电路的基本电路图；

图5是本发明一种电平转换电路的实例1的瞬态仿真波形。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。

需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。

请参阅图3，本发明一种电平转换电路的整体结构图中，包括第一放大器A1、第二放大器A2、第三放大器A3、正向输入信号INP、反向输入信号INN、正向输出信号OUTP、反向输出信号OUTN，第一放大器A1为差分输入、差分输出的放大器，第二放大器A2和第三放大器A3为差分输入、单端输出的放大器，所述第一放大器A1、所述第二放大器A2和所述第三放大器A3由电源VDD供电。所述正向输入信号INP输入所述第一放大器A1的正输入端，所述反向输入信号INN输入所述第一放大器A1的负输入端，所述第一放大器A1的正输出端连接至所述第二放大器A2的正输入端和所述第三放大器A3的负输入端，所述第一放大器A1的负输出端连接至所述第二放大器A2的负输入端和所述第三放大器A3的正输入端，所述第二放大器A2的输出端输出所述正向输出信号OUTP，所述第三放大器A3的输出端输出所述反向输出信号OUTN。

请参阅图4，本发明一种电平转换电路的基本电路图中，第一放大器A1包括三个NMOS管和四个PMOS管，三个NMOS管分别为第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3，四个PMOS管分别为第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第六PMOS管MP6。所述第一PMOS管MP1、第二NMOS管MN2串联在所述电源VDD和接地端GND之间，所述第二PMOS管MP2、第三NMOS管MN3串联在所述电源VDD和接地端GND之间，所述第一PMOS管MP1、第三PMOS管MP3并联在所述电源VDD和所述第一放大器的负输出端之间，所述第二PMOS管MP2、第六PMOS管MP6并联在所述电源VDD和所述第一放大器的正输出端之间，其中，所述第一PMOS管MP1和所述第二PMOS管MP2交叉耦合连接，形成正反馈结构。

所述第一放大器A1还包括使能节点E1和串接在所述使能节点E1和接地端GND之间的第一NMOS管MN1，所述第一PMOS管MP1、第二NMOS管MN2串联在所述电源VDD和使能节点E1之间，所述第二PMOS管MP2、第三NMOS管MN3串联在所述电源VDD和使能节点E1之间。

第一PMOS管MP1和第二PMOS管MP2交叉耦合连接，形成正反馈结构，可以快速地将第二NMOS管MN2、第三NMOS管MN3的漏极电压差放大。正向输入信号INP连接第二NMOS管MN2的栅极，反向输入信号INN连接第三NMOS管MN3的栅极，EN为第一放大器A1的使能信号，EN连接第一NMOS管MN1的栅极，当使能信号EN为高电平时，第一NMOS管MN1导通，电平转换电路处于工作状态。

所述第一PMOS管的源极、所述第二PMOS管的源极、所述第三PMOS管的源极和所述第六PMOS管的源极相连于所述电源VDD，所述第一PMOS管的漏极、所述第二PMOS管的栅极、所述第三PMOS管的漏极、所述第三PMOS管的栅极和所述第二NMOS管的漏极相连于所述第一放大器的负输出端，所述第二PMOS管的漏极、所述第一PMOS管的栅极、所述第六PMOS管的漏极、所述第六PMOS管的栅极和所述第三NMOS管的漏极相连于所述第一放大器的正输出端，所述第二NMOS管的源极、所述第三NMOS管的源极和所述第一NMOS管的漏极相连于所述使能节点E1，所述第一NMOS管的源极连接所述接地端GND；所述第二NMOS管的栅极接收所述正向输入信号，所述第三NMOS管的栅极接收所述反向输入信号，所述第一NMOS管的栅极接收使能信号。

具体的，第三PMOS管MP3的栅极和漏极短接且同时连接第一PMOS管MP1的漏极、第三PMOS管MP3的源极连接第一PMOS管MP1的源极，第六PMOS管MP6的栅极和漏极短接且同时连接第二PMOS管MP2的漏极、第六PMOS管MP6的源极连接第二PMOS管MP2的源极，第一PMOS管MP1的栅极连接第二PMOS管MP2的漏极、第二PMOS管MP2的栅极连接第一PMOS管MP1的漏极；第二NMOS管MN2的漏极连接第一PMOS管MP1的漏极、第三NMOS管MN3的漏极连接第二PMOS管MP2的漏极，第二NMOS管MN2的源极连接第三NMOS管MN3的源极，正向输入信号INP连接第二NMOS管MN2的栅极、反向输入信号INN连接第三NMOS管MN3的栅极；第一NMOS管MN1的漏极连接第二NMOS管MN2和第三NMOS管MN3的源极，第一NMOS管MN1的源极接地(连接接地端GND)，第一NMOS管MN1的栅极连接使能信号EN。

所述第二放大器A2包括两个NMOS管和两个PMOS管，两个NMOS管分别为第六NMOS管MN6、第七NMOS管MN7，两个PMOS管分别为第七PMOS管MP7、第八PMOS管MP8。所述第七PMOS管MP7、第六NMOS管MN6串联在所述电源VDD和接地端GND之间，所述第八PMOS管MP8、第七NMOS管MN7串联在所述电源VDD和接地端GND之间，所述第七PMOS管MP7的源极连接电源VDD、栅极连接所述第一放大器A1的正输出端，所述第八PMOS管MP8的源极连接电源VDD、栅极连接所述第一放大器A1的负输出端，所述第八PMOS管MP8的漏极和所述第七NMOS管MN7的漏极相连于所述第二放大器A2的输出端。

所述第六NMOS管MN6的栅极和漏极短接，所述第六NMOS管MN6的源极和所述第七NMOS管MN7的源极相连于接地端GND，所述第六NMOS管MN6的栅极连接第七NMOS管MN7的栅极。

具体的，第七PMOS管MP7的栅极连接第一放大器A1中第六PMOS管MP6的栅极、第七PMOS管MP7的源极连接第八PMOS管MP8的源极，第八PMOS管MP8的栅极连接第一放大器A1中第一PMOS管MP1的漏极，第六NMOS管MN6的栅极和漏极短接且同时连接第七PMOS管MP7的漏极、第六NMOS管MN6的源极连接第七NMOS管MN7的源极且同时接地、第六NMOS管MN6的栅极连接第七NMOS管MN7的栅极，第七NMOS管MN7的漏极连接正向输出信号OUTP。

第三放大器A3包括两个NMOS管和两个PMOS管，两个NMOS管分别为第四NMOS管MN4、第五NMOS管MN5，两个PMOS管分别为第四PMOS管MP4、第五PMOS管MP5。所述第五PMOS管MP5、第五NMOS管MN5串联在所述电源VDD和接地端GND之间，所述第四PMOS管MP4、第四NMOS管MN4串联在所述电源VDD和接地端GND之间，所述第四PMOS管MP4的源极连接电源VDD、栅极连接所述第一放大器A1的负输出端，所述第五PMOS管MP5的源极连接电源VDD、栅极连接所述第一放大器A1的正输出端，所述第五PMOS管MP5的漏极和所述第五NMOS管MN5的漏极相连于所述第三放大器A3的输出端。

所述第四NMOS管MN4的漏极和栅极短接，所述第四NMOS管MN4的源极和所述第五NMOS管MN5的源极相连于接地端GND，第四NMOS管MN4的栅极连接第五NMOS管MN5的栅极。

具体的，第五PMOS管MP5的源极连接第四PMOS管MP4的源极、第五PMOS管MP5的栅极连接第一放大器A1中第二PMOS管MP2的漏极、第五PMOS管MP5的漏极连接第五NMOS管MN5的漏极且同时连接反向输出信号OUTN，第四PMOS管MP4的栅极连接第一放大器A1中第三PMOS管MP3的栅极、第四PMOS管MP4的漏极连接第四NMOS管MN4的漏极，第四NMOS管MN4的漏极和栅极短接且同时连接第五NMOS管MN5的栅极、第四NMOS管MN4的源极连接第五NMOS管MN5的源极且同时连接接地端。

第三NMOS管MN3的漏极连接第一放大器A1的正输出端AP，第二NMOS管MN2的漏极连接第一放大器A1的负输出端的反向输出信号AN，第二放大器A2中第七NMOS管MN7的漏极输出电平转换电路的正向输出信号OUTP，第三放大器A3中第五NMOS管MN5的漏极输出电平转换电路的反向输出信号OUTN。

如果忽略晶体管的体效应，那么所述第一放大器A1的增益约为Av1＝gmn2/gmp3，所述第二放大器A2的增益约为Av2＝gmp8*(rop8||ron7)，所述第三放大器A3的增益约为Av3＝gmp5*(rop5||ron5)，其中gmn2、gmp3、gmp8、gmp5分别为第二NMOS管MN2、第三PMOS管MP3、第八PMOS管MP8、第五PMOS管MP5的跨导，ron7、ron5、rop8、rop5分别为第七NMOS管MN7、第五NMOS管MN5和第八PMOS管MP8、第五PMOS管MP5的小信号电阻。第一放大器A1是第一级放大器，第二放大器A2和第三放大器A3是第二级放大器，第二放大器A2和第三放大器A3的电路结构和器件尺寸完全相同，只是输入输出信号不一样,由于电平转换电路的结构完全对称，且对应晶体管的尺寸相同，所述电平转换电路的两级放大器的电压增益可以表示为Av＝Av1*Av2＝Av1*Av3＝gmn2*gmp8*(rop8||ron7)/gmp3。

实例1：电源电压VDD＝1V，使能信号EN＝1，正向输入信号INP和反向输入信号INN为低摆幅的差分逻辑电平，高电平为0.5V，低电平为0V。当正向输入信号INP由低变高、反向输入信号INN由高变低时，第二NMOS管MN2导通,第三NMOS管MN3关断，二极管连接型的第六PMOS管MP6为第一放大器A1的正输出端AP提供充电通路，使得正输出端AP的正向输出信号的电压升高，直到第一PMOS管MP1关断，第一放大器A1的负输出端AN的反向输出信号的电压降低，使得第二PMOS管MP2导通，第一PMOS管MP1和第一PMOS管MP2组成的正反馈结构迅速将第一放大器A1的输出电压差放大，正向输出电压升高，反向输出电压降低。随后第二放大器A2的输出端输出的正向输出信号OUTP升高，第三放大器A3的输出端输出的反向输出信号OUTN降低，最终电平转换电路的正向输出信号OUTP为1V，反向输出信号OUTN为0V。当正向输入信号INP由高变低，反向输入信号INN由低变高时，电路中各节点电压信号的变化与上述情况相反，电平转换电路的正向输出信号OUTP为0V，反向输出信号OUTN为1V。

请参阅图5，实例1的瞬态仿真波形中，正向输入信号INP和反向输入信号INN的频率为200MHz，电平转换的延迟约200ps，仿真结果与实验原理基本吻合。

与现有技术相比，本发明一种电平转换电路的有益效果为：

(1)本发明的电平转换电路将输入的低摆幅逻辑电平整形，使其跳变沿陡峭、分相均匀，并以VDD满摆幅信号输出；

(2)本发明的电平转换电路完全对称，输出的差分信号几乎不存在相位误差；

(3)本发明的电平转换电路采用两级放大器结构，提供较高的增益，提高电平转换的速度。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上实施例仅表达了本发明的优选的实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。