用于存储器装置的多层级信令

本专利申请要求斯皮克尔(Spirkl)等人于2019年11月12日提交的名称为“用于存储器装置的多层级信令(MULTI-LEVEL SIGNALING FOR A MEMORY DEVICE)”的第16/681,587号美国专利申请和斯皮克尔(Spirkl)等人于2018年12月6日提交的名称为“用于存储器装置的多层级信令(MULTI-LEVEL SIGNALING FOR A MEMORY DEVICE)”的第62/776,089号美国临时专利申请的优先权，其中每一申请转让给本受让人。

背景技术

下文总体上涉及一种包含至少一个存储器装置的系统，且更确切地说，涉及用于存储器装置的多层级信令。

存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中。通过编程存储器装置的不同状态来存储信息。例如，二进制装置最常存储通常由逻辑1或逻辑0表示的两种状态中的一个。在其它装置中，可以存储多于两个状态。为了存取所存储的信息，装置的组件可读取或感测存储器装置中的至少一个所存储状态。为了存储信息，装置的组件可写入或编程存储器装置中的状态。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可为易失性或非易失性的。例如FeRAM的非易失性存储器即使在无外部电源存在下仍可维持所存储的逻辑状态很长一段时间。易失性存储器装置(例如，DRAM)除非被外部电源定期刷新，否则可能随时间推移而丢失其存储的状态。

存储器装置可以用包含一或多个用于产生信号的驱动器的测试器来测试。在一些情况下，测试器信道在测试器和存储器装置之间延伸，并且可配置成允许测试器和存储器装置通信。

附图说明

图1示出根据本文所公开的实例的支持用于存储器装置的多层级信令的系统的实例。

图2示出根据本文所公开的实例的支持用于存储器装置的多层级信令的存储器裸片的实例。

图3示出根据本文所公开的实例的支持用于存储器装置的多层级信令的系统的实例。

图4示出根据本文所公开的实例的支持用于存储器装置的多层级信令的系统的实例。

图5示出根据本文所公开的实例的支持用于存储器装置的多层级信令的过程流的实例。

图6示出根据本文所公开的实例的支持用于存储器装置的多层级信令的过程流的实例。

图7示出根据本文所公开的实例的支持用于存储器装置的多层级信令的过程流的实例。

图8示出根据本文所公开的实例的支持用于存储器装置的多层级信令的过程流的实例。

图9到12示出根据本文所公开的实例的流程图，其示出支持用于存储器装置的多层级信令的一或多种方法。

具体实施方式

一些存储器系统可包含主机装置和配置成存储主机装置的数据的存储器装置。在一些实例中，存储器装置可配置成传输和/或接收使用具有三个或更多个层级——例如，四层级脉冲幅度调制(PAM4)——的调制方案调制的信号。在一些情况下，配置成测试存储器装置的测试器(或测试装置)可能不包含用于传送使用具有三个或更多个层级的调制方案调制的信号的驱动器和/或接收器。在这些情况下，测试器可包含用于传送使用具有两个层级——PAM2或不归零(NRZ)——的第二调制方案调制的信号的驱动器和/或接收器。可能需要将测试器配置成测试存储器装置能够进行的更大范围的信令。

配置成传输和/或接收使用具有两个层级的第二调制方案调制的信号的测试器可用于测试配置成传输和/或接收使用具有三个或更多个层级的调制方案调制的信号的存储器装置的能力。测试器可测试存储器装置的一或多个方面，例如存储器装置接收数据的全摆幅层级或符号的能力，存储器装置处接收到的层级或符号是否会干扰彼此(例如，符号间干扰，ISI)、串扰等等。在一些情况下，测试器可单独地测试存储器装置特性中的一些，可使用多遍次技术、三态驱动器、双重和三重传输线测试存储器装置。在一些情况下，取决于配置，测试器可向存储器装置提供建设性地测试存储器装置存储和/或传送PAM4数据的能力的信令。

在一些情况下，存储器装置可使用经具有两个层级的第二调制方案调制的信号从测试器接收第一符号和第二符号。存储器装置可将第一符号和第二符号转换成第三符号，并因此识别与具有三个或更多个层级的第一调制方案相关联的符号。在一些情况下，转换符号可包含使用第二调制模式的符号组合和第一调制方案的符号之间的映射。在一些情况下，映射可配置成用于全部引脚，也可以被单独配置用于存储器装置的每一引脚。

本公开的特征一开始在参考图1和2所描述的存储器系统的上下文中描述。本公开的特征在参考图3到8所描述的用于存储器装置的多层级信令的系统和测试配置的上下文中描述。本公开的这些和其它特征进一步由涉及参考图9到12所描述的用于存储器装置的多层级信令的流程图说明并参考所述流程图加以描述。

图1示出根据本文所公开的实例的利用一或多个存储器装置的系统100的实例。系统100可包含外部存储器控制器105、存储器装置110和多个信道115，所述信道115耦合外部存储器控制器105与存储器装置110。系统100可包含一或多个存储器装置，但是为易于描述，一或多个存储器装置可以被描述为单个存储器装置110。

系统100可包含电子装置的方面，例如计算装置、移动计算装置、无线装置或图形处理装置。系统100可以是便携式电子装置的实例。系统100可以是计算机、笔记本电脑、平板电脑、智能手机、蜂窝式电话、可穿戴装置、连接因特网的装置等等的实例。存储器装置110可以是系统中配置成存储系统100的一或多个其它组件的数据的组件。在一些实例中，系统100配置成使用基站或存取点与其它系统或装置进行双向无线通信。在一些实例中，系统100能够进行机器型通信(MTC)、机器到机器(M2M)通信或装置到装置(D2D)通信。

系统100的至少部分可以是主机装置的实例。此类主机装置可以是使用存储器来执行过程的装置的实例，例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、笔记本电脑、平板电脑、智能手机、蜂窝式电话、可穿戴装置、连接因特网的装置、某一其它静止或便携式电子装置等等。在一些情况下，主机装置可以指实施外部存储器控制器105的功能的硬件、固件、软件或其组合。在一些情况下，外部存储器控制器105可被称作主机或主机装置。在一些实例中，系统100是图形卡。

在一些情况下，存储器装置110可以是配置成与系统100的其它组件通信并提供可供系统100使用或引用的物理存储器地址/空间的独立装置或组件。在一些实例中，存储器装置110可配置成与至少一种或多种不同类型的系统100合作。系统100的组件和存储器装置110之间的传信可用来支持调制信号的调制方案、用于传送信号的不同引脚设计、系统100和存储器装置110的不同封装、系统100和存储器装置110之间的时钟传信和同步、定时惯例和/或其它因素。

存储器装置110可配置成存储系统100的组件的数据。在一些情况下，存储器装置110可充当系统100的从属型装置(例如，响应于并执行系统100通过外部存储器控制器105提供的命令)。此类命令可包含存取操作的存取命令，例如写入操作的写入命令、读取操作的读取命令、刷新操作的刷新命令或其它命令。存储器装置110可包含两个或更多个存储器裸片160(例如，存储器芯片)来支持所要或指定的数据存储容量。包含两个或更多个存储器裸片的存储器装置110可被称作多裸片存储器或封装(也被称作多芯片存储器或封装)。

系统100可进一步包含处理器120、基本输入/输出系统(BIOS)组件125、一或多个外围组件130和输入/输出(I/O)控制器135。系统100的组件可以使用总线140与彼此电子连通。

处理器120可配置成控制系统100的至少部分。处理器120可以是通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或者它可以是这些类型的组件的组合。在这些情况下，处理器120可以是中央处理单元(CPU)、图形处理单元(GPU)、通用GPU(GPGPU)或系统芯片(SoC)的实例以及其它实例。

BIOS组件125可以是包含作为固件操作的BIOS的软件组件，它可初始化并运行系统100的各种硬件组件。BIOS组件125还可管理处理器120和系统100的各种组件之间的数据流，所述各种组件例如是外围组件130、I/O控制器135等。BIOS组件125可包含存储在只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。

外围组件130可以是任何输入装置或输出装置或此类装置的接口，并且可以集成到系统100中或与系统100集成。实例可包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口或外围卡槽，例如外围组件互连(PCI)或加速图形端口(AGP)槽。外围组件130可以是被本领域的技术人员理解为外围设备的其它组件。

I/O控制器135可管理处理器120和外围组件130、输入装置145或输出装置150之间的数据通信。I/O控制器135可管理未集成到系统100中或未与系统100集成的外围设备。在一些情况下，I/O控制器135可表示到外部外围组件的物理连接或端口。

输入145可表示在系统100外部的向系统100或其组件提供信息、信号或数据的装置或信号。这可包含用户接口，或与其它装置介接或在其它装置之间介接。在一些情况下，输入145可以是通过一或多个外围组件130与系统100介接的外围设备，或者可以由I/O控制器135管理。

输出150可表示在系统100外部的配置成从系统100或其任一组件接收输出的装置或信号。输出150的实例可包含显示器、音频扬声器、印刷装置或印刷电路板上的另一处理器，等等。在一些情况下，输出150可以是通过一或多个外围组件130与系统100介接的外围设备，或者可以由I/O控制器135管理。

系统100的组件可以由设计成实行它们的功能的通用或专用电路系统组成。这可包含配置成实行本文中所描述的功能的各种电路元件，例如，导电线、晶体管、电容器、电感器、电阻器、放大器或其它有源或无源元件。在一些实例中，存储器装置110可接收使用测试器测试，所述测试器包含至少一驱动器和比较器。存储器装置可接收PAM4数据模式，但是可以使用PAM2测试器进行测试。本文将描述测试系统配置。

存储器装置110可包含装置存储器控制器155和一或多个存储器裸片160。每一存储器裸片160可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b和/或本地存储器控制器165-N)和存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b和/或存储器阵列170-N)。存储器阵列170可以是存储器单元的集合(例如，网格)，其中每一存储器单元配置成存储数字数据的至少一个位。参考图2更详细地描述存储器阵列170的特征和/或存储器单元。

存储器装置110可以是二维(2D)存储器单元阵列的实例，也可以是三维(3D)存储器单元阵列的实例。例如，2D存储器装置可包含单个存储器裸片160。3D存储器装置可包含两个或更多个存储器裸片160(例如，存储器裸片160-a、存储器裸片160-b和/或任何数量的存储器裸片160-N)。在3D存储器装置中，多个存储器裸片160-N可以堆叠在彼此的顶部上。在一些情况下，3D存储器装置中的存储器裸片160-N可被称作板、层级、层或裸片。3D存储器装置可包含任何数量的堆叠存储器裸片160-N(例如，两个、三个、四个、五个、六个、七个、八个)。相比于单个2D存储器装置，这可增加可以定位在衬底上的存储器单元的数量，继而可以降低制造成本或增加存储器阵列的性能或这两者。在某一3D存储器装置中，不同板可共享至少一个共同存取线，使得一些板可以共享字线、数字线和/或板线中的至少一个。

装置存储器控制器155可包含配置成控制存储器装置110的操作的电路或组件。因而，装置存储器控制器155可包含使得存储器装置110能够执行命令的硬件、固件和软件，并且可配置成接收、传输或执行与存储器装置110有关的命令、数据或控制信息。装置存储器控制器155可配置成与外部存储器控制器105、一或多个存储器裸片160或处理器120通信。在一些情况下，存储器装置110可从外部存储器控制器105接收数据和/或命令。例如，存储器装置110可接收指示存储器装置110代表系统100的组件(例如，处理器120)存储特定数据的写入命令或指示存储器装置110向系统100的组件(例如，处理器120)提供存储于存储器裸片160中的特定数据的读取命令。在一些情况下，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165控制本文中所描述的存储器装置110的操作。装置存储器控制器155和/或本地存储器控制器165中包含的组件的实例可包含用于解调从外部存储器控制器105接收的信号的接收器、用于调制和向外部存储器控制器105传输信号的解码器、逻辑、解码器、放大器、滤波器等等。

本地存储器控制器165(例如，在存储器裸片160本地)可配置成控制存储器裸片160的操作。并且，本地存储器控制器165可配置成与装置存储器控制器155通信(例如，接收和传输数据和/或命令)。本地存储器控制器165可支持装置存储器控制器155控制本文中所描述的存储器装置110的操作。在一些情况下，存储器装置110不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器105可执行本文中所描述的各种功能。因而，本地存储器控制器165可配置成与装置存储器控制器155通信、与其它本地存储器控制器165通信，或直接与外部存储器控制器105或处理器120通信。

外部存储器控制器105可配置成启用系统100的组件(例如，处理器120)和存储器装置110之间的信息、数据和/或命令的通信。外部存储器控制器105可充当系统100的组件和存储器装置110之间的联络人，使得系统100的组件可能不需要知晓存储器装置的操作的细节。系统100的组件可向外部存储器控制器105呈现外部存储器控制器105满足的请求(例如，读取命令或写入命令)。外部存储器控制器105可转换或转化在系统100的组件和存储器装置110之间交换的通信。在一些情况下，外部存储器控制器105可包含生成共同(源)系统时钟信号的系统时钟。在一些情况下，外部存储器控制器105可包含生成共同(源)数据时钟信号的共同数据时钟。

在一些情况下，外部存储器控制器105或系统100的其它组件或其在本文中所描述的功能可以由处理器120实施。例如，外部存储器控制器105可以是由处理器120或系统100的其它组件实施的硬件、固件或软件或其某一组合。尽管外部存储器控制器105被描绘为在存储器装置110外部，但是在一些情况下，外部存储器控制器105或其在本文中所描述的功能可以由存储器装置110实施。例如，外部存储器控制器105可以是由装置存储器控制器155或一或多个本地存储器控制器165实施的硬件、固件或软件或其某一组合。在一些情况下，外部存储器控制器105可以跨处理器120和存储器装置110分布，使得外部存储器控制器105的部分由处理器120实施，且其它部分由装置存储器控制器155或本地存储器控制器165实施。同样地，在一些情况下，本文中归属于装置存储器控制器155或本地存储器控制器165的一或多个功能可在一些情况下由外部存储器控制器105(与处理器120分离或包含在处理器120中)执行。

系统100的组件可使用多个信道115与存储器装置110交换信息。在一些实例中，信道115可启用外部存储器控制器105和存储器装置110之间的通信。每一信道115可在与系统100的组件相关联的端子之间包含一或多个信号路径、导电线或传输介质(例如，导体)。例如，信道115可包含第一端子，所述第一端子包含位于外部存储器控制器105处的一或多个引脚或垫和位于存储器装置110处的一或多个引脚或垫。引脚可以是系统100的装置的导电输入或输出点的实例，且引脚可配置成充当信道的部分。

在一些情况下，端子的引脚或垫可以是信道115的信号路径的一部分。额外信号路径可以与信道的端子耦合以在系统100的组件内路由信号。例如，存储器装置110可包含将信号从信道115的端子路由到存储器装置110的各种组件(例如，装置存储器控制器155、存储器裸片160、本地存储器控制器165、存储器阵列170)的信号路径(例如，在存储器装置110或其组件内部的信号路径，例如在存储器裸片160内部)。在一些实例中，存储器装置110可包含用于接收数据的数据引脚。这些数据引脚可以用于写入和读取操作，并用于测试存储器装置。在一些实例中，存储器装置110可耦合到测试器。测试器可使用测试器导电线与存储器装置通信，所述测试器导电线可与存储器装置数据引脚耦合。在一些情况下，发自测试器的单个导电线可与单个存储器装置数据引脚耦合，发自测试器的两个导电线可与所述单个存储器装置数据引脚耦合，或发自测试器的三个导电线可与所述单个存储器装置数据引脚耦合。导电线可经由存储器装置数据引脚向存储器装置传送信号。

信道115(和相关联的信号路径和端子)可以专用于传送特定类型的信息。在一些情况下，信道115可以是聚合信道，并因此可包含多个单独信道。例如，数据信道190可以是x4(例如，包含四个信号路径)、x8(例如，包含八个信号路径)、x16(包含十六个信号路径)等。

在一些情况下，信道115可包含一或多个命令和地址(CA)信道186。CA信道186可配置成在外部存储器控制器105和存储器装置110之间传送命令，包含与命令相关联的控制信息(例如，地址信息)。例如，CA信道186可包含具有所要数据的地址的读取命令。在一些情况下，CA信道186可以寄存在上升时钟信号边沿和/或下降时钟信号边沿上。在一些情况下，CA信道186可包含八个或九个信号路径。

在一些情况下，信道115可包含一或多个时钟信号(CK)信道188。CK信道188可配置成在外部存储器控制器105和存储器装置110之间传送一或多个共同时钟信号。每一时钟信号可配置成在高状态和低状态之间振荡并协调外部存储器控制器105和存储器装置110的动作。在一些情况下，时钟信号可以是差分输出(例如，CK_t信号和CK_c信号)，且CK信道188的信号路径可以进行相应配置。在一些情况下，时钟信号可以是单端的。在一些情况下，时钟信号可以是1.5GHz信号。CK信道188可包含任何数量的信号路径。在一些情况下，时钟信号CK(例如，CK_t信号和CK_c信号)可提供用于存储器装置110的命令和寻址操作或存储器装置110的其它全系统操作的定时参考。因此，时钟信号CK可以不同地称为控制时钟信号CK、命令时钟信号CK或系统时钟信号CK。系统时钟信号CK可由系统时钟生成，所述系统时钟可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管等等)。

在一些情况下，信道115可包含一或多个数据(DQ)信道190。数据信道190可配置成在外部存储器控制器105和存储器装置110之间传送数据和/或控制信息。例如，数据信道190可传送(例如，双向)将写入到存储器装置110的信息或从存储器装置110读取的信息。数据信道190可传送可以使用各种不同调制方案(例如，NRZ、PAM4)调制的信号。

在一些情况下，信道115可包含可以专用于其它目的的一或多个其它信道192。这些其它信道192可包含任何数量的信号路径。

在一些情况下，其它信道192可包含一或多个写入时钟信号(WCK)信道。尽管WCK中的‘W’名义上可代表“写入”，但是写入时钟信号WCK(例如，WCK_t信号和WCK_c信号)可提供通常用于存储器装置110的存取操作的定时参考(例如，读取和写入操作两者的定时参考)。因此，写入时钟信号WCK还可被称作数据时钟信号WCK。WCK信道可配置成在外部存储器控制器105和存储器装置110之间传送共同数据时钟信号。数据时钟信号可配置成协调外部存储器控制器105和存储器装置110的存取操作(例如，写入操作或读取操作)。在一些情况下，写入时钟信号可以是差分输出(例如，WCK_t信号和WCK_c信号)，且WCK信道的信号路径可以进行相应配置。WCK信道可包含任何数目个信号路径。数据时钟信号WCK可由数据时钟生成，所述数据时钟可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管等等)。

在一些情况下，其它信道192可包含一或多个错误检测码(EDC)信道。EDC信道可配置成传送错误检测信号，例如校验和，以便提高系统可靠性。EDC信道可包含任何数量的信号路径。

信道115可使用各种不同架构耦合外部存储器控制器105与存储器装置110。各种架构的实例可包含总线、点对点连接、交叉开关、例如硅插入件的高密度插入件，或在有机衬底中形成的信道或其某一组合。例如，在一些情况下，信号路径可至少部分地包含高密度插入件，例如硅插入件或玻璃插入件。

通过信道115传送的信号可以使用各种不同调制方案来调制。在一些情况下，可以使用二进制符号(或二进制级)调制方案来调制在外部存储器控制器105和存储器装置110之间传送的信号。二进制符号调制方案可以是M进制调制方案的实例，其中M等于二。二进制符号调制方案的每一符号可配置成表示数字数据的一个位(例如，符号可表示逻辑1或逻辑0)。二进制符号调制方案的实例包含但不限于不归零(NRZ)、单极编码、双极编码、曼彻斯特编码(Manchester encoding)、具有两个符号的脉冲振幅调制(PAM)(例如，PAM2)等等。在一些实例中，配置成传输或接收使用PAM4调制方案调制的信号的存储器装置可以使用配置成传输或接收使用PAM2调制方案调制的信号的测试器测试。

在一些情况下，可以使用多符号(或多层级)调制方案来调制在外部存储器控制器105和存储器装置110之间传送的信号。多符号调制方案可以是M进制调制方案的实例，其中M大于或等于三。多符号调制方案的每一符号可配置成表示数字数据的超过一个位(例如，符号可表示逻辑00、逻辑01、逻辑10或逻辑11)。多符号调制方案的实例包含但不限于PAM4、PAM8等、正交振幅调制(QAM)、正交相移键控(QPSK)等等。多符号信号或PAM4信号可以是使用包含至少三个层级对信息的超过一个位进行编码的调制方案来调制的信号。多符号调制方案和符号可替代地称作非二进制、多位或高阶调制方案和符号。在一些实例中，可能需要测试能够使用配置成使用二进制符号调制方案产生信号的驱动器来传输使用多符号调制方案调制的信号的存储器装置。

图2示出根据本公开的各种实例的存储器裸片200的实例。存储器裸片200可以是参考图1所描述的存储器裸片160的实例。在一些情况下，存储器裸片200可被称作存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含可编程成存储不同逻辑状态的一或多个存储器单元205。每一存储器单元205可编程成存储两个或更多个状态。例如，存储器单元205可配置成一次存储数字逻辑的一个位(例如，逻辑0和逻辑1)。在一些情况下，单个存储器单元205(例如，多层级存储器单元)可配置成一次存储数字逻辑的超过一个位(例如，逻辑00、逻辑01、逻辑10或逻辑11)。

可通过激活或选择例如字线210和/或数字线215的存取线在存储器单元205上执行例如读取和写入的操作。在一些情况下，数字线215还可被称作位线。对存取线、字线和数字线或它们的类似物的引用是可互换的，而不会影响理解或操作。激活或选择字线210或数字线215可包含向相应线施加电压。

存储器裸片200可包含布置成网格状图案的存取线(例如，字线210和数字线215)。存储器单元205可以定位在字线210和数字线215的交叉点处。通过偏置字线210和数字线215(例如，向字线210或数字线215施加电压)，单个存储器单元205可以在它们的交叉点处进行存取。

存取存储器单元205可通过行解码器220、列解码器225控制。例如，行解码器220可从本地存储器控制器260接收行地址并基于所接收行地址激活字线210。列解码器225可从本地存储器控制器260接收列地址并且可基于所接收列地址激活数字线215。例如，存储器裸片200可包含标记为WL_1到WL_M的多个字线210和标记为DL_1到DL_N的多个数字线215，其中M和N取决于存储器阵列的大小。因此，通过激活字线210和数字线215，例如，WL_1和DL_3，可以存取位于它们的交叉点处的存储器单元205。不管是在二维还是三维配置中，字线210和数字线215的交叉点都可被称作存储器单元205的地址。在一些实例中，存储器装置110可以用测试器测试，所述测试器可以存取各个存储器单元并向存储器装置传送信令。

存储器单元205可包含逻辑存储组件，例如电容器230和开关组件235。电容器230可以是介电电容器或铁电电容器的实例。电容器230的第一节点可以与开关组件235耦合，且电容器230的第二节点可以与电压源240耦合。在一些情况下，电压源240可以是单元板参考电压，例如Vpl，也可以是接地，例如Vss。在一些情况下，电压源240可以是与板线驱动器耦合的板线的实例。开关组件235可以是选择性地建立或取消建立两个组件之间的电子连通的晶体管或任何其它类型的开关装置的实例。

可以通过激活或撤销激活开关组件235来实现选择或撤销选择存储器单元205。电容器230可以使用开关组件235与数字线215电子连通。例如，当开关组件235撤销激活时，电容器230可以与数字线215隔离，并且当开关组件235激活时，电容器230可以与数字线215耦合。在一些情况下，开关组件235是晶体管，且其操作可以通过向晶体管栅极施加电压来控制，其中晶体管栅极和晶体管源极之间的电压差可大于或小于晶体管的阈值电压。在一些情况下，开关组件235可以是p型晶体管或n型晶体管。字线210可以与开关组件235的栅极电子连通，并且可以基于施加到字线210的电压而激活/撤销激活开关组件235。

感测组件245可配置成检测存储在存储器单元205的电容器230上的状态(例如，电荷)并基于所存储状态确定存储器单元205的逻辑状态。在一些情况下，由存储器单元205存储的电荷可能极小。因而，感测组件245可包含一或多个感测放大器，用于放大由存储器单元205输出的信号。感测放大器可在读取操作期间检测数字线215的电荷的较小改变，并且可基于检测到的电荷而产生对应于逻辑状态0或逻辑状态1的信号。在读取操作期间，存储器单元205的电容器230可向其对应的数字线215输出信号(例如，将电荷放电到其对应的数字线215)。信号可使数字线215的电压改变。感测组件245可配置成比较跨数字线215从存储器单元205接收的信号与参考信号250(例如，参考电压)。感测组件245可基于比较而确定存储器单元205的所存储状态。例如，在二进制传信中，如果数字线215具有比参考信号250高的电压，那么感测组件245可确定存储器单元205的所存储状态是逻辑1，并且如果数字线215具有比参考信号250低的电压，那么感测组件245可确定存储器单元205的所存储状态是逻辑0。感测组件245可包含各种晶体管或放大器，用于检测和放大信号的差。检测到的存储器单元205的逻辑状态可以通过列解码器225作为输出255输出。在一些情况下，感测组件245可以是另一组件(例如，列解码器225、行解码器220)的一部分。在一些情况下，感测组件245可以与行解码器220或列解码器225电子连通。

本地存储器控制器260可通过各种组件(例如，行解码器220、列解码器225和感测组件245)控制存储器单元205的操作。本地存储器控制器260可以是参考图1所描述的本地存储器控制器165的实例。在一些情况下，行解码器220、列解码器225和感测组件245中的一或多个可以与本地存储器控制器260共址。本地存储器控制器260可配置成从外部存储器控制器105(或参考图1所描述的装置存储器控制器155)接收命令和/或数据，将命令和/或数据转化成可供存储器裸片200使用的信息，在存储器裸片200上执行一或多个操作，并响应于执行一或多个操作而将数据从存储器裸片200传送到外部存储器控制器105(或装置存储器控制器155)。本地存储器控制器260可生成行和列地址信号以激活目标字线210和目标数字线215。本地存储器控制器260还可生成并控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说，本文所描述的所施加电压或电流的振幅、形状或持续期间可以进行调整或变化，并且针对在操作存储器裸片200时描述的不同操作可以是不同的。

在一些情况下，本地存储器控制器260可配置成在存储器裸片200的一或多个存储器单元205上执行写入操作(例如，编程操作)。在写入操作期间，存储器裸片200的存储器单元205可以编程成存储所要逻辑状态。在一些情况下，多个存储器单元205可以在单个写入操作期间编程。本地存储器控制器260可识别其上执行写入操作的目标存储器单元205。本地存储器控制器260可识别与目标存储器单元205电子连通的目标字线210和目标数字线215(例如，目标存储器单元205的地址)。本地存储器控制器260可激活目标字线210和目标数字线215(例如，向字线210或数字线215施加电压)，以存取目标存储器单元205。本地存储器控制器260可在写入操作期间向数字线215施加特定信号(例如，电压)以在存储器单元205的电容器230中存储特定状态(例如，电荷)，所述特定状态(例如，电荷)可以指示所要逻辑状态。

在一些实例中，存储器装置110可以通过向存储器装置110写入测试器提供的数据来进行测试。测试器可与存储器装置耦合，并且可以使用PAM2信令通信，但是在存储器装置上测试PAM4模式。测试器可以通过分析全摆幅数据模式、邻近层级、近邻近层级、多遍次写入技术、三态驱动器等等来测试存储器装置。

在一些情况下，本地存储器控制器260可配置成在存储器裸片200的一或多个存储器单元205上执行读取操作(例如，感测操作)。在读取操作期间，可以确定存储于存储器裸片200的存储器单元205中的逻辑状态。在一些情况下，可以在单个读取操作期间感测多个存储器单元205。本地存储器控制器260可识别其上执行读取操作的目标存储器单元205。本地存储器控制器260可识别与目标存储器单元205电子连通的目标字线210和目标数字线215(例如，目标存储器单元205的地址)。本地存储器控制器260可激活目标字线210和目标数字线215(例如，向字线210或数字线215施加电压)，以存取目标存储器单元205。目标存储器单元205可响应于偏置存取线而将信号转移到感测组件245。感测组件245可放大信号。本地存储器控制器260可激活感测组件245(例如，锁存感测组件)，并由此比较从存储器单元205接收的信号与参考信号250。基于所述比较，感测组件245可确定存储在存储器单元205上的逻辑状态。作为读取操作的部分，本地存储器控制器260可将存储在存储器单元205上的逻辑状态传送到外部存储器控制器105(或装置存储器控制器155)。

图3示出根据本文所公开的实例的支持用于存储器装置的多层级信令的系统300的实例。系统300可包含测试器305和存储器装置310。在一些实例中，存储器装置310可以是参考图1和2描述的存储器裸片200的实例。

系统300可包含可与测试器305耦合的存储器装置310。在一些实例中，测试器305可包含驱动器和比较器。测试器305可经由导电线315并在一些情况下经由导电线320和325与存储器装置310通信。尽管图3中示出三个导电线，但是可以使用任何数量的导电线在测试器305和存储器装置310之间传送信息。如图3中所描绘，导电线315、320和325可在测试器305和存储器装置310的第一数据引脚之间载送信令。另外，导电线320和325可与存储器装置310的第二和第三数据引脚耦合。在一些实例中，任何数量的所述三个导电线315、320和325可与存储器装置的单个数据引脚耦合。

在一些实例中，存储器装置310可能能够接收使用包含两个层级的调制方案调制的信号，所述信号通过导电线315传送。在一些实例中，存储器装置310可能能够接收使用包含三个或更多个层级的调制方案调制的信号。在一些实例中，存储器装置310可配置成使用PAM4信令进行接收和/或传输。可能需要使用测试器305的PAM2驱动器和/或比较器在存储器装置310上测试PAM4数据模式。

在一些实例中，测试器305可以是自动化测试设备(ATE)的实例。测试器305可包含电源、信号产生器、数字图形产生器、脉冲产生器、处理器、存储器、控制器或其任何组合。测试器305可以是示波器、频率计数器或任何其它适当的可以分析存储器装置310的响应的装置。测试器305可包含用于解调从存储器装置310接收到的信号的接收器、用于调制和向存储器装置310传输信号的解码器、逻辑、解码器、放大器、滤波器等等，或其任何组合。测试器305可以是硬件、固件或软件或其某一组合，并且可以由本文中所描述的系统的处理器或其它组件实施。

图4示出根据本文所公开的实例的支持用于存储器装置的多层级信令的系统400的实例。系统400可包含测试器405和存储器装置406。在一些实例中，测试器405可以是参考图3所描述的测试器305的实例。在一些实例中，存储器装置406可以是参考图1到3描述的存储器装置110和310或存储器裸片200的实例。

系统400可包含存储器装置406和测试器405。在一些实例中，存储器装置406可配置成利用测试器405或其它装置(例如，主机装置)传输或接收信令。信令可包含每时隙一个符号，其中所述符号可以是两个层级中的一个。这一类型的信令在本文中可以称为PAM2信令或NRZ信令。在一些实例中，存储器装置406可接收其中每时隙一个符号可为三个层级、四个层级或更多个层级中的一个并且可表示两个或更多个数字逻辑位的信令。在一些情况下，此类信令可以称为PAM 4信令。

在一些实例中，测试器405可包含一或多个驱动器410和一或多个比较器415。尽管图4中可能描绘了单个驱动器410和比较器415，但是可以在系统400中使用多个驱动器和比较器来测试存储器装置406。驱动器410可使用导电线与存储器装置310通信。如本文中所使用，导电线可以是测试器信道的实例，其中测试器信道可以是连接于测试器405和存储器装置406之间的线。导电线420-a和420-b可以是在测试器405和存储器装置406之间传送控制信号的控制线。在一些实例中，测试器405的控制线可以传送可在存储器装置406上的控制引脚处接收的控制信息。控制信息可提供地址、激活信息等等。导电线425-a和425-b可以是在测试器405和存储器装置406之间传送数据信号的数据线。存储器装置406可通过数据线430-a和430-b接收信令。数据线430-a和430-b可以是存储器装置406上的数据引脚。在一些实例中，存储器装置406可经由数据线430-a和430-b向测试器405传输数据。在一些实例中，存取命令可请求数据并且可以在存储器装置406处接收。存储器装置406可通过在数据线430-a和430b上传输数据向请求装置提供数据。

在一些实例中，系统400可包含每存储器装置406数据线一个PAM2驱动器410，用于调制两个层级之间的信号。通过提供每数据线一个PAM2驱动器，可能不可能传送全PAM4信号，因为存储器装置406可配置成接收四个层级且PAM2驱动器可提供两个层级。在一些实例中，PAM2驱动器410可能能够提供与PAM4信号相关联的全摆幅层级。例如，PAM2驱动器410可配置成输出与PAM4信号的最低层级相关联的第一电压并输出与PAM4信号的最高层级相关联的第二电压。在一些实例中，与信号相关联的全摆幅层级可以是装置能够传输或接收的最低信号和最高信号。在其它实例中，PAM2驱动器可能能够产生与相关联于PAM4信号或使用三个或更多个层级的任何其它调制方案的任何层级相关联的任何电压。即使提供全摆幅层级可能无法提供PAM4信号，测试器405或存储器装置406也能够使用全摆幅层级确定关于存储器装置406是否正确运行的一些信息。在一些实例中，可以检测到最低层级可处于检测边界处。在一些实例中，有可能检查出符号间干扰(ISI)，例如来自先前层级或符号的回波。

在一些实例中，PAM2驱动器410可提供邻近层级。在此类实例中，包含三个或更多个层级的调制方案可配置有第一层级(例如，最低层级)、第二层级(例如，较低的中间层级)、第三层级(例如，较高的中间层级)或第四层级(例如，最高层级)。PAM2驱动器可配置成产生使用与包含三个或更多个层级的调制方案相关联的层级或符号的任何组合的PAM2信号。在一些实例中，测试器可产生测试特定符号转变的信令。在一些实例中，测试器可产生例如层级零到层级一以专门测试从零到一的转变的信令。在一些实例中，测试器可产生例如层级一到层级二以专门测试从一到二的转变的信令，等等。在又其它实例中，测试器可产生从层级零到层级二的转变的信令。符号或符号转变的任何组合可由测试器产生。存储器装置406可包含切片器，其可确定信号是高还是低。在一些实例中，存储器装置406可包含用于PAM2信令或PAM4信令的两个切片器。在一些实例中，存储器装置切片器可以通过改变存储器装置切片器的参考电压或参考信号来调整，使得它可以确定信号被调制到什么层级，包含区别第一层级和第二层级、第二层级和第三层级或第三层级和第四层级。

在一些实例中，PAM2驱动器可能无法提供全摆幅层级，但是可以提供近邻近层级，例如层级0和层级1、层级0和层级2及层级2和层级3。即使测试器405可能无法提供PAM4信号，也可以非常精确且可靠地测试和表征每一范围。

在一些实例中，即使PAM2驱动器能够提供两个层级，PAM2驱动器的不同测试器信道也可以编程成提供不同层级。在一些实例中，测试器405能够在层级0和层级3之间切换，并且不同层级可用于不同数据线。存储器装置406的第一数据引脚DQ1可用于受害者信号(例如，在典型性能条件下载送数据的信号)，而第二数据引脚DQ0和第三数据引脚DQ2可用于侵害者信号(例如，配置成出于测试目的而干扰相邻信号的信号)。在此实例中，三个测试器信道可与三个数据线一起使用。

在一些实例中，第一信号可在其它导电线上引发信号，并且第二信号可受第一信号干扰，且第二信号可使用PAM4调制方案调制。这可以是提供PAM2信号以测试使用PAM4调制方案调制的信号的干扰的实例。

两个测试器信道可以组合成单个测试器信道，以提供具有双重传输线的四个层级。双重传输线可包含发自测试器405的两个线，它们可以连接到存储器装置406上的一个数据引脚。三重传输线可包含发自测试器405的三个线，它们可以连接到存储器装置406上的一个数据引脚。在一些实例中，可以采用数据掩模通过向存储器装置406写入PAM2数据的两个或更多个遍次来写入PAM4数据。测试器405可向存储器装置406传输一些位，它们可写入到存储器装置406中。在一些情况下，位可以使用PAM2信令写入多个遍次，但是信令可以读取为PAM4信令。在一些实例中，第一位可以写入到存储器装置406，接着测试器层级可以改变，且下一个位可以写入到存储器装置，这下一个位可以是比第一位高的层级。通过向存储器装置406写入多次(例如，向存储器装置406写入两次)，完整的PAM4数据可以写入到存储器中。尽管这可能花费更长时间来写入数据，但是可以利用多遍次写入将任何数据模式写入到存储器装置406。在一些实例中，测试器405可以在安静阶段期间的测试回合内改变层级。这可用于首先写入层级0和1，然后写入层级2和3。

在一些实例中，驱动器410可以是三态驱动器，其可配置成产生使用包含三个层级的调制方案调制的信号。在此实例中，本文中所描述的任一个技术可以结合三态驱动器采用。三态驱动器的三个层级可包含高层级、低层级以及可处于高层级和低层级之间的中间层级。在一些实例中，可以决定使用PAM4信令的四个层级中的哪三个层级来进行测试。在一些实例中，第一测试可采用第一层级、第二层级和第三层级。第二测试可采用与第一测试不同的层级(例如，第二层级、第三层级和第四层级)。使用三态驱动器的测试可以采用层级的任何组合。不同测试可以使用不同层级，直到可以提供适当量的组合来测试存储器装置406的输入(例如，测试PAM4输入)为止。有利地，PAM4输入可以使用三个层级在两个遍次中捕捉，其中使用邻近层级或两个层级，可以通过三个遍次来实现PAM4输入。

在一些实例中，两个PAM2驱动器可用作PAM4驱动器，通过使用测试器405的PAM2测试器信道向存储器装置406的单个数据线进行传输。在一些实例中，双重传输线、三重传输线或任何数目个适当的传输线可以与两个P2驱动器和现有测试器信道一起采用。存储器装置的驱动器、测试器信道和数据线的配置可取决于测试器信道的能力。例如，测试器信道可以是输入/输出或输入或输出。在一些实例中，每一测试器信道可以是输入或输出，且可以采用三重传输线配置。在此实例中，其中两个测试器信道可以向存储器装置406提供PAM4输入，且其中一个、两个或三个测试器信道可用于从存储器装置406接收信号。在一些实例中，测试器405可以是双向的。在此实例中，可以紧靠着测试器405的比较器415添加另一驱动器，或者另外或替代地，可以紧靠着测试器405的驱动器410添加额外比较器。在这些实例中，在读取操作期间，可以平行设置比较器。在一些实例中，可以结合三重传输线的使用紧靠着比较器415和驱动器410两者添加额外驱动器。在图4中，测试器信道可以在测试器405中进行传输和接收两者。

在一些实例中，PAM2测试器信道可用于产生配置成造成对跨其它导电线传送的一或多个受害者信号的干扰的侵害者信号。使用侵害者信号和受害者信号，测试器405能够测试存储器装置406在不利条件下的性能。在一些实例中，存储器装置406的DQ1数据引脚可接收PAM4测试器信道，且由存储器装置406接收的其它测试器信道可以是PAM2测试器信道。在测试器信道上传输的PAM2信号可由存储器装置接收为全摆幅层级，且PAM4测试器信道信令可在存储器装置处接收为受害者层级，使得可以任意地用任何层级编程任何序列，从而向存储器装置406提供适当的符号。在一些实例中，全摆幅层级可以是存储器装置能够接收的最高和最低层级或测试器信道可配置成向存储器装置传输的最高和最低层级。因为侵害者测试器信道可由最大所允许摆幅驱动，所以可能会对受害者测试器信道产生最大程度的串扰。在一些实例中，由于ISI的影响，受害者测试器信道的最坏情况的串扰可能不清楚。在一些情况下，使用包含三个或更多个层级的调制方案调制的信号可用作受害者信号。

测试器405可使用PAM2信号将数据多次(例如，两次)写入到存储器装置406，从而实现存储在存储器装置406的一或多个存储器单元中的PAM4模式。在一些实例中，PAM2模式可以写入到存储器装置406，且查找表可用于产生存储器装置406中的PAM4模式。在一些实例中，PAM2测试器信道可针对PAM4模式写入一半位，且查找表可用于加载剩余位。在一些实例中，查找表可编程成使用控制信号传送到存储器装置406，并且可指示存储器装置406改变查找表，然后写入剩余位。在驱动器可以写入邻近层级(例如，层级0和层级1)的情况下，查找表可用于在存储器装置406中产生最大程度的摆幅。即使驱动器可以提供小摆幅，查找表也可在存储器装置406内部转换层级，使得从存储器装置的角度看，仿佛写入了全摆幅的层级0和3。经转换层级可另外从存储器装置读取为层级0和3，即使层级0和1可能已经通过测试器405写入。

在一些实例中，测试器405可提供两个邻近层级，即第一层级和第二层级，且测试系统可配置成供存储器装置406接收第一层级和第二层级。在一些实例中，即使测试器405可以提供第一层级和第二层级，存储器装置406也可接收第三层级和第四层级。因为这些是意外层级，所以存储器装置406能够将此情况检测为错误。

在一些实例中，查找表可以针对每一存储器装置引脚实施。在一些实例中，查找表可以编程用于所有存储器装置引脚，使得每个存储器装置引脚都具有相同的查找表，使得查找表可以将所有存储器装置引脚一起转换。

图5示出根据本文所公开的实例的支持用于存储器装置的多层级信令的过程流500的实例。过程流500可示出测试器505和存储器装置510的功能以及它们之间的通信。在一些实例中，测试器505可以是参考图3和4描述的测试器305或405的实例。在一些实例中，存储器装置510可以是参考图1到4描述的存储器装置110、310、406或存储器裸片200的实例。

在一些实例中，测试器505可以是ATE。在515处，存储器装置510可接收可使用可包含三个或更少个层级的第一调制方案调制的信号的第一符号。

在520处，存储器装置510可接收可使用可包含三个或更少个层级的第一调制方案调制的第二符号。

在525处，存储器装置510可将第一符号和第二符号转换成与可包含至少四个层级的第二调制方案相关联的第三符号。

在530处，存储器装置510可检测可至少部分地基于转换第三符号的信号错误。

在一些实例中，信号的第一和第二符号可由存储器装置510接收，并且存储器装置可将所述两个接收到的符号转换成其它符号(例如，第三和第四符号)，使得在从存储器装置110读回数据时可以实现新的数据序列。

在一些实例中，信号的第一和第二符号可由存储器装置510接收，并且存储器装置可以识别与包含至少四个层级的第二调制方案相关联的第三符号。另外，可以至少部分地基于识别出第三符号而在信号中检测到错误。

类似于图4中的描述，在图5中，测试器505可使用PAM2信号将存储器装置110多次(例如，两次)写入以在存储器装置110中实现PAM4模式。在一些实例中，测试器505可使用PAM2信号每次向存储器装置110写入一个符号，写入多次(例如，在第一时间写入第一符号且在第二时间写入第二符号)，从而实现存储器装置110中的PAM4模式。这可通过本文所论述的任一个方法来实现。在一些实例中，PAM2模式可以写入到存储器装置110，且查找表可用于产生存储器装置110处的PAM4模式。

在一些实例中，驱动器可写入邻近层级(例如，层级0和层级1)，查找表可用于在存储器装置110中产生最大程度摆幅。即使驱动器可以提供小摆幅，查找表也可在存储器装置110内部转换层级，使得从存储器装置的角度看，仿佛写入了全摆幅的层级0和3。经转换层级可另外从存储器装置读取为层级0和3，即使层级0和1可能已经通过测试器505写入。

在一些实例中，测试器505可提供两个邻近层级，即层级0和层级1，并且测试系统可配置成供存储器装置110接收层级0和层级1。在一些实例中，即使测试器505可以提供层级0和1，存储器装置110也可接收层级2和3。因为这些是意外层级，所以存储器装置能够将此情况检测为错误。

图6示出根据本文所公开的实例的支持用于存储器装置的多层级信令的过程流600的实例。过程流600可示出测试器605和存储器装置610的功能以及它们之间的通信。在一些实例中，测试器605可以是参考图3、4和5描述的测试器305、405或505的实例。在一些实例中，存储器装置610可以是参考图1到4描述的存储器装置110、310、406或存储器裸片200的实例。在一些实例中，测试器605可以是ATE。在615处，可以配置存储器装置610的切片器。切片器可以在特定时间间隔期间比较信号的值与参考电压或参考信号，并因此至少部分地确定在所述特定时间间隔期间的信号层级(例如，信号可能为高还是为低)。

在620处，存储器装置610可接收通过多个导电线中的第一导电线传输的第一信号。第一信号可包含第一层级和第二层级，并且可使用具有三个或更少个层级的第一调制方案来调制。

在625处，存储器装置610可接收通过所述多个导电线中的第二导电线传输的第二信号。第二信号可包含第三层级和第四层级，并且可使用第一调制方案来调制。

在630处，存储器装置610可确定关于具有至少四个层级的第二调制方案的一或多个符号的信息，这可至少部分地基于接收到第一信号并接收到第二信号。存储器装置610可用于接收可使用第二调制方案调制的一或多个信号，第二调制方案可以是PAM4。

测试器605可包含每存储器装置610数据线一个PAM2驱动器，以在两个层级之间切换。通过每数据线提供一个可在两个层级之间切换的PAM2驱动器，全PAM 4数据存储可能是不可能的，因为存储器装置610可配置成接收四个层级且PAM2驱动器可提供两个层级。在一些实例中，测试器605的PAM2驱动器可能能够提供全摆幅层级，并且可提供全摆幅层级，例如层级0和层级3。

在图6的一些实例中，测试器605的PAM2驱动器可提供邻近层级。在此类实例中，包含三个或更多个层级的调制方案可配置有第一层级(例如，最低层级)、第二层级(例如，较低的中间层级)、第三层级(例如，较高的中间层级)或第四层级(例如，最高层级)。PAM2驱动器可配置成产生使用与包含三个或更多个层级的调制方案相关联的层级或符号的任何组合的PAM2信号。在此实例中，存储器装置610可包含切片器，其可确定信号是高还是低。在一些实例中，存储器装置610可包含用于PAM2信令或PAM4信令的两个切片器。在一些实例中，存储器装置切片器可以通过改变存储器装置切片器的参考电压或参考信号来调整，使得它可以确定信号被调制到什么层级，包含区别第一层级和第二层级、第二层级和第三层级或第三层级和第四层级。

在一些实例中，PAM2驱动器可能无法提供全摆幅层级，但是可以提供近邻近层级，例如层级0和层级1、层级0和层级2及层级2和层级3。即使测试器605可能无法提供PAM4信号，也可以非常精确且可靠地测试和表征每一范围。

在一些实例中，即使PAM2驱动器能够提供两个层级，PAM2驱动器的不同测试器信道也可以编程成提供不同层级。在一些实例中，测试器405能够在层级0和层级3之间切换，并且不同层级可用于不同数据线。存储器装置610的第一数据引脚DQ1可用于受害者信号(例如，在典型性能条件下载送数据的信号)，而第二数据引脚DQ0和第三数据引脚DQ2可用于侵害者信号(例如，配置成出于测试目的而干扰相邻信号的信号)。在此实例中，三个测试器信道可与三个数据线一起使用。

两个测试器信道可以组合成单个测试器信道，以提供具有双重传输线的四个层级。在一些实例中，可以采用数据掩模向存储器装置610写入PAM2数据的两个或更多个遍次来写入PAM4数据。测试器605可向存储器装置406传输一些位，它们可写入到存储器装置610中。在一些情况下，位可以使用PAM2信令写入多个遍次，但是信令可以读取为PAM4信令。在一些实例中，第一位可以写入到存储器装置610，接着测试器层级可以改变，且下一个位可以写入到存储器装置610，这下一个位可以是比第一位高的层级。通过向存储器装置610写入多次(例如，向存储器装置610写入两次)，完整的PAM4数据可以写入到存储器中。尽管这可能花费更长时间来写入数据，但是可以利用多遍次写入将任何数据模式写入到存储器装置610。在一些实例中，测试器605可以在安静阶段期间的测试回合内改变层级。这可用于首先写入层级0和1，然后写入层级2和3。

图7示出根据本文所公开的实例的支持用于存储器装置的多层级信令的过程流700的实例。过程流700可示出测试器705和存储器装置710的功能以及它们之间的通信。在一些实例中，测试器705可以是参考图3、4和5描述的测试器305、405或505的实例。在一些实例中，存储器装置710可以是参考图1到4描述的存储器装置110、310、406或存储器裸片200的实例。在一些实例中，测试器705可以是ATE，并且可包含至少一驱动器。图7可包含三态驱动器。在715处，存储器装置710可从驱动器接收可包含第一层级、第二层级和第三层级的第一信号，所述第一信号可使用具有三个或更少个层级的第一调制方案来调制。

在720处，存储器装置710可从驱动器接收可包含第四层级及来自可包含第一层级、第二层级和第三层级的集合中的两个层级的第二信号。另外，第二信号可使用第一调制方案来调制。

在725处，存储器装置710可确定关于可包含至少四个层级且可以是PAM4的第二调制方案的一或多个符号的信息。确定关于第二调制方案的所述一或多个符号的信息可至少部分地基于接收第一层级、第二层级、第三层级、第四层级及选自所述集合的所述两个层级，存储器装置可用于接收使用第二调制方案调制的一或多个信号。

在一些实例中，驱动器可以是三态驱动器，其可用于产生三个层级。在此实例中，本文中所描述的任一个技术可以结合三态驱动器采用。三态驱动器的所述三个层级可包含高层级、低层级以及可处于高层级和低层级之间的中间层级。在一些实例中，可以决定使用PAM4信令的四个层级中的哪三个层级来进行测试。在一些实例中，第一测试可采用第一层级、第二层级和第三层级。第二测试可采用与第一测试不同的层级(例如，第二层级、第三层级和第四层级)。使用三态驱动器的测试可以采用层级的任何组合。不同测试可以使用不同层级，直到可以提供适当量的组合来测试存储器装置406的输入(例如，测试PAM4输入)为止。有利地，PAM4输入可以使用三个层级在两个遍次中捕捉，其中使用邻近层级或两个层级，可以通过三个遍次来实现PAM4输入。

图8示出根据本文所公开的实例的支持用于存储器装置的多层级信令的过程流800的实例。过程流800可示出测试器805和存储器装置810的功能以及它们之间的通信。在一些实例中，测试器805可以是参考图3、4和5描述的测试器305、405或505的实例。在一些实例中，存储器装置510可以是参考图1到4描述的存储器装置110、310、406或存储器裸片200的实例。在一些实例中，测试器805可以是ATE，并且可包含至少第一和第二驱动器。在815处，存储器装置810可在存储器装置的引脚处从第一驱动器通过第一导电线或测试器信道接收可使用具有三个或更少个层级的第一调制方案调制的第一信号。

在820处，存储器装置810可在存储器装置的引脚处从第二驱动器通过第二导电线接收可使用具有三个或更少个层级的第一调制方案调制的第二信号。

在825处，存储器装置810可确定关于可具有至少四个层级的第三调制方案的一或多个符号的信息，这可至少部分地基于从第一驱动器接收到第一信号并从第二驱动器接收到第二信号。在一些实例中，第一信号和第二信号可以在同一持续时间期间接收。

在图8的一些实例中，第一和第二驱动器可以是PAM2驱动器，它们可用作PAM4驱动器，通过使用现有PAM2测试器信道向存储器装置110的单个数据线进行传输。在一些实例中，双重传输线或三重传输线可以与所述两个P2驱动器和现有测试器信道一起采用。存储器装置的驱动器、测试器信道和数据线的配置可取决于测试器信道的能力。例如，测试器信道可以是输入/输出或输入或输出。在一些实例中，每一测试器信道可以是输入或输出，且可以采用三重传输线配置。在此实例中，其中两个测试器信道可以向存储器装置406提供PAM4输入，且其中一个、两个或三个测试器信道可用于从存储器装置406接收信号。在一些实例中，测试器805可以是双向的。在此实例中，可以紧靠着测试器805的比较器添加另一驱动器，或者另外或替代地，可以紧靠着测试器805的驱动器添加额外比较器。在这些实例中，在读取操作期间，可以平行设置比较器。在一些实例中，可以结合三重传输线的使用紧靠着比较器和驱动器两者添加额外驱动器。在图8中，测试器信道可以在测试器805中进行传输和接收两者。

在一些实例中，PAM2测试器信道可用于产生配置成造成对跨其它导电线传送的一或多个受害者信号的干扰的侵害者信号。使用侵害者信号和受害者信号，测试器405能够测试存储器装置406在不利条件下的性能。在一些实例中，存储器装置110的DQ1数据引脚可接收PAM4测试器信道，且由存储器装置110接收的其它测试器信道可以是PAM2测试器信道。在测试器信道上传输的PAM2信号可由存储器装置接收为全摆幅层级，且PAM4测试器信道信令可在存储器装置处接收为受害者层级，使得可以任意地用任何层级编程任何序列，从而向存储器装置406提供适当的符号。在一些实例中，全摆幅层级可以是存储器装置能够接收的最高和最低层级或测试器信道可配置成向存储器装置传输的最高和最低层级。因为侵害者测试器信道可由最大所允许摆幅驱动，所以可能会对受害者测试器信道产生最大程度的串扰。在一些实例中，由于ISI的影响，受害者测试器信道的最坏情况的串扰可能不清楚。在一些情况下，使用包含三个或更多个层级的调制方案调制的信号可用作受害者信号。

图9示出根据本文所公开的实例的流程图，其示出支持用于存储器装置的多层级信令的一或多种方法900。方法900的操作可由本文中所描述的存储器装置或其组件实施。例如，方法900的操作可由参考图1到8所描述的存储器装置执行。在一些实例中，存储器装置可执行一组指令来控制存储器装置的功能元件执行所描述的功能。另外或替代地，存储器装置可使用专用硬件执行所描述的功能的各方面。

在905处，存储器装置可接收使用包含三个或更少个层级的第一调制方案调制的信号的第一符号和第二符号。905的操作可根据本文所描述的方法执行。在一些实例中，905的操作的各方面可由参考图1到8所描述的存储器装置执行。

在910处，存储器装置可基于信号的第一符号和第二符号而转换与包含至少四个层级的第二调制方案相关联的第三符号。910的操作可根据本文所描述的方法执行。在一些实例中，910的操作的各方面可由参考图1到8所描述的存储器装置执行。

在915处，存储器装置可基于转换第三符号而检测信号中的错误。915的操作可根据本文所描述的方法执行。在一些实例中，915的操作的各方面可由参考图1到8所描述的存储器装置执行。

在一些实例中，本文中所描述的设备可执行一或多种方法，例如方法900。所述设备可包含用于以下的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：接收使用包含三个或更少个层级的第一调制方案调制的信号的第一符号和第二符号，基于信号的第一符号和第二符号而识别与包含至少四个层级的第二调制方案相关联的第三符号，以及基于识别出第三符号而检测信号中的错误。

本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可进一步包含用于以下的操作、特征、构件或指令：接收第一调制方案的所述至少一个符号和第二调制方案的所述至少一个符号之间的第二映射，其中转换第三符号可基于第二映射。

在本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，接收信号可进一步包含用于通过存储器装置的一组引脚接收一组信号的操作、特征、构件或指令，其中所述一组信号包含所述信号，且检测错误可进一步包含用于确定通过所述一组引脚接收到的所述一组中的每一信号是否包含一或多个错误的操作、特征、构件或指令。

本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可进一步包含用于以下的操作、特征、构件或指令：向测试器传输指示基于转换第三符号而在信号中检测到错误的消息。

图10示出根据本文所公开的实例的流程图，其示出支持用于存储器装置的多层级信令的一或多种方法1000。方法1000的操作可由本文中所描述的存储器装置或其组件实施。例如，方法1000的操作可由参考图1到8所描述的存储器装置执行。在一些实例中，存储器装置可执行一组指令来控制存储器装置的功能元件执行所描述的功能。另外或替代地，存储器装置可使用专用硬件执行所描述的功能的各方面。

在1005处，存储器装置可通过存储器装置接收经一组导电线中的第一导电线传输的第一信号，第一信号包含第一层级和第二层级且使用具有三个或更少个层级的第一调制方案调制。1005的操作可根据本文所描述的方法执行。在一些实例中，1005的操作的各方面可由参考图1到8所描述的存储器装置执行。

在1010处，存储器装置可通过存储器装置接收经所述一组导电线中的第二导电线传输的第二信号，第二信号包含第三层级和第四层级且使用第一调制方案调制。1010的操作可根据本文所描述的方法执行。在一些实例中，1010的操作的各方面可由参考图1到8所描述的存储器装置执行。

在1015处，存储器装置可通过存储器装置基于接收到第一信号并接收到第二信号而确定关于具有至少四个层级的第二调制方案的一或多个符号的信息，存储器装置可用于接收使用第二调制方案调制的一或多个信号。1015的操作可根据本文所描述的方法执行。在一些实例中，1015的操作的各方面可由参考图1到8所描述的存储器装置执行。

在一些实例中，本文中所描述的设备可执行一或多种方法，例如方法1000。所述设备可包含用于以下的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：通过存储器装置从驱动器接收经一组导电线中的第一导电线传输的第一信号，第一信号包含第一层级和第二层级且使用具有三个或更少个层级的第一调制方案调制；通过存储器装置从驱动器接收经所述一组导电线中的第二导电线传输的第二信号，第二信号包含第三层级和第四层级且使用第一调制方案调制；以及通过存储器装置基于接收到第一信号并接收到第二信号而确定关于具有至少四个层级的第二调制方案的一或多个符号的信息，存储器装置可用于接收使用第二调制方案调制的一或多个信号。

本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可进一步包含用于以下的操作、特征、构件或指令：通过存储器装置从驱动器经所述一组导电线中的第三导电线接收包含第一层级、第二层级、第三层级或第四层级中的至少一个的第三信号，其中确定关于第二调制方案的所述一或多个符号的信息可基于通过第三导电线接收到第三信号。

在本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，第一层级、第二层级、第三层级和第四层级对应于第二调制方案的至少四个不同层级。

在本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，第一层级和第二层级是第一调制方案中的第一组邻近层级，且第三层级和第四层级是第一调制方案中的第二组邻近层级。

在本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，第一层级和第二层级是第一调制方案中的第一组邻近层级，且第三层级和第四层级是第一调制方案中的第二组邻近层级，其中第一组中的至少一个层级包含在第二组中。

在本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，第一信号的第一层级和第二层级包含与第一调制方案或第二调制方案相关联的全摆幅层级。

在本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，第二信号使用第二调制方案调制。

本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可进一步包含用于以下的操作、特征、构件或指令：检测第一信号对第二信号的干扰，其中第一信号可用于在其它导电线上引发信号。

在本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，第一层级和第二层级包括与第二调制方案相关联的全摆幅层级，且第三层级和第四层级是第一调制方案中在第一层级和第二层级之间的邻近层级。

图11示出根据本文所公开的实例的流程图，其示出支持用于存储器装置的多层级信令的一或多种方法1100。方法1100的操作可由本文中所描述的存储器装置或其组件实施。例如，方法1100的操作可由参考图1到8所描述的存储器装置执行。在一些实例中，存储器装置可执行一组指令来控制存储器装置的功能元件执行所描述的功能。另外或替代地，存储器装置可使用专用硬件执行所描述的功能的各方面。

在1105处，存储器装置可通过存储器装置从驱动器接收包含第一层级、第二层级和第三层级且使用具有三个或更少个层级的第一调制方案调制的第一信号。1105的操作可根据本文所描述的方法执行。在一些实例中，1105的操作的各方面可由参考图1到8所描述的存储器装置执行。

在1110处，存储器装置可通过存储器装置从驱动器接收包含第四层级及来自包含第一层级、第二层级和第三层级的集合中的两个层级的第二信号，第二信号使用第一调制方案调制。1110的操作可根据本文所描述的方法执行。在一些实例中，1110的操作的各方面可由参考图1到8所描述的存储器装置执行。

在1115处，存储器装置可通过存储器装置基于接收到第一层级、第二层级、第三层级、第四层级以及选自所述集合的所述两个层级而确定关于具有至少四个层级的第二调制方案的一或多个符号的信息，存储器装置可用于接收使用第二调制方案调制的一或多个信号。1115的操作可根据本文所描述的方法执行。在一些实例中，1115的操作的各方面可由参考图1到8所描述的存储器装置执行。

在一些实例中，本文中所描述的设备可执行一或多种方法，例如方法1100。所述设备可包含用于以下的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：通过存储器装置从驱动器接收包含第一层级、第二层级和第三层级且使用具有三个或更少个层级的第一调制方案调制的第一信号；通过存储器装置从驱动器接收包含第四层级及来自包含第一层级、第二层级和第三层级的集合中的两个层级的第二信号，第二信号使用第一调制方案调制；以及通过存储器装置基于接收到第一层级、第二层级、第三层级、第四层级及选自所述集合的所述两个层级而确定关于具有至少四个层级的第二调制方案的一或多个符号的信息，存储器装置可用于接收使用第二调制方案调制的一或多个信号。

在本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，第一信号和第二信号包含相同层级中的至少两个。

在本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，第一信号和第二信号共同包括与第二调制方案相关联的全摆幅层级。

在本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，第一信号包含与第二调制方案相关联的至少一全摆幅层级。

在本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，第一信号包含第一调制方案中的邻近层级，且第二信号包含第一调制方案中的邻近层级。

图12示出根据本文所公开的实例的流程图，其示出支持用于存储器装置的多层级信令的一或多种方法1200。方法1200的操作可由本文中所描述的存储器装置或其组件实施。例如，方法1200的操作可由参考图1到8所描述的存储器装置执行。在一些实例中，存储器装置可执行一组指令来控制存储器装置的功能元件执行所描述的功能。另外或替代地，存储器装置可使用专用硬件执行所描述的功能的各方面。

在1205处，存储器装置可在存储器装置的引脚处从第一驱动器通过第一导电线接收使用具有三个或更少个层级的第一调制方案调制的第一信号。1205的操作可根据本文所描述的方法执行。在一些实例中，1205的操作的各方面可由参考图1到8所描述的存储器装置执行。

在1210处，存储器装置可在存储器装置的引脚处从第二驱动器通过第二导电线接收使用具有三个或更少个层级的第一调制方案调制的第二信号。1210的操作可根据本文所描述的方法执行。在一些实例中，1210的操作的各方面可由参考图1到8所描述的存储器装置执行。

在1215处，存储器装置可通过存储器装置基于从第一驱动器接收到第一信号并从第二驱动器接收到第二信号而确定关于具有至少四个层级的第三调制方案的一或多个符号的信息。1215的操作可根据本文所描述的方法执行。在一些实例中，1215的操作的各方面可由参考图1到8所描述的存储器装置执行。

在一些实例中，本文中所描述的设备可执行一或多种方法，例如方法1200。所述设备可包含用于以下的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：通过存储器装置从第一驱动器经第一导电线接收使用具有三个或更少个层级的第一调制方案调制的第一信号；通过存储器装置从第二驱动器经第二导电线接收使用具有三个或更少个层级的第一调制方案调制的第二信号；以及通过存储器装置基于从第一驱动器接收到第一信号并从第二驱动器接收到第二信号而确定关于具有至少四个层级的第三调制方案的一或多个符号的信息。

本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可进一步包含用于以下的操作、特征、构件或指令：在存储器装置的引脚处从第三驱动器通过第三导电线接收使用具有三个或更少个层级的第一调制方案调制的第三信号；以及通过存储器装置部分地基于接收到第一、第二和第三信号而确定关于第三调制方案的所述一或多个符号的信息。

在本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，第一导电线、第二导电线和第三导电线中的至少两个配置成在存储器装置处接收信令，且第一导电线、第二导电线和第三导电线中的至少另一个配置成从存储器装置传输信息。

在本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，第一和第二导电线是去往存储器装置的输入线，且第一导电线、第二导电线和第三导电线分别是进出存储器装置的输入和输出线。

在本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，第一信号包含在第一调制方案中可彼此邻近的第一层级和第二层级，其中第二信号包含第三层级，且其中第三信号包含第四层级，并且第三层级和第四层级包含与第三调制方案相关联的全摆幅层级。

在本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，第一层级和第二层级不同于第三层级和第四层级。

在本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，第一层级或第二层级中的一个与第三层级或第四层级中的一个相同。

本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可进一步包含用于以下的操作、特征、构件或指令：基于在第一导电线上接收到第一信号并在第二导电线上接收到第二信号，在同一持续时间期间接收第一信号和第二信号。

在本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例中，第一信号包含在第一调制方案中可彼此邻近的第一层级和第二层级，且第二信号包含第三层级和第四层级，其中第三和第四层级包含与第三调制方案相关联的全摆幅层级。

应注意，本文中所描述的方法描述了可能的实施方案，且操作和步骤可重新布置或者被修改，并且其它实施方案是可能的。此外，可组合来自两个或更多个方法的方面。

可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。例如，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号示出为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中总线可具有多种位宽度。

术语“电子连通”、“导电接触”、“连接”和“耦合”可以指组件之间支持信号在组件之间流动的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，那么组件被视为彼此电子连通(或彼此导电接触，或彼此连接，或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子连通(或彼此导电接触，或彼此连接，或彼此耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是可包含例如开关、晶体管或其它组件等中间组件的间接导电路径。在一些情况下，可例如使用例如开关或晶体管等一或多个中间组件中断所连接组件之间的信号流动一段时间。

术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在开路关系中，信号当前无法通过导电路径在组件之间传送，在闭路关系中，信号能够通过导电路径在组件之间传送。当例如控制器的一组件将其它组件耦合在一起时，那么所述组件引发允许信号通过导电路径在所述其它组件之间流动的改变，所述导电路径先前不允许信号流动。

如本文中所使用，术语“大体上”是指经修饰特征(例如由术语大体上修饰的动词或形容词)不必是绝对的但要足够接近以便获得特征的优点。

如本文中所使用，术语“电极”可以指电导体，并且在一些情况下，可以用作对存储器阵列的存储器单元或另一组件的电触点。电极可包含在存储器阵列的元件或组件之间提供导电路径的迹线、导线、导电线、导电层等等。

本文中所描述的包含存储器阵列的装置可形成于半导体衬底上，例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些情况下，衬底是半导体晶片。在其它情况下，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可通过使用包含(但不限于)磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法执行掺杂。

本文所描述的开关组件或晶体管可表示场效应晶体管(FET)，并且包括包含源极、漏极和栅极的三端装置。端子可通过导电材料(例如金属)连接到其它电子元件。源极和漏极可为导电的，且可包括经重掺杂(例如简并)半导体区。源极与漏极可由轻掺杂的半导体区或沟道间隔开。如果沟道是n型(即，大部分载体为信号)，那么FET可被称作n型FET。如果沟道是p型(例如，大部分载体为空穴)，那么FET可被称作p型FET。沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。例如，将正电压或负电压分别施加到n型FET或p型FET可导致沟道变得导电。当大于或等于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“接通”或“激活”。当小于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“断开”或“撤销激活”。

本文结合附图阐述的描述内容描述了实例配置，且并不表示可以实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示例性”是指“充当实例、例子或说明”，且不比其它实例“优选”或“有利”。详细描述包含特定细节，以便提供对所描述技术的理解。然而，这些技术可在没有这些特定细节的情况下实践。在一些例子中，以框图的形式展示众所周知的结构和装置以免混淆所描述实例的概念。

在附图中，类似组件或特征可以具有相同参考标记。此外，可通过在参考标记之后跟着长划线及区分类似组件的第二标记来区分为相同类型的各种组件。如果说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记的类似组件中的任一个，而与第二参考标记无关。

可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。例如，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。

结合本文中的公开内容所描述的各种说明性块和模块可使用经设计以执行本文中所描述的功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可为任何处理器、控制器、微控制器或状态机。处理器也可实施为计算装置的组合(例如，DSP与微处理器的组合、多个微处理器、一或多个微处理器结合DSP核心，或任何其它此类配置)。

本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果以由处理器执行的软件来实施，那么可以将功能作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体来传输。其它实例及实施方案在本公开及所附权利要求书的范围内。例如，由于软件的本质，本文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任一个的组合来实施。实施功能的特征也可物理上位于各个位置处，包含经分布以使得功能的各部分在不同物理位置处实施。并且，如本文中(包含在权利要求书中)所使用，项目的列表(例如，以例如“中的至少一个”或“中的一或多个”的短语结尾的项目的列表)中所使用的“或”指示包含性列表，使得(例如)A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(例如，A和B和C)。并且，如本文中所使用，短语“基于”不应被理解为提及一组封闭条件。例如，在不脱离本公开的范围的情况下，描述为“基于条件A”的示例性步骤可基于条件A和条件B两者。换句话说，如本文中所使用，短语“基于”应同样地解释为短语“至少部分地基于”。

计算机可读媒体包含非暂时性计算机存储装置媒体和通信媒体两者，通信媒体包含有助于将计算机程序从一个地方传递到另一地方的任何媒体。非暂时性存储媒体可以是任何可用的媒体，它可以由通用或专用计算机存取。举例来说且不加限制，非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或任何其它可用于载送或存储呈指令或数据结构形式的所要程序代码构件且可以通过通用或专用计算机或通用或专用处理器存取的非暂时性媒体。并且，任何连接被适当地称为计算机可读媒体。例如，如果软件从网站、服务器或其它远程源使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或红外、无线电和微波等无线技术传输，那么同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或红外、无线电和微波等无线技术包含在媒体的定义中。如本文中所使用，磁盘和光盘包含CD、激光光盘、光学光盘、数字多功能光盘(DVD)、软盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光以光学方式再现数据。上述各项的组合同样包含在计算机可读媒体的范围内。

提供本文中的描述使得所属领域的技术人员能够进行或使用本公开。所属领域技术人员将清楚对本公开的各种修改，且本文中所定义的一般原理可应用于其它变化形式而不会脱离本公开的范围。因此，本发明不限于本文中所描述的实例和设计，而是被赋予与本文中所公开的原理和新颖特征一致的最宽范围。