带隙基准电压源电路及电子设备

技术领域

本申请涉及一种基准电压源电路，尤其涉及一种带隙基准电压源电路及电子设备。

背景技术

随着集成电路工艺的不断进步，带隙基准源越来越广泛的应用于各种电子系统。带隙基准为系统提供了基准的电压，其性能将直接影响整个系统的工作性能。因此，要求其输出基准电压具有较低的温度系数以及较高的精度，即电路分布范围比较小、噪声小及温度系数比较小。

图1所示为电源系统中常用的自偏压带隙电压源电路，其中耗尽型NMOS管MD1和NMOS管MN2串联，并且耗尽型NMOS管MD1和NMOS管MN2之间的节点可以输出VREF电压，因此该电路具有面积小、低压启动和高电源纹波抑制比(Power Supply Rejection Ratio，PSRR)的优点。

然而，该电路也存在一些缺点，例如，由于VREF电压与制程相关且VREF节点为高阻抗，因此该带隙电压源电路需要增加缓冲器电路，来调整VREF电压到需求电压。此外，若增加缓冲器电路，将会使得此带隙电压源电路的低压和高PSRR被缓冲器电路所限制。

发明内容

鉴于上述内容，有必要提供一种带隙基准电压源电路及电子设备，本申请实施例可以产生零温度系数的基准电压，具有低压启动和高电源纹波抑制比和面积小的优点。

本申请的实施例提供一种带隙基准电压源电路，用于产生一基准电压，所述带隙基准电压源电路包括启动电路、操作放大器电路和输出电压电路：所述启动电路用于为所述带隙基准电压源电路提供参考电压，以避免所述带隙基准电压源电路工作在零状态区；所述操作放大器电路电连接所述启动电路，用于根据所述参考电压为所述输出电压电路产生工作电流；所述输出电压电路电连接所述操作放大器电路，用于接收所述工作电流，并根据所述工作电流以预设比例对所述参考电压进行放大或缩小，以得到零温度系数的基准电压。

作为一种优选方案，所述启动电路包括第一NMOS管和第二NMOS管，所述第一NMOS管的漏极电连接电源，所述第一NMOS管的栅极电连接所述第二NMOS管的栅极，所述第一NMOS管M1源极电连接所述第二NMOS管M2的漏极，所述第二NMOS管M2的源极接地。

作为一种优选方案，所述第一NMOS管的栅极与所述第二NMOS管M2的栅极之间具有第一节点，所述第一NMOS管的源极与所述第二NMOS管的漏极之间具有第二节点，所述第一节点电连接所述第二节点，所述第二节点输出所述启动电路的参考电压。

作为一种优选方案，所述操作放大器电路包括第一PMOS管和第二PMOS管，所述第一PMOS管的源极电连接所述电源，所述第一PMOS管的栅极电连接所述第二PMOS管的栅极，所述第二PMOS管的源极电连接所述电源，所述第一PMOS管的漏极电连接于所述第一PMOS管的栅极与所述第二PMOS管的栅极之间的第三节点。

作为一种优选方案，所述操作放大器电路还包括第三NMOS管、第四NMOS管和第五NMOS管，所述第二PMOS管的漏极电连接所述第三NMOS管的漏极，所述第三NMOS管的漏极电连接所述输出电压电路，所述第三NMOS管的源极电连接所述第四NMOS管的漏极，所述第四NMOS管的源极接地，所述第四NMOS管的漏极还电连接所述第五NOMS管的源极，所述第五NMOS管的漏极电连接所述第一PMOS管的漏极，所述第五NMOS管的栅极电连接所述第四NMOS管的栅极。

作为一种优选方案，所述输出电压电路包括第六NMOS管、第一电阻和第二电阻，所述第六NMOS管的栅极电连接所述第二PMOS管的漏极与所述第三NMOS管的漏极之间的第三节点，所述第六NMOS管的漏极电连接所述电源，所述第六NMOS的源极电连接所述第二电阻的第一端，所述第二电阻的第二端电连接所述第一电阻的第一端，所述第一电阻的第二端接地，所述第二电阻的第一端与所述第六NMOS管之间的第五节点作为基准电压输出端输出该基准电压。

作为一种优选方案，所述第一电阻的第一端与所述第二电阻的第二端之间的第四节点电连接所述第三NMOS管的栅极。

作为一种优选方案，所述输出电压电路包括第六NMOS管、第一电阻和第二电阻，所述第六NMOS管的栅极电连接所述第二PMOS管的漏极与所述第三NMOS管的漏极之间的第三节点，所述第六NMOS管的漏极电连接所述电源，所述第六NMOS的源极电连接所述第二电阻的第一端，所述第二电阻的第二端电连接所述第一电阻的第一端，所述第一电阻的第二端接地，所述第二电阻的第一端与所述第六NMOS管之间的第五节点电连接所述第三NMOS管的栅极，所述第二电阻与所述第一电阻之间的第四节点作为基准电压输出端输出基准电压。

作为一种优选方案，所述输出电压电路包括第六NMOS管、第一电阻、第二电阻、第三PMOS管和第四PMOS管，所述第三NMOS管的栅极电连接于所述第六NMOS管的源极与第二电阻之间的第五节点，所述第二电阻与所述第一电阻之间的第四节点作为基准电压输出端输出基准电压，所述第六NMOS管的漏极电连接所述第三PMOS管的漏极，所述第三PMOS管的栅极电连接所述第四PMOS管的栅极，所述第六NMOS管的漏极还电连接所述第三PMOS管的栅极与所述第四PMOS管之间的第六节点，所述第三PMOS管的源极电连接电源，所述第四PMOS管的源极电连接所述电源，所述第四PMOS管的漏极可以输出bias电流源。

本申请的实施例还提供一种电子设备，所述电子设备包括芯片及如上述所述的带隙基准电压源电路，所述带隙基准电压源电路电连接芯片，以为所述芯片输出基准电压。

本申请实施方式提供的带隙基准电压源电路及电子设备，通过将参考电压以预设比例进行放大或者缩小后输出基准电压，即所述带隙基准电压源电路可以产生零温度系数的基准电压。如此，本发明提供的带隙基准电压源电路，电路结构简单、抗噪声能力强，并且具有低压启动和高电源纹波抑制比的优点。

附图说明

图1为现有的带隙基准源电路的电路图。

图2为本申请一实施方式的带隙基准电压源电路的方框图。

图3为图2中带隙基准电压源电路的第一实施方式的电路图。

图4为图2中带隙基准电压源电路的第二实施方式的电路图。

图5为图2中带隙基准电压源电路的第三实施方式的电路图。

主要元件符号说明

带隙基准电压源电路 100

启动电路 10

操作放大器电路 20

输出电压电路 30

NMOS管 M1-M6

PMOS管 P1-P4

电阻 R1-R2

如下具体实施方式将结合上述附图进一步说明本申请。

具体实施方式

下面将结合本申请实施方式中的附图，对本申请实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式是本申请一部分实施方式，而不是全部的实施方式。

本申请中的术语“和/或”，是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。本文中符号“/”表示关联对象是或者的关系，例如A/B表示A或者B。

本申请实施例中，“第一”、“第二”等词汇，仅是用于区别不同的对象，不能理解为指示或暗示相对重要性，也不能理解为指示或暗示顺序。例如，第一应用、第二应用等是用于区别不同的应用，而不是用于描述应用的特定顺序，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。

在本申请实施例的描述中，“示例性的”或者“例如”等词可以用于表示作例子、例证或说明。在本申请实施例中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。

在一些可能的场景中，带隙电压源电路的参考电压与制程相关，因此该带隙电压源电路通常需要增加缓冲器电路调整参考电压到需求电压，然而也将会使得此带隙电压源电路的低压和高PSRR被缓冲器电路受到一些限制。

针对上述场景中提到的问题，为此，本申请的实施例提供一种带隙基准电压源电路，具有面积小、低压启动和高电源纹波抑制比的优点，可以产生零温度系数的基准电压。

请参阅图2，本申请的一个可能的实施例提供一种带隙基准电压源电路100。

如图2所示，以下将结合附图和实际应用场景，对本申请实施例提供的带隙基准电压源电路100进行举例说明。

本实施例中，所述带隙基准电压源电路100可以用于产生基准电压，所述带隙基准电压源电路100可以包括启动电路10、操作放大器电路20及输出电压电路30。

在具体的实现过程中，所述启动电路10可以用于为所述带隙基准电压源电路100提供启动电压或者参考电压，以避免所述带隙基准电压源电路100工作在零状态区。

所述操作放大器电路20电连接所述启动电路10，所述操作放大器电路20可以用于根据参考电压为所述输出电压电路30产生工作电流。

所述输出电压电路30可以电连接所述操作放大器电路20，所述输出电压电路30可以用于接收所述操作放大器电路20输出的工作电流，并可以根据所述工作电流以预设比例对所述参考电压进行放大或者缩小，以得到零温度系数的基准电压。

请参阅图3，图3所示为所述带隙基准电压源电路100的第一实施例的电路图。

本实施例中，所述启动电路10可以包括NMOS管M1和MOS管M2。所述NMOS管M1的漏极电连接电源V1。

所述NMOS管M1的栅极可以电连接所述NMOS管M2的栅极，所述NMOS管M1源极可以电连接所述NMOS管M2的漏极。所述NMOS管M2的源极接地。

本实施例中，所述NMOS管M1的栅极与所述NMOS管M2的栅极之间可以具有节点N1，所述NMOS管M1的源极与所述NMOS管M2的漏极之间可以具有节点N2。所述节点N1可以电连接所述节点N2。

可以理解，在一种可能实现的实施例中，所述节点N2可以输出所述启动电路10的参考电压。

可以理解，本申请实施例中，所述启动电路10输出的参考电压可以记为V

由此，所述启动电路10输出的参考电压V

其中，V

可以理解，在一些可能实现的设计中，所述阈值电压可以指在TTL或者MOSFET的传输曲线(输出电压与输入电压关系图线)中，在转折区中点对应的输入电压的值。

可以理解，在一种可能实现的方式中，所述启动电路10可以通过所述节点N2输出启动电压或者参考电压至所述操作放大器电路20。

可以理解，在一种可能的实现方式中，所述NMOS管M1可以为一种耗尽型NMOS管。

本实施例中，所述操作放大器电路20可以包括PMOS管P1、PMOS管P2、NMOS管M3、NMOS管M4和NMOS管M5。

所述PMOS管P1的源极电连接所述电源V1，所述PMOS管P1的栅极电连接所述PMOS管P2的栅极，所述PMOS管P2的源极电连接所述电源V1，所述PMOS管P1的漏极电连接于所述PMOS管P1的栅极与所述PMOS管P2的栅极之间的节点。

所述PMOS管P2的漏极可以电连接所述NMOS管M3的漏极，所述NMOS管M3的漏极可以电连接所述输出电压电路30，所述NMOS管M3的源极电连接所述NMOS管M4的漏极，所述NMOS管M4的源极接地，所述NMOS管M4的漏极还电连接所述NOMS管M5的源极，所述NMOS管M5的漏极电连接所述PMOS管P1的漏极，所述NMOS管M5的栅极电连接所述NMOS管M4的栅极。

可以理解，所述PMOS管P2的漏极与所述NMOS管M3的漏极之间具有节点N3，所述节点N3电连接所述输出电压电路30。

可以理解，本申请的实施例中，所述NMOS管M5的栅信号由该参考电压控制，该参考电压可以为接近阈值电压的零温度系数电压，因此本申请技术方案可以实现正温度系数跨导。

可以理解，本申请技术方案中，可以通过所述NMOS管M2的栅极和源极相接的特性，将所述NMOS管M1/NMOS管M2的电流做电流镜，以NMOS管M4产生bias电流提供给所述NMOS管M3/NMOS管M5使用。

在一些可能实现的设计中，所述NMOS管M5/NMOS管M3、PMOS管P1和PMOS管P2做缓冲器(buffer)使用，由此所述NMOS管M5以相对所述NMOS管M2优势的宽长比，在所述NMOS管M4的漏极端即可产生足够的漏源电压。

本申请的实施例中，所述NMOS管M4的漏源电压可以记为V

V

其中，V

本实施例中，所述输出电压电路30可以包括NMOS管M6、电阻R1和电阻R2。

所述NMOS管M6的栅极电连接所述PMOS管P2的漏极与所述NMOS管M3的漏极之间的节点N3，所述NMOS管M6的漏极电连接所述电源V1，所述NMOS管M6的源极电连接所述电阻R2的第一端，所述电阻R2的第二端电连接所述电阻R1的第一端，所述电阻R1的第二端接地，所述电阻R2的第一端与所述NMOS管M6之间的节点N5可以作为基准电压输出端VREF2输出该基准电压。

可以理解，所述电阻R1的第一端与所述电阻R2的第二端之间的节点N4可以电连接所述NMOS管M3的栅极。

可以理解，在一种可能的实现方式中，所述NMOS管M6可以为一种耗尽型NMOS管。

由此，本申请的实施例可以长通道的耗尽型NMOS管M6作为输出级，一方面可以降低NMOS管M6的栅极电压需求，另一方面还可以增加此缓冲器电路的PSRR。

此外，本申请实施例通过将利用基准电压輸出端的电压/电阻之特性，可以再产生零温度系数的基准电压，再将零温度系数的基准电压提供给芯片供电使用。

可以理解，本申请的实施例中的带隙基准电压源电路100，该电路需求最大电压路径为(V

可以理解，在另一些可能实现的场景中，例如在常溫下可以约为1～1.2V或者(V

其中，V

请参阅图4，图4所示为所述带隙基准电压源电路100的第二实施例的电路图。

本实施例与图3所示出的实施例的区别在于，如图4所示，本实施例中，所述NMOS管M3的栅极可以电连接于所述NMOS管M6的源极与电阻R2之间的节点N5，所述电阻R2与所述电阻R1之间的节点N4可以作为基准电压输出端VREF3。

可以理解，所述电阻R2与所述电阻R1之间的节点N4可以输出基准电压。本申请的实施例中可以通过将长通道的耗尽型NMOS管M6作为输出级，一方面可以降低NMOS管M6的栅极电压需求，另一方面还可以增加此缓冲器电路的PSRR。

请参阅图5，图5所示为所述带隙基准电压源电路100的第三实施例的电路图。

本实施例与图4所示出的实施例的区别在于，如图5所示，本实施例中，所述输出电压电路30可以包括NMOS管M6、电阻R1和电阻R2、PMOS管P3和PMOS管P4。

所述NMOS管M3的栅极可以电连接于所述NMOS管M6的源极与电阻R2之间的节点N5，所述电阻R2与所述电阻R1之间的节点N4可以作为基准电压输出端VREF4。即，所述节点N4可以输出基准电压。

所述NMOS管M6的漏极电连接所述PMOS管P3的漏极，所述PMOS管P3的栅极电连接所述PMOS管P4的栅极，所述NMOS管M6的漏极还电连接所述PMOS管P3的栅极与所述PMOS管P4之间的节点N6，所述PMOS管P3的源极电连接电源V1，所述PMOS管P4的源极电连接所述电源V1，所述PMOS管P4的漏极可以输出bias电流源。

在一些可能的实施例中，所述启动电路10输出的参考电压可以记为V

可以理解，所述基准电压输出端VREF2输出的基准电压V

因此，本申请的技术方案可以选择如图3所示的基准电压V

本申请的实施例还提供一种电子设备，所述电子设备可以包括带隙基准电压源电路100和芯片，所述带隙基准电压源电路100输出的基准电压可以为所述芯片供电。

上述带隙基准电压源电路100可以将该参考电压以预设比例进行放大或者缩小后输出基准电压，即所述带隙基准电压源电路100可以产生零温度系数的基准电压。如此，本发明提供的带隙基准电压源电路100，电路结构简单、抗噪声能力强，并且具有低压启动和高电源纹波抑制比的优点。

本技术领域的普通技术人员应当认识到，以上的实施方式仅是用来说明本申请，而并非用作为对本申请的限定，只要在本申请的实质精神范围之内，对以上实施例所作的适当改变和变化都落在本申请要求保护的范围之内。