显示面板和显示装置

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种显示面板和显示装置。

背景技术

随着显示技术的发展，手机、电脑、电视等具有显示功能的电子产品发挥着越来越大的作用，并逐渐成为了人们的生活和工作必需品，而在这些产品中，显示质量的好坏直接影响着画面显示的品质。

通常显示产品中设置有数据信号线、像素电路和显示元件，位于同一列的像素电路会共用数据信号线，数据信号线会依次向位于同一列的各像素电路提供数据信号，以使像素电路能够根据相应的数据信号控制显示元件进行显示，从而使得显示产品呈现出相应的显示画面。但是，当各条数据信号线两侧的像素电路的设置方式不同时，各条数据信号线上的负载量存在差异，致使各条数据信号线上的损耗量具有差异，造成显示不均的问题，尤其是对于高频驱动的显示产品，其所表现出的显示不均的问题更为明显。

发明内容

针对上述存在问题，本发明实施例提供一种显示面板和显示装置，以提高显示面板的显示均一性，尤其是能够提高高频显示面板的显示效果。

第一方面，本发明实施例提供了一种显示面板，包括：多条数据信号线和阵列排布的多个像素电路；各条所述数据信号线沿第一方向延伸且沿第二方向依次排列；其中，所述第一方向与所述第二方向交叉；

同一列的所述像素电路中，位于奇数行的各所述像素电路共用所述数据信号线，以及位于偶数行的各所述像素电路共用所述数据信号线；分别与同一列所述像素电路中奇数行的像素电路和偶数行的像素电路电连接的两条所述数据信号线分布于该列所述像素电路的相对的两侧；

其中，位于奇数行的任一所述像素电路的至少部分结构与位于偶数行的任一所述像素电路的至少部分结构关于所述第一方向镜像对称。

可选的，所述显示面板还包括：

衬底基板；

位于所述衬底基板一侧的像素电路层；所述像素电路层包括绝缘间隔的半导体层、第一金属层和第二金属层；

所述像素电路包括至少一个薄膜晶体管；所述薄膜晶体管的有源层位于所述半导体层；且位于同一列的各所述像素电路的各所述薄膜晶体管的有源层为一体结构；所述薄膜晶体管的栅极位于所述第一金属层；所述数据信号线位于所述第二金属层；

其中，位于奇数行的任一所述像素电路的所述薄膜晶体管与位于偶数行的任一所述像素电路的所述薄膜晶体管关于所述第一方向镜像对称。

可选的，所述像素电路层还包括第三金属层；所述第三金属层分别与所述半导体层、所述第一金属层和所述第二金属层绝缘间隔；

所述像素电路还包括存储电容；所述存储电容的第一极板位于所述第三金属层；所述存储电容的第二极板位于所述第一金属层；

其中，位于奇数行的任一所述像素电路中的所述存储电容与位于所述偶数行的任一所述像素电路的所述存储电容关于所述第一方向镜像对称。

可选的，所述像素电路层还包括第四金属层；所述第四金属层分别与所述半导体层、所述第一金属层和所述第二金属层绝缘间隔；

所述像素电路还包括多个连接结构；所述连接结构用于电连接所述薄膜晶体管；所述连接结构位于所述第四金属层；

其中，位于奇数行的任一所述像素电路的所述连接结构与位于所述偶数行的任一所述像素电路的所述连接结构关于所述第一方向镜像对称。

可选的，位于不同列的所述像素电路分别与不同的所述数据信号线电连接。

可选的，与不同列的所述像素电路电连接且相邻的两条所述数据信号线构成一数据信号线组；

同一所述数据信号线组的两条数据信号线电连接的所述像素电路均为奇数行的所述像素电路；或者，同一所述数据信号线组的两条数据信号线电连接的所述像素电路均为偶数行的所述像素电路。

可选的，所述显示面板还包括：多个多路分配电路、多个数据信号端子和多条时钟信号线；每个所述多路分配电路包括多个开关单元；

同一所述多路分配电路的各所述开关单元的输入端与同一所述数据信号端子电连接；同一所述多路分配电路的各所述开关单元的控制端与不同所述时钟信号线电连接；各所述多路分配电路的各所述开关单元的输出端与各条所述数据信号线一一对应电连接。

可选的，每个所述多路分配电路包括第一开关单元、第二开关单元、第三开关单元和第四开关单元；

所述第一开关单元与位于奇数行且位于奇数列的所述像素电路对应的所述数据信号线电连接；所述第二开关单元与位于偶数行且位于奇数列的所述像素电路对应的所述数据信号线电连接；所述第三开关单元与位于奇数行且位于偶数列的所述像素电路对应的所述数据信号线电连接；所述第四开关单元与位于偶数行偶数列的所述像素电路对应的所述数据信号线电连接；

其中，所述第一开关单元、所述第二开关单元、所述第三开关单元和所述第四开关单元用于在各条所述时钟信号线传输的时钟信号的控制下依次导通。

可选的，所述显示面板还包括：多个显示元件；所述显示元件与所述像素电路电连接；

共用所述数据信号线的所述像素电路电连接的所述显示元件的显示颜色相同。

可选的，所述显示元件与一所述像素电路构成一子像素；显示颜色不同的多个所述子像素构成一像素单元；

每个所述像素单元包括显示颜色为第一颜色的第一子像素、显示颜色为第二颜色的第二子像素、以及显示颜色为第三颜色的第三子像素；

依次相邻的三个所述多路分配电路中，各所述多路分配电路的第一开关单元对应的所述数据信号线分别与属于不同像素单元的所述第一子像素、所述第二子像素和所述第三子像素电连接；各所述多路分配电路的第二开关单元对应的所述数据信号线分别与属于不同像素单元的所述第三子像素、所述第一子像素和所述第二子像素电连接；各所述多路分配电路的第三开关单元对应的所述数据信号线分别与属于不同像素单元的所述第二子像素、所述第一子像素和所述第三子像素电连接；各所述多路分配电路的所述第四开关单元对应的所述数据信号线分别与属于不同像素单元的所述第三子像素、所述第二子像素和所述第一子像素电连接。

第二方面，本发明实施例还提供了一种显示装置，包括：上述显示面板。

本发明实施例提供的显示面板和显示装置，通过将位于同一列的像素电路中，位于奇数行的像素电路和位于偶数行的像素电路分别与不同的数据信号线电连接，且与同一列像素电路电连接的两条数据信号线分别位于该列像素电路相对的两侧，并将位于奇数行的任一像素电路与位于偶数行的任一像素电路的至少部分结构设置为关于第一方向镜像对称，以使每条数据信号线两侧的至少部分像素电路的结构保持一致，减小各条数据信号线之间的负载差异，使得各条数据信号线上的负载量趋于一致，减小各条数据信号线的损耗量差异，从而在向各像素电路写入数据信号时，能够确保由各条数据信号线传输的数据信号趋于一致，进而提高显示面板的显示均一性，继而解决显示横纹的问题，尤其是能够提高高频显示面板的显示效果。

附图说明

图1是本发明实施例提供的一种显示面板的结构示意图；

图2是本发明实施例提供的又一种显示面板的结构示意图；

图3是本发明实施例提供的一种像素电路的俯视结构示意图；

图4是本发明实施例提供一种显示面板的膜层结构示意图；

图5是本发明实施例提供的一种显示面板中半导体层的局部俯视结构示意图；

图6是本发明实施例提供的一种显示面板中第一金属层的局部俯视结构示意图；

图7是本发明实施例提供的一种显示面板中第一金属层的局部俯视结构示意图；

图8是本发明实施例提供的一种显示面板中第三金属层的局部俯视结构示意图；

图9是本发明实施例提供的一种显示面板中第四金属层的局部俯视结构示意图；

图10是本发明实施例提供的一种显示面板中像素电路的局部俯视结构示意图；

图11是本发明实施例提供的又一种显示面板的结构示意图；

图12是本发明实施例提供的又一种显示面板的结构示意图；

图13是本发明实施例提供的一种显示面板的局部结构示意图；

图14是本发明实施例提供的一种显示面板的驱动时序图；

图15是本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

正如背景技术所述，当各数据信号线两侧的像素电路结构不同时，会使给条数据信号线与其两侧的像素电路构成的耦合电容具有差异，该差异的存在致使各条数据信号线的负载量不同，在采用数据信号线传输数据信号至像素电路时，各条数据信号线上的损耗量存在差异，继而存在显示横纹的问题；尤其是在高频显示时，各条数据信号线上的损耗差异更为明显，从而影响显示面板的高频显示效果。

为解决上述技术问题，本发明实施例提供一种显示面板，该显示面板包括多条数据信号线和阵列排布的多个像素电路；各条数据信号线沿第一方向延伸且沿第二方向依次排列；其中，第一方向与第二方向交叉；同一列的像素电路中，位于奇数行的各像素电路共用数据信号线，以及位于偶数行的各像素电路共用数据信号线；分别与同一列像素电路中奇数行的像素电路和偶数行的像素电路电连接的两条数据信号线分布于该列像素电路的相对的两侧；其中，位于奇数行的任一像素电路的至少部分结构与位于偶数行的任一像素电路的至少部分结构关于第一方向镜像对称。

采用上述技术方案，通过将位于同一列的像素电路中，位于奇数行的像素电路和位于偶数行的像素电路分别与不同的数据信号线电连接，且与同一列像素电路电连接的两条数据信号线分别位于该列像素电路相对的两侧，并将位于奇数行的任一像素电路与位于偶数行的任一像素电路的至少部分结构设置为关于第一方向镜像对称，以使每条数据信号线两侧的至少部分像素电路的结构保持一致，减小各条数据信号线之间的负载差异，使得各条数据信号线上的负载量趋于一致，缩小各条数据信号线的损耗量差异，从而在向各像素电路写入数据信号时，能够确保由各条数据信号线传输的数据信号趋于一致，进而提高显示面板的显示均一性，继而解决显示横纹的问题，尤其是能够提高高频显示面板的显示效果。

需要说明的是，在本发明实施例中，位于奇数行的任一像素电路的至少部分结构与位于偶数行的任一像素电路的至少部分结构关于第一方向镜像对称，即位于奇数行的任一像素电路的部分结构与位于偶数行的任一像素电路的部分结构关于第一方向镜像对称，此处的部分结构可以为像素电路中的某一器件或某一部分器件，也可以为像素电路中用于连接各器件的信号线等，其相较于完全非镜像对称的像素电路结构来说，能够各条数据信号线之间的负载差异；或者，也可以为位于奇数行的任一像素电路的整体结构与位于偶数行的任一像素电路的整体结构关于第一方向镜像对称，此时能够使各条数据信号线上的负载量保持一致。

以上是本发明的核心思想，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。以下将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。

图1是本发明实施例提供的一种显示面板的结构示意图，如图1所示，显示面板100包括多条数据信号线20和阵列排布的多个像素电路10；其中，各条数据信号线20沿第一方向Y延伸且沿第二方向X依次排列；同一列的像素电路10中，位于奇数行的各像素电路11共用数据信号线20，以及位于偶数行的各像素电路12共用数据信号线20，且分别与同一列像素电路10中奇数行的像素电路11和偶数行的像素电路12电连接的两条数据信号线分布于该列像素电路10的相对的两侧。示例性的，像素电路列120中位于奇数行的像素电路11与数据信号线21电连接，而该像素电路列120中位于偶数行的像素电路12与数据信号线22电连接，且数据信号线21与数据信号线22分别位于像素电路列120相对的两侧。

同时，位于奇数行的任一像素电路11的至少部分结构与位于偶数行的任一像素电路12的至少部分结构关于第一方向Y镜像对称，即像素电路列110中位于奇数行的像素电路11的至少部分结构与该像素电路列110中位于偶数行的像素电路12以及其它像素电路列(120、130)中位于偶数行的像素电路12均关于第一方向Y镜像对称，以及像素电路列120中位于奇数行的像素电路11的至少部分结构与像素电路列120中位于偶数行的像素电路12以及其它像素电路列(110、130)中位于偶数行的像素电路12均关于第一方向Y镜像对称，同样的，像素电路列130中位于奇数行的像素电路11的至少部分结构与像素电路列130中位于偶数行的像素电路12以及其它像素电路列(110、120)中位于偶数行的像素电路12均关于第一方向Y镜像对称，使得位于同一行的各像素电路10的至少部分结构的设置方式相同，相邻两行的像素电路10的至少部分结构的设置方式镜像对称。此时，数据信号线21两侧像素电路10中至少部分结构的设置方式与数据信号线22两侧的像素电路10中至少部分结构的设置方式保持一致，减小数据信号线21与其两侧的像素电路10构成的耦合电容的电容量和数据信号线22与其两侧的像素电路10构成的耦合电容的电容量之间的差异，即减小数据信号线21的负载量与数据信号线22的负载量的差异。

如此，在位于同一列的像素电路10中，位于奇数行的像素电路11与位于偶数行的像素电路12分别与不同的数据信号线20(21和22)电连接，且与位于同一列的像素电路10电连接的两条数据信号线20(21和22)分别位于该列像素电路相对的两侧的同时，通过将位于奇数行的任一像素电路11与位于偶数行的任一像素电路12设置为关于第一方向，能够减小各条数据信号线20的负载量的差异，从而减小各条数据信号线20进行数据信号传输时的损耗差异，使得各像素电路10接收的数据信号能够趋于一致，改善因像素电路10接收到的数据信号的损耗情况不同，而出现显示横纹的问题，进而能够提高显示面板100的显示均一性，尤其是能够提高具有较高驱动频率的显示面板100的显示效果。

可以理解的是，当位于同一列的奇数行像素电路11与偶数行像素电路12电连接不同数据信号线20时，相邻两列像素电路10中，其中一列像素电路中位于奇数行的像素电路11与另一列像素电路中位于偶数行的像素电路12可共用数据信号20。例如，像素电路列110中位于奇数行的像素电路11可与像素电路列120中位于偶数行的像素电路12共用数据信号线22，此时能够有利于减少显示面板100中所设置的数据信号线的数量，能够提高显示面板100的开口率，有利于提高显示面板100的分辨率。

需要说明的是，图1仅为本发明实施例示例性的附图，图1中仅示例性的示出了相邻两列像素电路中，其中一列像素电路中位于奇数行的像素电路与另一列像素电路中位于偶数行的像素电路共用数据信号。而在本发明实施例中，相邻两列像素电路也可以不共用数据信号线，本发明实施例对此不做具体限定。

可选的，图2是本发明实施例提供的又一种显示面板的结构示意图，如图2所示，位于不同列的像素电路10分别与不同的数据信号线20电连接，例如像素电路列110中位于奇数行的像素电路11与数据信号线211电连接，像素电路列120中位于偶数行的像素电路12与数据信号线222电连接，像素电路列110中位于偶数行的像素电路12与数据信号线212电连接，像素电路列120中位于奇数行的像素电路12与数据信号线221电连接。如此，每条数据信号线20电连接的像素电路10的数量趋于一致，且每条数据信号线20仅电连接同一列像素电路中位于奇数行的像素电路10或者同一列像素电路中位于偶数行的像素电路10，使得各条数据信号线20电连接的像素电路10的数量较少，使得各条数据信号线20具有较小的负载量，降低各条数据信号线20上的损耗，能够准确快速地将数据信号传输至各像素电路，从而有利于对各像素电路进行充电的时间，进而在显示面板100具有较高的显示质量的前提下，满足高频驱动要求。

为便于描述，在没有特殊说明的前提下，本发明实施例均以图2示出的显示面板中数据信号线与像素电路的连接方式为例，对本发明实施例的技术方式进行示例性的说明。

可以理解的是，本发明实施例提供的像素电路可以包括有源元件和/或无源元件，有源元件可以包括晶体管等，无源元件可以包括电阻、电容等，本发明实施例对像素电路的结构不做具体限定。其中，当像素电路包括有源元件和无源元件时，位于奇数行的像素电路与位于偶数行的像素电路中的有源元件和/或无源元件关于第一方向镜像对称。

示例性的，图3是本发明实施例提供的一种像素电路的俯视结构示意图，以像素电路为7T1C(7个薄膜晶体管和1个电容)像素电路为例。如图3所示，像素电路10的7个薄膜晶体管分别为驱动晶体管M3、第一发光控制晶体管M1、数据写入晶体管M2、阈值补偿晶体管M4、初始化晶体管M5、第二发光控制晶体管M6和复位晶体管M7，1个电容为能够存储驱动晶体管M3的栅极电位的存储电容Cst，该像素电路中各薄膜晶体管和存储电容之间的连接关系、以及该像素电路的驱动时序与现有技术类似，在此不再赘述。当然，本发明实施例提供的显示面板中的像素电路的结构不限于此，还可以为其它结构。

在没有特殊说明的前提下，以下均以像素电路为7T1C像素电路为例，对本发明实施例的技术方案进行示例性的说明。

可选的，图4是本发明实施例提供一种显示面板的膜层结构示意图，结合图2和图4所示，显示面板可以包括衬底基板P10和位于衬底基板P10一侧的像素电路层P20；像素电路层P20包括绝缘间隔的半导体层P21、第一金属层P22和第二金属层P24。示例性的，像素电路层P20可以包括依次设置的半导体层P21、第一金属层P22和第二金属层P24，且半导体层P21与第一金属层P22之间设置有绝缘层，第一金属层P22与第二金属层P24之间设置有绝缘层。此时，像素电路10可以包括至少一个薄膜晶体管M，薄膜晶体管M可以包括有源层Ma和栅极Mg，该薄膜晶体管M的有源层Ma位于半导体层P21，且位于同一列的各像素电路10的各薄膜晶体管M的有源层Ma为一体结构；薄膜晶体管M的栅极Mg位于第一金属层P22；数据信号线20位于第二金属层P24；其中，位于奇数行的任一像素电路11的薄膜晶体管M与位于偶数行的任一像素电路12的薄膜晶体管M关于第一方向Y镜像对称，即位于奇数行的任一像素电路11中薄膜晶体管M的有源层与位于偶数行的任一像素电路12中薄膜晶体管M的有源层关于第一方向Y镜像对称，以及位于奇数行的任一像素电路11中薄膜晶体管M的栅极与位于偶数行的任一像素电路12中薄膜晶体管M的栅极关于第一方向Y镜像对称。

示例性的，图5是本发明实施例提供的一种显示面板中半导体层的局部俯视结构示意图，结合参考图2、图4和图5，像素电路10中薄膜晶体管M的有源层Ma位于半导体层P21，在该半导体层P21中位于同一行的各像素电路10中薄膜晶体管M的有源层Ma的结构相同，且位于同一列的各像素电路10中薄膜晶体管M的有源层Ma互联，以使的各像素电路10紧凑设计，有利于提高空间利用率，从而能够有利于提高显示面板10的分辨率；同时，通过将位于奇数行的像素电路11中薄膜晶体管M的有源层Ma与位于偶数行的像素电路12中薄膜晶体管M的有源层Ma设置为关于第一方向Y镜像对称，此时各条数据信号线20所处位置处以及数据信号线周围的各薄膜晶体管的有源层Ma的设置方式相同，使得各条数据信号线20与其所处位置处及其周围的各薄膜晶体管的有源层构成的耦合电容的电容量相同，使得各条数据信号线20的负载环境趋于一致，从而减小各条数据信号线20的充电差异，进而有利于提高显示面板100的显示效果。

图6是本发明实施例提供的一种显示面板中第一金属层的局部俯视结构示意图，结合参考图2、图4和图6，像素电路10中薄膜晶体管M的栅极Mg位于第一金属层P22，在该第一金属层P22中位于同一行的各像素电路10中薄膜晶体管M的栅极Mg的结构相同，且位于同一行的各像素电路10中具有相同功能的部分薄膜晶体管M的栅极Mg通过扫描信号线互联，以使栅极互联的薄膜晶体管M能够同时接收到扫描信号，实现像素电路10的逐行扫描；同时，通过将位于奇数行的像素电路11中薄膜晶体管M的栅极Mg与位于偶数行的像素电路12中薄膜晶体管M的栅极Mg设置为关于第一方向Y镜像对称，此时各条数据信号线20所处位置处以及数据信号线周围的各薄膜晶体管的栅极Mg的设置方式相同，使得各条数据信号线20与其所处位置处及其周围的各薄膜晶体管的栅极Mg构成的耦合电容的电容量相同，使得各条数据信号线20的负载环境趋于一致，从而减小各条数据信号线20的充电差异，进而有利于提高显示面板100的显示效果。

相应的，图7是本发明实施例提供的一种显示面板中第一金属层的局部俯视结构示意图，结合参考图2、图4和图7，由于与同一列像素电路10中位于奇数行的像素电路11电连接的数据信号线20和与同一列像素电路10中位于偶数行的像素电路12电连接的数据信号线分别位于该列像素电路10相对的两侧，且因数据信号线20通常会与像素电路10中的薄膜晶体管电连接，因此当位于奇数行的像素电路11的薄膜晶体管与位于偶数行的像素电路12的薄膜晶体管关于第一方向Y镜像对称时，在显示面板100的第二金属层P24中，位于奇数行的像素电路两侧的数据信号线的设置方式和位于偶数行的像素电路两侧的数据信号线的设置方式关于第一方向Y镜像对称，以进一步确保各条数据信号线的负载环境趋于一致，减小各条数据信号线20的充电差异，进而有利于提高显示面板100的显示效果。

此外，第二金属层P24中还包括像素电路的连接结构201和搭接结构301，且奇数行像素电路11的连接结构201和搭接结构301与偶数行像素电路12的连接结构201和搭接结构301同样关于第一方向Y镜像对称。

可选的，继续结合参考图2和图4，像素电路层P20还包括第三金属层P23；第三金属层P23分别与半导体层P21、第一金属层P22和第二金属层P24绝缘间隔；例如，第三金属层P23可以位于第一金属层P22与第二金属层P24之间，此时第三金属层P23与第一金属层P22之间设置有绝缘层，且第三金属层P23与第二金属层P24之间设置有绝缘层。此时，像素电路10还包括存储电容Cst；该存储电容Cst的第一极板C1位于第三金属层P23；存储电容Cst的第二极板C2位于第一金属层P22；其中，位于奇数行的任一像素电路10中的存储电容Cst与位于偶数行的任一像素电路10的存储电容Cst关于第一方向Y镜像对称，即位于奇数行的任一像素电路10中存储电容Cst的第一极板C1与位于偶数行的任一像素电路10中存储电容Cst的第一极板C1关于第一方向Y镜像对称，以及位于奇数行的任一像素电路10中存储电容Cst的第二极板C2与位于偶数行的任一像素电路10中存储电容Cst的第二极板C2关于第一方向Y镜像对称。

示例性的，图8是本发明实施例提供的一种显示面板中第三金属层的局部俯视结构示意图，结合参考图2、图4和图8，像素电路10中存储电容Cst的第一极板C1位于第三金属层P23，在第三金属层P23中位于同一行的各像素电路10中存储电容Cst具有相同的结构；通过将位于奇数行的像素电路11中存储电容Cst的第一极板C1与位于偶数行的像素电路12中存储电容Cst的第一极板C1设置为关于第一方向Y镜像对称，此时各条数据信号线20所处位置处以及数据信号线20周围的各存储电容Cst的第一极板C1的设置方式相同，使得各条数据信号线20与其所处位置处及其周围的各存储电容Cst的第一极板C1构成的耦合电容的电容量相同，使得各条数据信号线20的负载环境趋于一致，从而能够减小各条数据信号线20的充电差异，进而有利于提高显示面板100的显示效果。

同样的，继续结合参考图2、图4和图6，像素电路10中存储电容Cst的第二极板C2位于第一金属层P22，在该第一金属层P22中位于同一行的各像素电路10中存储电容Cst的第二极板C2具有相同的结构；通过将位于奇数行的像素电路11中存储电容Cst的第二极板C2与位于偶数行的像素电路12中存储电容Cst的第二极板C2设置为关于第一方向Y镜像对称，此时各条数据信号线20所处位置处以及数据信号线周围的各存储电容Cst的第二极板C2的设置方式相同，使得各条数据信号线20与其所处位置处及其周围的各存储电容Cst的第二极板C2构成的耦合电容的电容量相同，使得各条数据信号线20的负载环境趋于一致，从而能够减小各条数据信号线20的充电差异，进而有利于提高显示面板100的显示效果。

此外，继续结合参考图2、图4和图8，第三金属层P23中还包括屏蔽结构301和复位信号线30；其中，屏蔽结构301可用于屏蔽第一金属层P22中相应结构传输的信号与第二金属层P24中相应结构传输的信号之间的相互影响；复位信号线30用于传输复位信号，以通过相应的薄膜晶体管(例如初始化晶体管M5和复位晶体管M7)传输至像素电路10中需进行复位的节点；此时，位于奇数行的像素电路11中存储电容Cst的屏蔽结构301和复位信号线30与位于偶数行的像素电路12中存储电容Cst的屏蔽结构301和复位信号线30同样可设置为关于第一方向Y镜像对称。

可选的，图9是本发明实施例提供的一种显示面板中第四金属层的局部俯视结构示意，结合参考图2、图4和图9，像素电路层P20还包括第四金属层P25；第四金属层P25分别与半导体层P21、第一金属层P22和第二金属层P24绝缘间隔；例如，第四金属层P25可以为与第二金属层P24背离衬底基板P10的一侧，且第四金属层P25与第二金属层P24之间设置有绝缘层。此时，像素电路10还包括多个连接结构401；该连接结构401用于电连接薄膜晶体管M，且该连接结构401位于第四金属层P25；其中，位于奇数行的任一像素电路11的连接结构401与位于偶数行的任一像素电路12的连接结构401关于第一方向Y镜像对称。如此，各条数据信号线20所处位置处以及数据信号线20周围的连接结构的设置方式相同，使得各条数据信号线20与其所处位置处及其周围的连接结构构成的耦合电容的电容量相同，使得各条数据信号线20的负载环境趋于一致，从而能够减小各条数据信号线20的充电差异，进而有利于提高显示面板100的显示效果。

此外，第四金属层P25中还包括电源信号线40，该电源信号线40用于传输电源信号至相应的薄膜晶体管M以及存储电容Cst，即每条电源信号线40可与位于同一列的至少部分像素电路10的薄膜晶体管M和存储电容Cst电连接，例如可以使同一列像素电路10中位于奇数行的各像素电路11共用一条电源信号线40，以及同一列像素电路10中位于偶数行的各像素电路12共用一条电源信号线40，且与同一列像素电路电连接的两条电源信号线40同样可以位于该列像素电路相对的两侧。此时，由于位于奇数行的像素电路11的薄膜晶体管M和存储电容Cst与位于偶数行的像素电路12的薄膜晶体管M和存储电容Cst关于第一方向Y镜像对称，使得在显示面板100的第四金属层P25中，位于奇数行的像素电路两侧的电源信号线40的设置方式和位于偶数行的像素电路两侧的电源信号线40的设置方式关于第一方向Y镜像对称，使得各数据信号线20所在位置处以及其周围的电源信号线40的设置方式相同，使得各条数据信号线20与其所处位置处及其周围的电源信号线40构成的耦合电容的电容量相同，使得各条数据信号线20的负载环境趋于一致，从而减小各条数据信号线20的充电差异，进而有利于提高显示面板100的显示效果。同时，通过将数据信号线20设置于第二金属层P24，并将电源信号线40设置于第四金属层P25，能够在垂直于衬底基板P10的方向上数据信号线20与电源信号线40相互交叠，从而能够减小数据信号线20和电源信号线40在第一方向Y和第二方向X构成的平面上的占用面积，从而有利于提高显示面板100的分辨率。

除此之外，显示面板中还设置有相应的过孔，不同膜层之间的器件结构通过过孔实现电连接，因此电连接位于奇数行的像素电路中各器件结构的过孔为位于偶数行的像素电路中各器件结构的过孔同样可以关于第一方向镜像对称。此时，如图10所示，位于奇数行的像素电路11的整体结构与位于偶数行的像素电路12的整体结构关于第一方向Y镜像对称，使得各数据信号线能够具有相同的负载环境。

需要说明的是，图2仅为本发明实施例示例性的附图，当位于不同列的像素电路10电连接不同的数据信号线20时，相邻两像素电路列中，与其中一像素电路列110中位于奇数行的像素电路11电连接的数据信号线211和与另一像素电路列120中位于偶数行的像素电路12电连接的数据信号线222相邻；而在本发明实施例中还可以为其它设置方式，本发明实施例对此不做具体限定。

可选的，与不同列的像素电路电连接且相邻的两条数据信号线构成一数据信号线组；同一所述数据信号线组的两条数据信号线电连接的像素电路均为奇数行的像素电路；或者，同一数据信号线组的两条数据信号线电连接的像素电路均为偶数行的像素电路。

示例性的，图11是本发明实施例提供的又一种显示面板的结构示意图，如图11所示，位于相邻的像素电路列110与像素电路列120之间的两条数据信号线211和221属于同一数据信号线组，且数据信号线211与像素电路列110中位于奇数行的像素电路11电连接，以及数据信号线221与像素电路列120中位于奇数行的像素电路11电连接，使得相邻的像素电路列110与像素电路列120之间的两条数据信号线211和221电连接的像素电路10均为奇数行的像素电路11；同样的，位于相邻的像素电路列120与像素电路列130之间的两条数据信号线222和232属于同一数据信号线组，且数据信号线222与像素电路列120中位于偶数行的像素电路12电连接，以及数据信号线232与像素电路列130中位于偶数行的像素电路12电连接，使得相邻的像素电路列120与像素电路列130之间的两条数据信号线222和232电连接的像素电路10均为偶数行的像素电路12。

可选的，图12是本发明实施例提供的又一种显示面板的结构示意图，如图12所示，显示面板100中还包括多个显示元件50；显示元件50与像素电路电连接，以通过像素电路驱动显示元件50进行显示；其中，共用数据信号线20的像素电路电连接的显示元件50的显示颜色相同。

示例性的，显示面板100中可以包括第一颜色的显示元件51、第二颜色的显示元件52和第三颜色的显示元件53；其中，位于同一列的第一颜色的显示元件51和第二颜色的显示元件52分别与电连接不同的数据信号线20的像素电路电连接，且同一列的第一颜色的显示元件51可以均位于奇数行或均位于偶数行，以及同一列的第二颜色的显示元件52可以均位于偶数行或均位于奇数行；同时，位于同一列的第三颜色的显示元件53中位于奇数行的第三颜色的显示元件可以与位于奇数行的像素电路电连接，位于偶数行的第三颜色的显示元件53可以与位于偶数行的像素电路电连接。

由于不同颜色的显示元件达到相同显示亮度所需的数据信号的电压具有差异，通过使显示颜色相同的显示元件电连接的像素电路共用数据信号线，而显示颜色不同的显示元件电连接的像素电路与不同的数据信号线电连接，能够防止各共用数据信号线的各像素电路写入数据信号线时，产生大幅度的电压跳变，而影响充电电量和充电时间，从而能够确保各数据信号准确地写入至各像素电路，使得各像素电路驱动各显示元件准确显示出相应的颜色和亮度，进而能够提高显示面板的显示效果。

可选的，图13是本发明实施例提供的一种显示面板的局部结构示意图，结合图12和图13所示，显示面板100还包括多个多路分配电路60、多个数据信号端子DATA和多条时钟信号线70，且多路分配电路60、数据信号端子DATA以及时钟信号线70均位于显示面板100的非显示区102，而像素电路、显示元件50以及数据信号线20均位于显示面板100的显示区101；每个多路分配电路60包括多个开关单元61；同一多路分配电路60的各开关单元61的输入端与同一数据信号端子DATA电连接；同一多路分配电路60的各开关单元61的控制端与不同时钟信号线70电连接，使得不同时钟控制信号线70传输的时钟信号能够控制同一多路分配电路60的各开关单元61分时导通；各多路分配电路60的各开关单元61的输出端与各条数据信号线20一一对应电连接。如此，通过在显示面板100中设置多路分配电路60，能够使多条数据信号线20共用同一数据信号端子DATA，能够有利于减少显示面板100的非显示区102中所设置的数据信号端子DATA的数量。

需要说明的是，本发明实施例提供的显示面板中每个多路分配电路60可以包括多个开关单元61，即可以包括两个或两个以上的开关单元61，本发明实施例对每个多路分配电路60中开关单元61的数量不做具体限定。同时，图13中仅示例性的示出了每个开关单元61包括一个晶体管，而在本发明实施例中每个开关单元61可以包括一个或多个开关器件，本发明实施例对此不做具体限定。

可选的，继续结合参考图12和图13，每个多路分配电路60包括第一开关单元T1、第二开关单元T2、第三开关单元T3和第四开关单元T4，且第一开关单元T1、第二开关单元T2、第三开关单元T3和第四开关单元T4用于在各条时钟信号线70传输的时钟信号的控制下依次导通。其中，第一开关单元T1与位于奇数行且位于奇数列的像素电路对应的数据信号线20(D11、D21、D31)电连接；第二开关单元T2与位于偶数行且位于奇数列的像素电路对应的数据信号线20(D12、D22、D32)电连接；第三开关单元T2与位于奇数行且位于偶数列的像素电路对应的数据信号线20(D13、D23、D33)电连接；第四开关单元T4与位于偶数行偶数列的像素电路对应的数据信号线20(D14、D24、D34)电连接。

示例性的，图14是本发明实施例提供的一种显示面板的驱动时序图，结合参考图13和图14，在逐行向各像素电路提供扫描信号(S1、S2、S3和S4)时，与各多路分配电路60中第一开关单元T1电连接的时钟信号线71传输的时钟信号NUX1的控制下导通，使得各数据信号端子DATA处的数据信号依次通过导通的第一开关单元T1和与第一开关单元T1电连接的数据信号线20(D11、D21、D31)传输至对应的奇数行奇数列的像素电路；与各多路分配电路60中第二开关单元T2电连接的时钟信号线72传输的时钟信号NUX2的控制下导通，使得各数据信号端子DATA处的数据信号依次通过导通的第二开关单元T2和与第二开关单元T2电连接的数据信号线20(D12、D22、D32)传输至对应的偶数行奇数列的像素电路；与各多路分配电路60中第三开关单元T3电连接的时钟信号线73传输的时钟信号NUX3的控制下导通，使得各数据信号端子DATA处的数据信号依次通过导通的第三开关单元T3和与第三开关单元T3电连接的数据信号线20(D13、D23、D33)传输至对应的奇数行偶数列的像素电路；与各多路分配电路60中第四开关单元T4电连接的时钟信号线74传输的时钟信号NUX4的控制下导通，使得各数据信号端子DATA处的数据信号依次通过导通的第四开关单元T4和与第四开关单元T4电连接的数据信号线20(D14、D24、D34)传输至对应的偶数行偶数列的像素电路；如此，能够一一对应地将数据信号写入至各行各列像素电路中，使得各像素电路能够根据其接收到的数据信号驱动对应的显示元件50进行显示。

可选的，继续结合参考图12和图13，每个显示元件50与一像素电路电连接，且相互电连接的显示元件50和像素电路构成一子像素500，而显示颜色不同的多个子像素500构成一像素单元；此时，每个像素单元可以包括显示颜色为第一颜色的第一子像素510、显示颜色为第二颜色的第二子像素520、以及显示颜色为第三颜色的第三子像素530。此时，依次相邻的三个多路分配电路61、62、63中，各多路分配电路(61、62、63)的第一开关单元T1对应的数据信号线(D11、D21、D31)分别与属于不同像素单元的第一子像素510、第二子像素520和第三子像素530电连接；各多路分配电路(61、62、63)的第二开关单元T2对应的数据信号线(D12、D22、D32)分别与属于不同像素单元的第三子像素530、第一子像素510和第二子像素520电连接；各多路分配电路(61、62、63)的第三开关单元T3对应的数据信号线(D13、D23、D33)分别与属于不同像素单元的第二子像素520、第一子像素510和第三子像素530电连接；各多路分配电路(61、62、63)的第四开关单元T4对应的数据信号线(D14、D24、D34)分别与属于不同像素单元的第三子像素530、第二子像素520和第一子像素510电连接。

如此，在各多路分配电路(61、62、63)的第一开关单元T1导通时，能够分别向不同颜色的子像素写入数据信号，以防因所写入的数据信号仅为其中一种颜色的子像素对应的数据信号，而出现显示异常，从而能够进一步提高显示面板的显示效果；同样的，对于各多路分配电路(61、62、63)的第二开关单元T2、第三开关单元T3和第四开关单元T4的导通情况均与第一开关管T1导通时的情况类似，在此不再赘述。

基于同一发明构思，本发明实施例还提供一种显示装置，该显示装置包括：本发明实施例提供的显示面板。因此，该显示装置包括本发明实施例提供的显示面板的技术特征，能够达到本发明实施例提供的显示面板的有益效果，相同之处可参考上述对本发明实施例提供的显示面板的描述，在此不再赘述。

示例性的，图15是本发明实施例提供的一种显示装置的结构示意图，如图15所示，该显示装置200包括本发明实施例提供的显示面板100，该显示装置200可为手机、平板电脑、车载产品、智能可穿戴设备(例如，智能手表)以及本领域技术人员可知的其他类型的显示装置，本发明实施例对此不作限定。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。