一种芯片性能分析方法及装置

技术领域

本发明属于集成电路领域，特别是一种芯片性能分析方法及装置。

背景技术

随着超大规模集成电路的高速发展，芯片的集成度不断提高，特征尺寸不断减小。芯片不仅向更小的外型尺寸发展，芯片的复杂度也日益增大，对芯片性能的要求也越来越高，不仅要验证其功能是否能够完全实现，还要验证其性能指标是否达到设计要求，这里的性能指标通常指的是芯片端口速率特性、延迟特性和丢包率、误码率等关键性能指标，以及芯片的输入输出时钟质量指标。

在芯片整个开发流程中，对芯片性能的优化可从架构层面以及前端设计等层面入手。架构层面的性能优化可通过构建system C模型+TLM模型(即Transaction LevelModeling，事务级建模)来进行评估，在芯片开发早期对架构进行合理的优化，可以为后续RTL(即Register Transfer Level，寄存器转换级电路)设计指明方向，节省研发时间，但是对建立模型的准确性要求较高；前端设计层面的优化需要构建测试用例，通过仿真分析设计电路的各项性能指标，找出具体的瓶颈模块，利用修改设计的方式提升性能。目前市场上流行的SOC(即System on Chip，系统级芯片)性能分析工具有Vivado、Verdi等。相比于system C+TLM模型，前端RTL设计更能真实的反映当前系统性能状况。

由上可见，在芯片性能优化分析过程中，如何使用更合理的方案实现芯片性能的快速优化，并通过对芯片性能的快速分析，这是一个亟待解决的问题。

发明内容

本发明的目的是提供一种芯片性能分析方法及装置，以解决现有技术中的不足，它通过提出一种新的芯片性能分析方法，大大降低了芯片性能分析的成本，并且提高芯片性能分析效率。

本申请的一个实施例提供了一种芯片性能分析方法，应用于芯片测试平台，所述方法包括：

获取待测芯片的属性参数以及三维结构；

根据待测芯片的属性参数，构建建模层、加载层、测试层以及待测芯片性能分析层；

对所述建模层、所述加载层、所述测试层以及所述待测芯片性能分析层进行编译，得到可执行脚本文件；

采集所述待测芯片的目标性能数据，根据所述三维结构生成有限元模型，并加载所述可执行脚本文件，确定目标性能分析模型；

根据所述目标性能分析模型对所述待测芯片的性能进行分析。

可选的，所述根据待测芯片的属性参数，构建建模层、加载层、测试层以及待测芯片性能分析层，包括：

对待测芯片的属性参数进行特性分析，得到对应的参数特征信息；

根据所述参数特征信息对所述待测芯片的属性参数进行分类，得到不同的数据类别；

根据所述不同的数据类别创建对应的数据目录；

将所述待测芯片的属性参数按照所述数据类别存储至对应的数据目录，所述数据目录包括建模参数目录、加载参数目录、测试参数目录以及性能分析参数目录；

通过预设分层模板分别对所述建模参数目录、所述加载参数目录、所述测试参数目录以及所述性能分析参数目录进行分层构建，得到对应的建模层、加载层、测试层以及待测芯片性能分析层。

可选的，所述待测芯片的属性参数包括：芯片材质、芯片型号、芯片容量、芯片存储速度、芯片工作温度以及芯片响应时间中的一种或多种组合。

可选的，所述根据所述三维结构生成有限元模型，包括：

根据所述三维结构，获取所述待测芯片各设备层的布局信息；

对所述各设备层的布局信息进行解析，确定所述各设备层的有限元网格；

基于所有所述有限元网格，构建所述待测芯片对应的有限元模型。

可选的，所述加载所述可执行脚本文件，确定目标性能分析模型，包括：

在检测到所述有限元模型的执行信息时，将所述可执行脚本文件导入至所述有限元模型；

通过所述有限元模型对所述可执行脚本文件进行运行；

若在运行过程中接收到细化有限元网格的指令，则自动执行确认，并在执行完成后，生成目标性能分析模型。

可选的，所述目标性能分析模型中包括自动执行的多条测试命令，所述根据所述目标性能分析模型对所述待测芯片的性能进行分析，包括：

根据所述多条测试命令的执行顺序，依次执行所述多条测试命令，其中，一条所述测试命令对应所述待测芯片的一项属性参数；

在每条所述测试命令的执行过程中，依次生成当前测试命令对应的节点；

存储生成的每个所述测试命令对应的节点，以及所述节点对应的有向边和所述有向边的权重，得到有向图数据，其中，所述节点对应的有向边根据所述执行顺序确定，所述有向边的权重根据属性参数的重要性确定；

基于所述有向图数据中的节点之间的路径，分析所述待测芯片的性能。

本申请的又一实施例提供了一种芯片性能分析装置，应用于芯片测试平台，所述装置包括：

获取模块，用于获取待测芯片的属性参数以及三维结构；

构建模块，用于根据待测芯片的属性参数，构建建模层、加载层、测试层以及待测芯片性能分析层；

编译模块，用于对所述建模层、所述加载层、所述测试层以及所述待测芯片性能分析层进行编译，得到可执行脚本文件；

确定模块，用于采集所述待测芯片的目标性能数据，根据所述三维结构生成有限元模型，并加载所述可执行脚本文件，确定目标性能分析模型；

分析模块，用于根据所述目标性能分析模型对所述待测芯片的性能进行分析。

可选的，所述构建模块，包括：

第一得到单元，用于对待测芯片的属性参数进行特性分析，得到对应的参数特征信息；

第二得到单元，用于根据所述参数特征信息对所述待测芯片的属性参数进行分类，得到不同的数据类别；

创建单元，用于根据所述不同的数据类别创建对应的数据目录；

第一存储单元，用于将所述待测芯片的属性参数按照所述数据类别存储至对应的数据目录，所述数据目录包括建模参数目录、加载参数目录、测试参数目录以及性能分析参数目录；

第三得到单元，用于通过预设分层模板分别对所述建模参数目录、所述加载参数目录、所述测试参数目录以及所述性能分析参数目录进行分层构建，得到对应的建模层、加载层、测试层以及待测芯片性能分析层。

可选的，所述确定模块，包括：

获取单元，用于根据所述三维结构，获取所述待测芯片各设备层的布局信息；

确定单元，用于对所述各设备层的布局信息进行解析，确定所述各设备层的有限元网格；

构建单元，用于基于所有所述有限元网格，构建所述待测芯片对应的有限元模型。

可选的，所述确定模块，包括：

导入单元，用于在检测到所述有限元模型的执行信息时，将所述可执行脚本文件导入至所述有限元模型；

运行单元，用于通过所述有限元模型对所述可执行脚本文件进行运行；

第一生成单元，用于若在运行过程中接收到细化有限元网格的指令，则自动执行确认，并在执行完成后，生成目标性能分析模型。

可选的，所述分析模块，包括：

执行单元，用于根据所述多条测试命令的执行顺序，依次执行所述多条测试命令，其中，一条所述测试命令对应所述待测芯片的一项属性参数；

第二生成单元，用于在每条所述测试命令的执行过程中，依次生成当前测试命令对应的节点；

第二存储单元，用于存储生成的每个所述测试命令对应的节点，以及所述节点对应的有向边和所述有向边的权重，得到有向图数据，其中，所述节点对应的有向边根据所述执行顺序确定，所述有向边的权重根据属性参数的重要性确定；

分析单元，用于基于所述有向图数据中的节点之间的路径，分析所述待测芯片的性能。

本申请的又一实施例提供了一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述任一项中所述的方法。

本申请的又一实施例提供了一种电子设备，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述任一项中所述的方法。

与现有技术相比，本发明首先获取待测芯片的属性参数以及三维结构，根据待测芯片的属性参数，构建建模层、加载层、测试层以及待测芯片性能分析层，对建模层、加载层、测试层以及待测芯片性能分析层进行编译，得到可执行脚本文件，采集待测芯片的目标性能数据，根据三维结构生成有限元模型，并加载可执行脚本文件，确定目标性能分析模型，根据目标性能分析模型对待测芯片的性能进行分析，大大降低了芯片性能分析的成本，并且提高芯片性能分析效率。

附图说明

图1为本发明实施例提供的一种芯片性能分析方法的计算机终端的硬件结构框图；

图2为本发明实施例提供的一种芯片性能分析方法的流程示意图；

图3为本发明实施例提供的一种芯片性能分析装置的结构示意图。

具体实施方式

下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。

本发明实施例首先提供了一种芯片性能分析方法，该方法可以应用于电子设备，如计算机终端，具体如普通电脑、量子计算机等。

下面以运行在计算机终端上为例对其进行详细说明。图1为本发明实施例提供的一种芯片性能分析方法的计算机终端的硬件结构框图。如图1所示，计算机终端可以包括一个或多个(图1中仅示出一个)处理器102(处理器102可以包括但不限于微处理器MCU或可编程逻辑器件FPGA等的处理装置)和用于存储数据的存储器104，可选地，上述计算机终端还可以包括用于通信功能的传输装置106以及输入输出设备108。本领域普通技术人员可以理解，图1所示的结构仅为示意，其并不对上述计算机终端的结构造成限定。例如，计算机终端还可包括比图1中所示更多或者更少的组件，或者具有与图1所示不同的配置。

存储器104可用于存储应用软件的软件程序以及模块，如本申请实施例中的芯片性能分析方法对应的程序指令/模块，处理器102通过运行存储在存储器104内的软件程序以及模块，从而执行各种功能应用以及数据处理，即实现上述的方法。存储器104可包括高速随机存储器，还可包括非易失性存储器，如一个或者多个磁性存储装置、闪存、或者其他非易失性固态存储器。在一些实例中，存储器104可进一步包括相对于处理器102远程设置的存储器，这些远程存储器可以通过网络连接至计算机终端。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

传输装置106用于经由一个网络接收或者发送数据。上述的网络具体实例可包括计算机终端的通信供应商提供的无线网络。在一个实例中，传输装置106包括一个网络适配器(Network Interface Controller，NIC)，其可通过基站与其他网络设备相连从而可与互联网进行通讯。在一个实例中，传输装置106可以为射频(Radio Frequency，RF)模块，其用于通过无线方式与互联网进行通讯。

参见图2，图2为本发明实施例提供的一种芯片性能分析方法的流程示意图，可以包括如下步骤：

S201：获取待测芯片的属性参数以及三维结构。

具体的，待测芯片的封装制造可以是通过硅片贯通孔技术于硅晶片内形成垂直式贯通孔，并将绝缘材料及金属材料沉积于这些贯通孔内，于硅晶片内形成垂直式电性连接结构，再将硅晶片予以堆叠；其次，通过朝垂直方向进行晶片堆叠，形成待测芯片的物理结构。

示例性的，待测芯片可以包括基板、导电性垫片、贯通孔、绝缘层、导电性层、图案化电路层、有源元件、导电柱等。

可以理解的是，属性参数指的是待测芯片的自身属性的参数，该属性参数包括但不限于性能参数、芯片性能分析处理流程参数、芯片性能分析仿真参数等，例如，待测芯片的属性参数可以包括：芯片材质、芯片型号、芯片容量、芯片存储速度、芯片工作温度以及芯片响应时间中的一种或多种组合。

S202：根据待测芯片的属性参数，构建建模层、加载层、测试层以及待测芯片性能分析层。

具体的，根据待测芯片的属性参数，构建建模层、加载层、测试层以及待测芯片性能分析层，可以包括：

1.对待测芯片的属性参数进行特性分析，得到对应的参数特征信息；

2.根据所述参数特征信息对所述待测芯片的属性参数进行分类，得到不同的数据类别；

3.根据所述不同的数据类别创建对应的数据目录；

4.将所述待测芯片的属性参数按照所述数据类别存储至对应的数据目录，所述数据目录包括建模参数目录、加载参数目录、测试参数目录以及性能分析参数目录；

5.通过预设分层模板分别对所述建模参数目录、所述加载参数目录、所述测试参数目录以及所述性能分析参数目录进行分层构建，得到对应的建模层、加载层、测试层以及待测芯片性能分析层。

具体的，在得到待测芯片的属性参数后，根据属性参数构建建模层、加载层、测试层以及待测芯片性能分析层，建模层指的是用于根据输入的待测芯片数据进行快速建模的数据层，加载层指的是对输入的待测芯片数据进行自动化加载计算和自动化后处理的数据层，测试层指的是对模型、指标或者报告进行仿真管理或者仿真数据管理的数据层，该建模层、加载层、测试层以及待测芯片性能分析层均是通过预设分层模板进行分层构建得到的。

应当理解的是，参数特征信息指的是能够唯一识别不同属性参数的信息，该参数特征信息可以为属性参数的名称或者编号，具体是通过待测芯片的属性参数分析出对应的参数特征信息。数据类别指的是不同待测芯片的属性参数的类别，在得到参数特征信息后，按照参数特征信息对属性参数进行分类，得到对应的数据类别，例如，待测芯片的属性参数包括a

S203：对所述建模层、所述加载层、所述测试层以及所述待测芯片性能分析层进行编译，得到可执行脚本文件。

具体的，可执行脚本文件指的是可以在应用程序中进行执行的脚本文件，在得到建模层、加载层、测试层以及待测芯片性能分析层后，按照脚本文件编辑规则依次对建模层、加载层、测试层以及待测芯片性能分析层进行自动化编译，然后将编译的各个脚本文件进行封装，得到应用程序可执行脚本文件，该应用程序可执行脚本文件是以数据包的形式存在。

S204：采集所述待测芯片的目标性能数据，根据所述三维结构生成有限元模型，并加载所述可执行脚本文件，确定目标性能分析模型。

具体的，所述根据所述三维结构生成有限元模型，可以包括：

步骤1：根据所述三维结构，获取所述待测芯片各设备层的布局信息；

步骤2：对所述各设备层的布局信息进行解析，确定所述各设备层的有限元网格；

步骤3：基于所有所述有限元网格，构建所述待测芯片对应的有限元模型。

具体的，三维结构信息是待测芯片的各个结构部分的信息，包括位置、区域等信息，该结构信息可以是通过CAD模型的格式展示的，在得到结构信息后，根据结构信息对待测芯片各设备层的布局信息进行网络划分，可以得到有限元模型。

示例性的，获取待测芯片各设备层的布局信息，设备层可以包括导体层及导体层上开设的通孔。对各设备层的布局信息进行解析，建立待测芯片几何模型，待测芯片几何模型中包括表征各设备层边界信息的区域，对表征芯片布局信息的文件进行解析并建模。将导体层及连接导体层的通孔统一用区域描述并分类。按照设定的合并尺寸对通孔进行合并。

针对任一设备层，采用区域分解算法，将表征设备层边界信息的区域分解为多个子区域。在本实施例中，以表征各设备层边界信息的区域的边界为输入，递归调用区域分解算法将区域分解为以预设图形区域为主的若干个子区域。区域分解算法首先生成背景网格，通过在平行的边界间生成垂线以进行区域分解。

采用二进制背包格算法，根据设定剖分尺寸及最大放大倍数，将各子区域的边界进行离散化处理，得到各子区域对应的离散边界。以对有限元网格的疏密程度进行控制。针对任一子区域，根据子区域的离散边界，对所述子区域进行网格划分，得到子区域对应的子网格，随后根据各子区域对应的子网格，确定设备层的有限元网格。对各设备层的有限元网格进行布尔操作，确定各设备层之间的堆叠区域网格，采用网格压印算法对各设备层的有限元网格进行压印，得到待测芯片的有限元网格，最后构建待测芯片对应的有限元模型。

在一种可选的实施方式中，所述加载所述可执行脚本文件，确定目标性能分析模型，可以包括：

在检测到所述有限元模型的执行信息时，将所述可执行脚本文件导入至所述有限元模型；通过所述有限元模型对所述可执行脚本文件进行运行；若在运行过程中接收到细化有限元网格的指令，则自动执行确认，并在执行完成后，生成目标性能分析模型。

应当理解的是，目标性能分析模型指的是分析待测芯片性能的模型，该目标性能分析模型的格式可以为*.inp，具体是通过在检测到有限元模型的执行信息时，将可执行脚本文件导入至有限元模型，通过有限元模型对可执行脚本文件进行运行，若在运行过程中接收到细化有限元网格的指令，则自动执行确认，执行完成后，即可获得目标性能分析模型。

S205：根据所述目标性能分析模型对所述待测芯片的性能进行分析。

具体的，所述目标性能分析模型中包括自动执行的多条测试命令，所述根据所述目标性能分析模型对所述待测芯片的性能进行分析，包括：

根据所述多条测试命令的执行顺序，依次执行所述多条测试命令，其中，一条所述测试命令对应所述待测芯片的一项属性参数；在每条所述测试命令的执行过程中，依次生成当前测试命令对应的节点；存储生成的每个所述测试命令对应的节点，以及所述节点对应的有向边和所述有向边的权重，得到有向图数据，其中，所述节点对应的有向边根据所述执行顺序确定，所述有向边的权重根据属性参数的重要性确定；基于所述有向图数据中的节点之间的路径，分析所述待测芯片的性能。

在一种可选的实施方式中，采集待测芯片的目标性能数据，并基于差分进化算法及目标性能数据对待测芯片进行验证，其中，每次基于差分进化算法对目标性能数据进行变异、交叉，生成试验性能数据之后，统计试验性能数据占目标性能数据的覆盖率，基于覆盖率判断差分进化算法是否收敛，若是，则更改待测性能数据，待测性能数据为目标性能数据中用于生成试验性能数据的性能数据。

在另一种可选的实施方式中，例如还可以通过获取待测芯片的存储速度，以待测芯片的最大存储速度向待测芯片输入数据，通过贴附在待测芯片表面的温度传感器检测待测芯片的温度曲线；或者获取待测芯片的存储速度，基于存储速度，确定待测芯片的存储频率，基于存储频率，确定向待测芯片输入数据的多个检测频率，然后分别以不同检测频率向待测芯片输入数据，通过贴附在待测芯片表面的温度传感器检测待测芯片的温度曲线。

获取待测芯片的材质和/或型号，基于材质和/或型号，查询预设的材质和/或型号与环境模拟测试方案，确定测试时间、测试温度曲线、温度循环次数一种或多种结合，并检测待测芯片的环境耐受性能等。

可见，本发明首先获取待测芯片的属性参数以及三维结构，根据待测芯片的属性参数，构建建模层、加载层、测试层以及待测芯片性能分析层，对建模层、加载层、测试层以及待测芯片性能分析层进行编译，得到可执行脚本文件，采集待测芯片的目标性能数据，根据三维结构生成有限元模型，并加载可执行脚本文件，确定目标性能分析模型，根据目标性能分析模型对待测芯片的性能进行分析，大大降低了芯片性能分析的成本，并且提高芯片性能分析效率。

本申请的又一实施例提供了一种芯片性能分析装置，如图3所示的一种芯片性能分析装置的结构示意图，所述装置包括：

获取模块301，用于获取待测芯片的属性参数以及三维结构；

构建模块302，用于根据待测芯片的属性参数，构建建模层、加载层、测试层以及待测芯片性能分析层；

编译模块303，用于对所述建模层、所述加载层、所述测试层以及所述待测芯片性能分析层进行编译，得到可执行脚本文件；

确定模块304，用于采集所述待测芯片的目标性能数据，根据所述三维结构生成有限元模型，并加载所述可执行脚本文件，确定目标性能分析模型；

分析模块305，用于根据所述目标性能分析模型对所述待测芯片的性能进行分析。

具体的，所述构建模块，包括：

第一得到单元，用于对待测芯片的属性参数进行特性分析，得到对应的参数特征信息；

第二得到单元，用于根据所述参数特征信息对所述待测芯片的属性参数进行分类，得到不同的数据类别；

创建单元，用于根据所述不同的数据类别创建对应的数据目录；

第一存储单元，用于将所述待测芯片的属性参数按照所述数据类别存储至对应的数据目录，所述数据目录包括建模参数目录、加载参数目录、测试参数目录以及性能分析参数目录；

第三得到单元，用于通过预设分层模板分别对所述建模参数目录、所述加载参数目录、所述测试参数目录以及所述性能分析参数目录进行分层构建，得到对应的建模层、加载层、测试层以及待测芯片性能分析层。

具体的，所述确定模块，包括：

获取单元，用于根据所述三维结构，获取所述待测芯片各设备层的布局信息；

确定单元，用于对所述各设备层的布局信息进行解析，确定所述各设备层的有限元网格；

构建单元，用于基于所有所述有限元网格，构建所述待测芯片对应的有限元模型。

具体的，所述确定模块，包括：

导入单元，用于在检测到所述有限元模型的执行信息时，将所述可执行脚本文件导入至所述有限元模型；

运行单元，用于通过所述有限元模型对所述可执行脚本文件进行运行；

第一生成单元，用于若在运行过程中接收到细化有限元网格的指令，则自动执行确认，并在执行完成后，生成目标性能分析模型。

具体的，所述分析模块，包括：

执行单元，用于根据所述多条测试命令的执行顺序，依次执行所述多条测试命令，其中，一条所述测试命令对应所述待测芯片的一项属性参数；

第二生成单元，用于在每条所述测试命令的执行过程中，依次生成当前测试命令对应的节点；

第二存储单元，用于存储生成的每个所述测试命令对应的节点，以及所述节点对应的有向边和所述有向边的权重，得到有向图数据，其中，所述节点对应的有向边根据所述执行顺序确定，所述有向边的权重根据属性参数的重要性确定；

分析单元，用于基于所述有向图数据中的节点之间的路径，分析所述待测芯片的性能。

与现有技术相比，本发明首先获取待测芯片的属性参数以及三维结构，根据待测芯片的属性参数，构建建模层、加载层、测试层以及待测芯片性能分析层，对建模层、加载层、测试层以及待测芯片性能分析层进行编译，得到可执行脚本文件，采集待测芯片的目标性能数据，根据三维结构生成有限元模型，并加载可执行脚本文件，确定目标性能分析模型，根据目标性能分析模型对待测芯片的性能进行分析，大大降低了芯片性能分析的成本，并且提高芯片性能分析效率。

本发明实施例还提供了一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。

具体的，在本实施例中，上述存储介质可以被设置为存储用于执行以下步骤的计算机程序：

S201：获取待测芯片的属性参数以及三维结构；

S202：根据待测芯片的属性参数，构建建模层、加载层、测试层以及待测芯片性能分析层；

S203：对所述建模层、所述加载层、所述测试层以及所述待测芯片性能分析层进行编译，得到可执行脚本文件；

S204：采集所述待测芯片的目标性能数据，根据所述三维结构生成有限元模型，并加载所述可执行脚本文件，确定目标性能分析模型；

S205：根据所述目标性能分析模型对所述待测芯片的性能进行分析。

具体的，在本实施例中，上述存储介质可以包括但不限于：U盘、只读存储器(Read-Only Memory，简称为ROM)、随机存取存储器(Random Access Memory，简称为RAM)、移动硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。

与现有技术相比，本发明首先获取待测芯片的属性参数以及三维结构，根据待测芯片的属性参数，构建建模层、加载层、测试层以及待测芯片性能分析层，对建模层、加载层、测试层以及待测芯片性能分析层进行编译，得到可执行脚本文件，采集待测芯片的目标性能数据，根据三维结构生成有限元模型，并加载可执行脚本文件，确定目标性能分析模型，根据目标性能分析模型对待测芯片的性能进行分析，大大降低了芯片性能分析的成本，并且提高芯片性能分析效率。

本发明实施例还提供了一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述任一项方法实施例中的步骤。

具体的，上述电子装置还可以包括传输设备以及输入输出设备，其中，该传输设备和上述处理器连接，该输入输出设备和上述处理器连接。

具体的，在本实施例中，上述处理器可以被设置为通过计算机程序执行以下步骤：

S201：获取待测芯片的属性参数以及三维结构；

S202：根据待测芯片的属性参数，构建建模层、加载层、测试层以及待测芯片性能分析层；

S203：对所述建模层、所述加载层、所述测试层以及所述待测芯片性能分析层进行编译，得到可执行脚本文件；

S204：采集所述待测芯片的目标性能数据，根据所述三维结构生成有限元模型，并加载所述可执行脚本文件，确定目标性能分析模型；

S205：根据所述目标性能分析模型对所述待测芯片的性能进行分析。

与现有技术相比，本发明首先获取待测芯片的属性参数以及三维结构，根据待测芯片的属性参数，构建建模层、加载层、测试层以及待测芯片性能分析层，对建模层、加载层、测试层以及待测芯片性能分析层进行编译，得到可执行脚本文件，采集待测芯片的目标性能数据，根据三维结构生成有限元模型，并加载可执行脚本文件，确定目标性能分析模型，根据目标性能分析模型对待测芯片的性能进行分析，大大降低了芯片性能分析的成本，并且提高芯片性能分析效率。

需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

在本发明所提供的几个实施例中，应该理解到，所揭露的装置，可通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如上述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性或其它的形式。

上述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

上述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储器中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储器中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例上述方法的全部或部分步骤。而前述的存储器包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。

以上对本发明实施例进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。