垂直腔面射型半导体激光二极体

技术领域

一种垂直腔面射型半导体激光二极体(VCSEL)，尤其是一种具有模态过滤层的半导体激光二极体，该模态过滤层能被氧化，模态过滤层的光学孔径是通过对模态过滤层进行氧化处理而形成。

背景技术

图1是现有技术的具有小发散角的半导体激光二极体。如图1所示，具有开口241的表面浮雕层240是于半导体激光二极体的最上层，而表面浮雕层240与主动区220之间系形成具有通孔231的氧化层230。然而，因为表面浮雕层240的开口241是通过微影制程与蚀刻而形成，而氧化层230的通孔231是经氧化制程而形成。由于开口241与通孔231的制作方法不同，两者的中心轴不容易精确对准，如此半导体激光二极体的发散角会变大。此外，在大量制作半导体激光二极体时，多个半导体激光二极体的通孔与开口的中心轴偏差程度也不同，导致多个半导体激光二极体的发散角的大小并不一致且发散角也比較大。

请参阅美国专利公开号US 2021005788 A1，根据此专利，上DBR层与主动区之间形成通孔大小彼此不同的多个氧化层，并通过不同大小的通孔来降低发散角；虽然多氧化层能经同步氧化处理而使彼此圆心较能精确对准，然而众所周知的是，各氧化层被氧化过的部分导电率会很低(即电阻大)，且多个电阻大的氧化层设置在大部分电流必然流过的途径上，所以这些氧化层所累积的可观电阻值不但严重影响垂直腔面射型半导体激光二极体(VCSEL)的功率转换效率，也会延长脉冲的上升时间(rising time)，所以依此专利制作的VCSELs不容易产生短脉冲。

发明内容

在VCSEL技术领域中，电流局限层通常设置于靠近主动区处或设置于主动区之中，以使电流流入主动区时，电流能集中于主动区的特定区域如中心区域。不过，单个电流局限层的电阻就相当大，所以电流局限层的设置数目不宜太多。在现有具有小发散角的VCSEL，表面浮雕层通常要设置于VCSEL的最上层，有设置位置受到限制的问题。

本文实施例提供小发散角的VCSEL，其中包含具有光学孔径的模态过滤层，模态过滤层能被横向氧化，其中模态过滤层的光学孔径是通过氧化制程而形成，因此模态过滤层可与电流局限层一起进行氧化处理，如此电流局限通孔的中心轴与光学孔径的中心轴能彼此对齐。结果，不但VCSEL的发散角能缩小，此外多个半导体激光二极体的发散角的大小会相当一致。此外，当模态过滤层与电流局限层同步氧化处理时，能简化VCSEL的制程与提升VCSEL的制作良率。此外，本文还进一步提出降低模态过滤层电阻影响的一些代表性实施例。

附图说明

图1是现有技术的具有小发散角的半导体激光二极体。

图2是本文一实施例的VCSEL磊芯片结构的示意图。

图3是本文一实施例的设置有间隔层的VCSEL磊芯片结构的示意图。

图4a是本文一实施例的设置有第一欧姆接触层直接接触于模态过滤层的VCSEL磊芯片结构的示意图。

图4b是将图4a的VCSEL磊芯片结构制作成一种可能的VCSEL半成品元件的示意图。

图4c是本文一实施例的第一金属电极与VCSEL半成品元件的顶面齐平的示意图。

图5a是本文一实施例的第一欧姆接触层是间接接触于模态过滤层的VCSEL磊芯片结构的示意图。

图5b是将图5a的VCSEL磊芯片结构制作成一种可能的VCSEL半成品元件的示意图。

图6a是本文一实施例的第一欧姆接触层间接设置于模态过滤层之上的VCSEL磊芯片结构的示意图。

图6b是将图6a的VCSEL磊芯片结构制作成一种可能的VCSEL半成品元件的示意图，图6b的第一金属电极是合金制程形成。

图7a是本文一实施例的模态过滤层介于两欧姆接触层之间的VCSEL磊芯片结构的示意图。

图7b是将图7a的VCSEL磊芯片结构制作成一种可能的VCSEL半成品元件的示意图。

图7c是以非合金制程形成电气连接第一欧姆接触层与第二欧姆接触层的第一金属电极(非合金电极)的示意图。

图8是本文一实施例的包含多个模态过滤层与多个半导体层的正面出光型VCSEL磊芯片结构示意图。

图9是本文一实施例的包含多个模态过滤层与多个半导体层的背面出光型VCSEL磊芯片结构示意图。

图10a是本文一实施例的模态过滤层设置在上DBR层中的VCSEL磊芯片结构示意图。

图10b是将图10a的VCSEL磊芯片结构制作成一种可能的VCSEL半成品元件的示意图。

图11是本文一实施例的一种VCSEL半成品元件的示意图。

图12是显示具有模态过滤层的VCSEL与具有表面浮雕层的VCSEL的L-I特性图。

图13是表面浮雕层设置于欧姆接触层上的VCSEL磊芯片结构的示意图(现有技术)。

图14分别显示图7b的VCSEL和图13的VCSEL的远场分布(far field profile)示意图。

主要组件符号说明

200 VCSEL磊芯片结构

210 基板

220 主动区

230 氧化层

231 通孔

240 表面浮雕层

241 开孔

250 金属电极

1、2、3、4、5、6、7、8、9、91 VCSEL磊芯片结构

3’、3”、4’、5’、6’、6”、9’ VCSEL半成品元件

10 基板

12 缓冲层

14 下DBR层

16 下间隔层

30 主动区

32 上间隔层

50 电流局限层

60 上DBR层

70 间隔层

100、101 磊晶堆叠结构

110 第一欧姆接触层

111 第二欧姆接触层

120、121 模态过滤层

130 第一半导体层

131 第二半导体层

50a 电流局限通孔

120a 光学孔径

E1 第一金属电极

E2 第二金属电极。

具体实施方式

以下配合图示及元件符号对本发明的实施方式做更详细的说明，从而使本领域技术人员在研读本说明书后能据以实施。

以下描述具体的元件及其排列的例子以简化本发明。当然这些仅是例子且不该以此限定本发明的范围。例如，在描述中提及一层于另一层之上时，其可能包括该层与该另一层层直接接触的实施例，也可能包括两者之间有其他元件或磊晶层形成而没有直接接触的实施例。此外，在不同实施例中可能使用重复的标号及/或符号，这些重复仅为了简单清楚地叙述一些实施例，不代表所讨论的不同实施例及/或结构之间有特定关联。

此外，其中可能用到与空间相关的用词，像是“在...下方”、“下方”、“较低的”、“上方”、“较高的”及类似的用词，这些关系词为了便于描述附图中一个(些)元件或特征与另一个(些)元件或特征之间的关系。这些空间关系词包括使用中或操作中的装置的不同方位，以及附图中所描述的方位。

本说明书提供不同的实施例来说明不同实施方式的技术特征。举例而言，全文说明书中所指的“一些实施例”意味着在实施例中描述到的特定特征、结构、或特色至少包含在一实施例中。因此，全文说明书不同地方所出现的片语“在一些实施例中”所指不一定为相同的实施例。

此外，特定的特征、结构、或特色可在一或多个的实施例中通过任何合适的方法结合。进一步地，对于在此所使用的用语“包括”、“具有”、“有”、“其中”或前述的变换，这些语意类似于用语“包括”来包含相应的特征。

此外，“层”可以是单一层或者包含是多层；而一磊晶层的“一部分”可能是该磊晶层的一层或互为相邻的多个层。

现有技术中，激光二极体可依据实际需求而选择性的设置缓冲层，

且在一些实例中，缓冲层可与基板在材料是相同的。且缓冲层设置与否，跟以下实施例所欲讲述的技术特点与所欲提供的效果并无实质相关，因此为了简要示例说明，以下实施例仅以具有缓冲层的激光二极体来做为说明用的示例，而不另赘述没有设置缓冲层的激光二极体，也就是以下实施例如置换无缓冲层的激光二极体也能一体适用。

如图2所示，基板10之上磊晶成长出磊晶堆叠结构100，磊晶堆叠结构100中包含主动区30与电流局限层(current confinement layer)50；虽然图2或其他附图，还绘制缓冲层12、下间隔层14与上间隔层32等磊晶层，但这些磊晶层是根据实际需求而增、减设置。

磊晶堆叠结构100之上依序形成模态过滤层(mode filter layer)120与第一半导体层130。第一半导体层130是覆盖模态过滤层120，以避免模态过滤层120因外露而氧化。跟图2相比，图3的VCSEL磊芯片结构2更设置间隔层70，间隔层70是设置于上DBR层60与模态过滤层120之间。在一些实施例，间隔层70也可以设置在上DBR层60之上、设置在模态过滤层20之下或其他适当位置。甚至，间隔层70也能当作欧姆接触层使用。在一或一些实施例，主动区30包含一或多个主动层(图未示)。比如当主动区包含两主动层时，两主动层之间须设置穿隧接面层，穿隧接面层是用来串联两主动层。一主动层包含一或多个量子井结构。跟图2相比，图4a的VCSEL磊芯片结构3更设置第一欧姆接触层110，其设置于上DBR层60与模态过滤层120之间。关于电流局限层50，其设置位置与设置数目不以图4a为限，电流局限层也可设置主动区之内、之上及/或之下，例如电流局限层可以设置于在下DBR层与上DBR层之间、在上DBR层之中或者在下DBR层之中。当电流局限层与模态过滤层都在上DBR层之中，电流局限层应比模态过滤层更靠近于主动区。

图4a的VCSEL磊芯片结构3可以制作成各种成VCSEL半成品元件，其中一种是图4b的VCSEL半成品元件3’。依照图4b，电流的主要流经途径是经第一金属电极E1、第一欧姆接触层110、上DBR层60与电流局限通孔50a等，然后进入主动区30；其中，第一金属电极E1是欧姆接触于该第一欧姆接触层110。虽然模态过滤层的电阻大，但是模态过滤层的光学孔径120a并不在电流的主要流经途径上，所以对VCSEL的特性影响很小或没有影响。第一金属电极E1的设置方式与高度不以图4b为限，也可以如图4c，使第一金属电极E1的顶面齐平于VCSEL半成品元件3’的顶面。跟图4a相比，图5a在模态过滤层120与第一欧姆接触层110之间更设置第二半导体层131，第二半导体层131是依照磊晶结构设计而选择性设置。在图5b中，光学孔径120a也不在电流的主要流经途径上。第一金属电极E1的设置不以图5b为限。

图6a的磊晶堆叠结构100之上依序形成第二半导体层131、模态过滤层120、第一半导体层130与第一欧姆接触层110。第一金属电极E1可以通过非合金制程(non-alloyprocess)、合金制程(alloy process)方式或其他适当方式形成。图4b、4c、5b、图7c或图10b是以非合金制程形成第一金属电极E1的一些实施例，其通过移除模态过滤层120的被氧化后部分的一部分，使第一欧姆接触层110的一部份表面露出，然后在第一欧姆接触层的外露表面上上沉积(deposition)第一金属电极。图6b则是以合金制程形成穿过一或数层的第一金属电极(合金电极)。图7a的磊晶堆叠结构100之上依序形成第二半导体层131、第一欧姆接触层110、模态过滤层120、第一半导体层130与第二欧姆接触层111。较佳的，第一欧姆接触层、与第一欧姆接触层相邻的半导体层、第二欧姆接触层、与第二欧姆接触层相邻的半导体层或上述的两者以上更掺杂适当元素。比如，“第二半导体层131、第一欧姆接触层110、模态过滤层120、第一半导体层130与第二欧姆接触层111”全部都掺杂p型掺杂元素或n型掺杂元素。比如，n型的第一(第二)欧姆接触层、第一半导体层130或第二半导体层131可进一步掺杂Si、Se、Sn(锡)、Ge或Te。p型的第一(第二)欧姆接触层、第一半导体层130或第二半导体层131可进一步掺杂Zn、C或Be。该第一金属电极及/或第二金属电极(欧姆接触金属)可以为n型或p型，n型的第一金属电极及/或第二金属电极的材料包含Ge、Ge/Ni、Sn合金、金锗合金、金锗镍合金等。p型的第一金属电极及/或第二金属电极的材料包含Zn、Mg、Be合金。在一或一些实施例，第一半导体层、第二半导体层或上述两者是根据不同实际需求而选择性设置。

图7a的VCSEL磊芯片结构6可以制作成各种成VCSEL半成品元件，其中一种是图7b的VCSEL半成品元件6’。依照图7b，电流的主要流经途径是经第一金属电极E1、第二半导体层131、上DBR层60与电流局限通孔50a等，然后进入主动区30’。

图8是显示正面出光型VCSEL磊芯片结构，图9是显示一种背面出光型VCSEL磊芯片结构8。图8与图9都包含两模态过滤层120、121与第一半导体层130、第二半导体层131。图9的电流局限层或模态过滤层的设置位置与设置数量不以图9为限，比如电流局限层可以设置于下DBR层14以上及上DBR层以下。模态过滤层可以设置于该下DBR层以下与基板之上。经上述可知，背面出光型VCSEL磊芯片结构也有设置模态过滤层与电流局限层，所以模态过滤层与电流局限层当然也能被同时或先后进行氧化处理。在背面出光型VCSEL磊晶结构的情形，如果电流局限层与模态过滤层都位于在下DBR层，电流局限层应比模态过滤层更靠近于主动区。在一实施例中，背面出光型VCSEL磊芯片结构的基板能被加以移除，因此可以通过非合金制程或以合金制程形成第一金属电极，关于非合金制程的具体实施方式，请参本文中跟图4b有关的说明，关于合金制程的具体实施方式，亦请参前文说明。虽然本文中只有图9显示模态过滤层设置于背面出光型VCSEL磊晶晶圆结构8的一实施例，但模态过滤层还有其他代表性实施例，而模态过滤层的这些代表性实施例，可以参考上下文的实施例(正面出光型VCSEL磊晶晶圆结构)，在此不再重复说明。如图10a所示，磊晶堆叠结构101的上DBR层60中更包含第一欧姆接触层110、模态过滤层120与第一半导体层130；较佳的，当模态过滤层120上的上DBR层60未经掺杂时，能降低上DBR层60对光的吸收率。在一实施例中，第一欧姆接触层一样设置于上DBR层之中，而模态过滤层可以设置在上DBR层之上。第一欧姆接触层与第一金属电极的导电手段可以参照上文实施例所述，在此不予赘述。

图10a的VCSEL磊芯片结构9可以制作成各种成VCSEL半成品元件，其中一种是图10b的VCSEL半成品元件9’。依照图10b，电流的主要流经途径是经第一金属电极E1、第一欧姆接触层110与电流局限通孔50a等，然后进入主动区30。

在本文的任一实施例，电流局限层50与模态过滤层120能先后或一起进行氧化处理，氧化处理完成后，则形成的电流局限通孔120a与光学孔径120a。图11的磊晶晶圆结构类似于图6b，但图11的磊晶晶圆结构并没有设置图6b的第二半导体层131。其中，模态过滤层并不限于设置在上DBR层与第一半导体层130之间。依照不同需求，模态过滤层也能设置在上DBR层之中。如前文所述，图11的第一半导体层也可视不同需求而决定是否设置或调整。

在一实施例中，模态过滤层的未被氧化部分是建设性干涉区域，模态过滤层的的被氧化部分则是破坏性干涉区域。建设性干涉区域与破坏性干涉区域之间具有一光程差，该光程差是(2n+1)λ/4，其中n是0或1、2、3等的正整数，λ是半导体激光元件的放光波长。在满足上述的光程差的条件下，模态过滤层并不需要设置于第一欧姆接触层之上或半导体激光元件的最外层，半导体激光元件也能放射出小发散角的激光。根据实际需要，可通过进一步调整磊晶结构，比如“调整模态过滤层本身的成分(折射率)或厚度”、“调整模态过滤层之上的一或数层的成分(折射率)或厚度”、“调整模态过滤层与主动区之间的一或数层的成分(折射率)或厚度”及/或其他适当调整等。在一或一些实施例中，通过同时对电流局限层与模态过滤层作氧化处理后，电流局限通孔与光学孔径的中心轴就会彼此对齐或近乎彼此对齐。所谓“一起进行”，并不限定一定要同时间且一起进行氧化处理。因为，如果是使用大致相同氧化制程及/或相同氧化环境，就算不是同时间进行氧化处理，电流局限通孔与光学孔径的中心轴还是能对齐(相较表面浮雕层的做法)。

所谓“彼此对齐”是电流局限通孔与光学孔径具有相同的中心轴，但电流局限通孔与光学孔径的轮廓可以不同或相同。“近乎彼此对齐”则是电流局限通孔与光学孔径的中心轴非常靠近，或相比于现有技术以微影制程制作的表面浮雕层，本文实施例的电流局限通孔与光学孔径的中心轴之间的未对准(misalignment)的程度被降低。当电流局限通孔与光学孔径具有相同的中心轴，且电流局限通孔与光学孔径的轮廓是圆形，电流局限通孔与光学孔径会是同心圆。当电流局限通孔与光学孔径两者是同心圆时，VCSEL的发散角能缩小。众所周知的是，电流局限层的电流局限通孔的作用是电流局限与光局限。虽然模态过滤层也具有光学孔径，但是模态过滤层的光学孔径跟电流局限无关。但在一些实施例，偏压电流的一小部分可能会通过表面浮雕层的光学孔径。所以，本文实施例通过非合金制程或合金制程形成的第一金属电极，使偏压电流的大部分能从第一金属电极而被导入主动区。如此流过模态过滤层的光学孔径的偏压电流会变少，表面浮雕层的电阻不会太大，如此可降低对VCSEL的功率转换效率与出光功率的影响。在一实施例中，电流局限层的材料选自由AlGaAs、AlGaAsP、AlAs、AlAsP、AlAsSb、AlAsBi、InAlAs及InAlAsSb所组成的材料群组的至少一种材料。在一实施例中，模态过滤层的材料选自由AlGaAs、AlGaAsP、AlAs、AlAsP、AlAsSb、AlAsBi、InAlAs及InAlAsSb所组成的材料群组的至少一种材料。在一或一些实施例中，电流局限通孔50a与光学孔径120a的通孔面积可以相等或不相等；较佳的，当电流局限通孔不等于光学孔径时，有助于缩小发散角。在一实施例中，垂直腔面射型半导体激光二极体为正面出光型或背面出光型的垂直腔面射型半导体激光二极体。在一实施例中，氧化处理可以通过平台型(mesa type)或非平台型(planar type)制程。在平台型制程方面，绝缘处理是从平台的外侧面开始进行，也就是从模态过滤层与电流局限层的侧面开始进行横向的氧化处理。在非平台制程方面，则是藉干蚀刻或湿蚀刻处理在多层结构中形成多个孔洞，以使孔洞分布在电流局限层的不同位置，绝缘处理是以孔洞中心并向四周氧化扩散。磊晶堆叠结构100或101的制作是通过有机金属化学气相沉积法(MOCVD)、分子束磊晶法(MBE)或其他磊晶成长方法制作而成。图12是显示具有模态过滤层的VCSEL与具有表面浮雕层的VCSEL的L-I特性图。图12所谓的“表面浮雕层-未对齐2μm”是指，表面浮雕层的开口的中心轴与电流局限通孔的中心轴有约2μm的偏差。而图12所谓的“表面浮雕层”则是指，表面浮雕层的开口的中心轴与电流局限通孔的中心轴之间并无明显偏差。而图12所谓的“模态过滤层”则是指，模态过滤层的中心轴是精确对准于电流局限通孔的中心轴。由图12可清楚看出，具有模态过滤层的VCSEL比具有表面浮雕层的VCSEL具有更高的出光功率，其中，图13显示表面浮雕层设置于欧姆接触层上的VCSEL磊芯片结构的示意图。图14是显示图7b的VCSEL的远场分布(far filed profile)及图13的VCSEL的远场分布。图7b的光学孔径120a的直径是19μm，图13的表面浮雕层240的开口241的直径也是19μm。而图7b与图13的电流局限层的通孔的直径都为20μm。图7b的VCSEL的远场分布及图13的VCSEL的远场分布都是在连续波(CW)的偏压电流10mA下量测而得。如图14所示，图7b的结构的发散角(图14的实线)于1/e